专利名称：一种基于基板、锡膏层的wlcsp多芯片堆叠式封装件及其封装方法
技术领域：
本发明涉及一种基于基板、锡膏层的WLCSP多 芯片堆叠式封装件及其封装方法，属于集成电路封装技术领域。
背景技术：
微电子技术的迅猛发展，集成电路复杂度的増加，一个电子系统的大部分功能都可能集成在ー个单芯片内(即片上系统)，这就相应地要求微电子封装具有更高的性能、更多的引线、更密的内连线、更小的尺寸或更大的芯片腔、更大的热耗散功能、更好的电性能、更高的可靠性、更低的单个引线成本等。芯片封装エ艺由逐个芯片封装向圆片级封装转变，晶圆片级芯片封装技术——WLCSP正好满足了这些要求，形成了引人注目的WLCSPエ艺。晶圆片级芯片规模封装(WaferLevel Chip Scale Packaging,简称WLCSP),即晶圆级芯片封装方式，不同于传统的芯片封装方式(先切割再封测，而封装后至少增加原芯片20 %的体积)，此种最新技术是先在整片晶圆上进行封装和测试，然后才切割成ー个个的IC颗粒，因此封装后的体积即等同IC裸晶的原尺寸。WLCSP的封装方式，不仅明显地缩小产品尺寸，而符合行动装置对于机体空间的高密度需求；另ー方面在效能的表现上，更提升了数据传输的速度与稳定性。传统的WLCSPエ艺中，采用溅射、光刻、电镀技术或丝网印刷在晶圆上进行电路的刻印。以下流程是对已经完成前道エ艺的晶圆进行WLCSP封装的操作步骤(I)隔离层流程(Isolation Layer)(2)接触孔流程(Contact Hole)(3)焊盘下金属层流程(UBM Layer)(4)为电镀作准备的光刻流程(Photolithography for Plating)(5)电镀流程(Plating)(6)阻挡层去除流程(Resist Romoval)传统WLCSP制作过程复杂，对电镀和光刻的精确度要求极高，且成本较高。
发明内容
本发明是针对上述现有WLCSPエ艺缺陷，提出一种基于基板、锡膏层的WLCSP多芯片堆叠式封装件及其封装方法，采用不同于以往的化学镀金属凸点、溅射、光刻、电镀或丝网印刷工艺的镀金属凸点，同时，利用焊料将芯片各凸点与框架管脚焊接，压焊时，不用打线，直接完成了芯片与管脚间的导通、互连，本多芯片堆叠式封装件具有低成本、高效率的特点。本发明采用的技术方案一种基于基板、锡膏层的WLCSP多芯片堆叠式封装件包括基板I、基板上锡膏层2、焊料3、金属凸点4、上层IC芯片5、粘片胶或胶膜片6、下层IC芯片7、下层IC芯片7与基板I间的焊线8、塑封体9，塑封体9包围了基板I、上层IC芯片5、下层IC芯片7、粘片胶6、金属凸点4、锡膏层2、焊料3、焊线8构成了电路整体，对上层IC芯片5、下层IC芯片7、焊线8起到了支撑和保护作用的塑封体9包围了基板I、锡膏层
2、焊料3、金属凸点4、上层IC芯片5构成了电路的整体，上层IC芯片5、下层IC芯片7、焊线8、金属凸点4、焊料3、锡膏层2和基板I构成了电路的电源和信号通道。所述的粘片胶6用胶膜片代换；焊线8为金线或铜线。一种基于基板、锡膏层的WLCSP多芯片堆叠式封装件的封装方法，可以按照以下步骤进行第一歩、晶圆减薄；晶圆减薄的厚度为50 μ m 200 μ m,粗糙度Ra O. IOmm O. 30mm ;第二步、镀金属凸点；
·
在整片晶圆上芯片压区金属Au或Cu表面镀2 50um金属凸点4 ；第三步、划片；150 μ m以上的晶圆采用普通划片エ艺；厚度在150 μ m以下的晶圆，采用双刀划片机及其エ艺；第四步、框架对应区域镀锡；在基板I上PAD对应区域镀上ー层2 50um的锡膏层；第五步、上芯上芯时，下层IC芯片7倒过来，采用Flip-Chip的エ艺，利用焊料将芯片各凸点与框架管脚焊接；上层IC芯片5采用粘片胶6与下层芯片7粘接在一起；第六步、回流焊；采用SMT之后的回流焊エ艺，经过融锡处理，把IC芯片5压区上的金线与基板I焊接在一起；第七步、压焊；对上层芯片7与基板之间用焊线8进行连接压焊；第八步、塑封、后固化、打印、产品分离、检验、包装等均与常规エ艺相同；第九步、锡化。所述的框架采用镍钯金框架则不需要做锡化处理。本发明的有益效果(I)采用镀金属凸点，不同于以往的化学镀金属凸点、溅射、光刻、电镀或丝网印刷エ艺，具有低成本、高效率的特点。(2)采用Flip-Chip的エ艺，不使用DAF膜粘接，而是采用焊料将芯片各凸点与框架管脚焊接，压焊时，不用打线，在上芯中就已经完成了芯片与管脚间的导通、互连。
图I为本发明的结构示意图；图中1_基板、2-基板上锡膏层、3-焊料、4-金属凸点、5-IC芯片、6-粘片胶、7-IC芯片、8-焊线、9-塑封体。
具体实施方式
下面结合附图和实施例对本发明做进ー步说明，以方便技术人员理解。如图I所示一种基于基板、锡膏层的WLCSP多芯片堆叠式封装件包括基板I、基板上锡膏层2、焊料3、金属凸点4、上层IC芯片5、粘片胶或胶膜片6、下层IC芯片7、下层IC芯片7与基板I间的焊线8、塑封体9，塑封体9包围了基板I、上层IC芯片5、下层IC芯片7、粘片胶6、金属凸点4、锡膏层2、焊料3、焊线8构成了电路整体，对上层IC芯片5、下层IC芯片7、焊线8起到了支撑和保护作用的塑封体9包围了基板I、锡膏层2、焊料3、金属凸点4、上层IC芯片5构成了电路的整体，上层IC芯片5、下层IC芯片7、焊线8、金属凸点4、焊料3、锡膏层2和基板I构成了电路的电源和信号通道。所述的粘片胶6用胶膜片代换；焊线8为金线或铜线。实施例I一种基于基板、锡膏层的WLCSP多芯片堆叠式封装件的封装方法，可以按照以下 步骤进行第一歩、晶圆减薄；晶圆减薄的厚度为50 μ m,粗糙度Ra O. IOmm ；第二步、镀金属凸点；在整片晶圆上芯片压区金属Au表面镀2um金属凸点4 ；第三步、划片；厚度在150 μ m以下的晶圆，采用双刀划片机及其エ艺；第四步、框架对应区域镀锡；在基板I上PAD对应区域镀上ー层2um的锡膏层；第五步、上芯上芯时，下层IC芯片7倒过来，采用Flip-Chip的エ艺，利用焊料将芯片各凸点与框架管脚焊接；上层IC芯片5采用粘片胶6与下层芯片7粘接在一起；第六步、回流焊；采用SMT之后的回流焊エ艺，经过融锡处理，把IC芯片5压区上的金线与基板I焊接在一起；第七步、压焊；对上层芯片7与基板之间用焊线8进行连接压焊；第八步、塑封、后固化、打印、产品分离、检验、包装等均与常规エ艺相同；第九步、锡化。实施例2一种基于基板、锡膏层的WLCSP多芯片堆叠式封装件的封装方法，可以按照以下步骤进行第一歩、晶圆减薄；晶圆减薄的厚度为130 μ m，粗糙度Ra O. 20mm ；第二步、镀金属凸点；在整片晶圆上芯片压区金属Cu表面镀25um金属凸点4 ；第三步、划片；厚度在150 μ m以下的晶圆，采用双刀划片机及其エ艺；
第四步、框架对应区域镀锡；在基板I上PAD对应区域镀上ー层25um的锡膏层；第五步、上芯上芯时，下层IC芯片7倒过来，采用Flip-Chip的エ艺，利用焊料将芯片各凸点与框架管脚焊接；上层IC芯片5采用粘片胶6与下层芯片7粘接在一起；第六步、回流焊；采用SMT之后的回流焊エ艺，经过融锡处理，把IC芯片5压区上的金线与基板I焊接在一起；
第七步、压焊；对上层芯片7与基板之间用焊线8进行连接压焊；第八步、塑封、后固化、打印、产品分离、检验、包装等均与常规エ艺相同；第九步、锡化。实施例3—种基于基板、锡膏层的WLCSP多芯片堆叠式封装件的封装方法，可以按照以下步骤进行第一歩、晶圆减薄；晶圆减薄的厚度为200 μ m,粗糙度Ra O. 30mm ；第二步、镀金属凸点；在整片晶圆上芯片压区金属Au或Cu表面镀50um金属凸点4 ；第三步、划片；150 μ m以上的晶圆采用普通划片エ艺；第四步、框架对应区域镀锡；在基板I上PAD对应区域镀上ー层50um的锡膏层；第五步、上芯上芯时，下层IC芯片7倒过来，采用Flip-Chip的エ艺，利用焊料将芯片各凸点与框架管脚焊接；上层IC芯片5采用粘片胶6与下层芯片7粘接在一起；第六步、回流焊；采用SMT之后的回流焊エ艺，经过融锡处理，把IC芯片5压区上的金线与基板I焊接在一起；第七步、压焊；对上层芯片7与基板之间用焊线8进行连接压焊；第八步、塑封、后固化、打印、产品分离、检验、包装等均与常规エ艺相同；第九步、锡化。实施例4—种基于基板、锡膏层的WLCSP多芯片堆叠式封装件的封装方法,镀有Au或Cu金属凸点4和锡膏层2，若为镍钯金框架则不用做锡化处理。
权利要求
1.一种基于基板、锡膏层的WLCSP多芯片堆叠式封装件，其特征在于包括基板、基板上锡膏层、焊料、金属凸点、上层IC芯片、粘片胶、下层IC芯片、下层IC芯片与基板间的焊线、塑封体；基板上与金属凸点焊接区域镀有锡膏层，IC芯片的压区表面镀金属凸点，金属凸点与基板上锡膏层采用倒装芯片的方式用焊料焊接在一起，对上层IC芯片、下层IC芯片、焊线起到了支撑和保护作用的塑封体包围了基板、锡膏层、焊料、金属凸点、上层IC芯片构成了电路的整体，上层IC芯片、下层IC芯片、焊线、金属凸点、焊料、锡膏层和基板构成了电路的电源和信号通道。
2.根据权利要求I所述的ー种基于基板、锡膏层的WLCSP多芯片堆叠式封装件，其特征在于粘片胶用胶膜片代换。
3.根据权利要求I所述的ー种基于基板、锡膏层的WLCSP多芯片堆叠式封装件，其特征在干焊线为金线或铜线。
4.一种基于基板、锡膏层的WLCSP多芯片堆叠式封装件的封装方法，其特征在于封装方法按照以下步骤进行 第一歩、晶圆减薄； 晶圆减薄的厚度为50 u m 200 u m,粗糙度Ra 0. IOmm 0. 30mm ； 第二步、镀金属凸点； 在整片晶圆上芯片压区金属Au或Cu表面镀2 50um金属凸点； 第二步、戈1 J片; 150 ii m以上的晶圆采用普通划片工艺；厚度在150 ii m以下的晶圆，采用双刀划片机及其エ艺； 第四步、框架对应区域镀锡； 在基板I上PAD对应区域镀上ー层2 50um的锡膏层； 第五步、上芯 上芯时，下层IC芯片倒过来，采用Flip-Chip的エ艺，利用焊料将芯片各凸点与框架管脚焊接；上层IC芯片采用粘片胶与下层芯片粘接在一起； 第六步、回流焊； 采用SMT之后的回流焊エ艺，经过融锡处理，把IC芯片压区上的焊线与基板焊接在一起; 第七步、压焊； 对上层芯片与基板之间用焊线进行连接压焊； 第八步、塑封、后固化、打印、产品分离、检验、包装等均与常规エ艺相同； 第九步、锡化。
5.根据权利要求4所述的ー种基于基板、锡膏层的WLCSP多芯片堆叠式封装件的封装方法，其特征在干所述的框架采用镍钯金框架则不需要做锡化处理。
全文摘要
本发明涉及一种基于基板、锡膏层的WLCSP多芯片堆叠式封装件及其封装方法，属于集成电路封装技术领域。塑封体包围了基板、上层IC芯片、下层IC芯片、粘片胶、金属凸点、锡膏层、焊料、焊线构成了电路整体，对上层IC芯片、下层IC芯片、焊线起到了支撑和保护作用的塑封体包围了基板、锡膏层、焊料、金属凸点、上层IC芯片构成了电路的整体，上层IC芯片、下层IC芯片、焊线、金属凸点、焊料、锡膏层和基板构成了电路的电源和信号通道。本发明采用不同于以往的镀金属凸点，同时，利用焊料将芯片各凸点与框架管脚焊接，压焊时，不用打线，直接完成了芯片与管脚间的导通、互连，具有低成本、高效率的特点。
文档编号H01L23/488GK102842551SQ20121030656
公开日2012年12月26日 申请日期2012年8月21日 优先权日2012年8月21日
发明者郭小伟, 刘建军, 崔梦, 谢建友, 李万霞 申请人:华天科技(西安)有限公司