专利名称：薄膜晶体管阵列制作方法
薄膜晶体管阵列制作方法
技术领域：
本发明涉及薄膜晶体管阵列技术领域，特别是涉及一种无须增加制程步骤可以降低薄膜晶体管的讯号线阻值的薄膜晶体管阵列制程方法。
背景技术：
近年来，除了使用传统硅通道的薄膜晶体管之外，使用氧化物半导体作为通道之薄膜晶体管提供了另一选择。由于氧化物半导体薄膜晶体管具有低温多晶硅半导体薄膜晶体管的高载子移动率的电气特性与非晶硅半导体薄膜晶体管的高电性均匀性，故应用氧化物半导体薄膜晶体管之主动矩阵式平面显示器已渐渐成为市场上的主流技术。一般需要至少六道光罩才能完成采用氧化物半导体(如铟镓锌氧化物半导体等)
的薄膜晶体管。而在传统的薄膜晶体管阵列上，若要降低扫描线(Gate Bus Line)与资料线(Data Line)的阻值，通常需要额外新增一道光罩在金属层之间的绝缘层形成桥接孔，而形成金属层直接与另一金属层堆栈的双层金属(Double Metal)设计。图IA 图IG为传统薄膜晶体管阵列的剖面结构图。如图IA所示，在薄膜晶体管阵列10的基板102上可分为薄膜晶体管区104与讯号线(扫描线或资料线)区106。在基板102的薄膜晶体管区104与讯号线区106上分别形成图案化第一金属层108。其中在薄膜晶体管区104的图案化第一金属层108作为薄膜晶体管的闸极，在讯号线区106的第一金属层108则作为讯号传输的金属导线。接着，如图IB所示，形成第一绝缘层110，使其分别覆盖在薄膜晶体管区104与讯号线区106的图案化第一金属层108。然后在薄膜晶体管区104的第一绝缘层110上形成氧化物半导体层112，如图IC所示。接着，如图ID所示，在氧化物半导体层112与第一绝缘层110上形成第二绝缘层113，并蚀刻在薄膜晶体管区104上的第二绝缘层113，裸露出部分的氧化物半导体层112作为源极与漏极的多个接点114。另外，在接下来的制程中，蚀刻在讯号线区106的第一绝缘层110与第二绝缘层113以裸露部分的第一金属层108作为桥接孔115，如图IE所示。接着，如图IF所示，在第二绝缘层113、裸露的氧化物半导体层112与裸露的第一金属层108上形成图案化的第二金属层116。而在讯号线区106的第二金属层116与第一金属层108直接电性接触。藉由在讯号线区106的第一金属层108与第二金属层116的直接接触，形成双层金属层的结构以降低讯号线区106的导线阻值。最后，如图IG所示，在第二金属层116上形成保护层(passivation layer) 118。如图IA 图IG的传统半导体制程步骤，若想要在讯号线区106形成双层金属层的结构，需要额外增加一道如图IE的制程步骤，造成制造成本的增加。因此存在一种需求，在薄膜晶体管阵列的制程中，不增加额外光罩的前提下，达到讯号线阻值降低，而且不会增加额外制造成本的目的。
发明内容本发明的一个目的在于提供一种薄膜晶体管阵列制作方法，可以降低讯号线的阻值，而没有增加额外的制程步骤。为解决上述技术问题，本发明构造了一种薄膜晶体管阵列制作方法，其包含下列步骤在基板上形成图案化第一金属层；沉积第一绝缘层以覆盖图案化第一金属层；形成图案化氧化物半导体层于薄膜晶体管区的第一绝缘层上；在第一绝缘层与氧化物半导体层上形成第二绝缘层；蚀刻在薄膜晶体管区的第二绝缘层，裸露部分氧化物半导体层，藉由氧化物半导体层与绝缘层间高蚀刻选择比(selectivity)的特性，同时蚀刻在讯号线区的第二绝缘层与第一绝缘层，裸露部分的第一金属层；以及形成图案化第二金属层于薄膜晶体管区的图案化第二绝缘层上，使图案化第二金属层电性连接氧化物半导体层，同时形成图案化第二金属层于讯号线区的部分第一金属层上。本发明的另一个目的在于提供一种薄膜晶体管阵列的结构，以双层金属的结构来降低薄膜晶体管讯号线的阻值。为解决上述技术问题，本发明构造了一种薄膜晶体管阵列制作方法，其特征在于包含下列步骤在基板的薄膜晶体管区与讯号线区上分别形成图案化第一金属层，在薄膜 晶体管区的图案化第一金属层为闸极；沉积第一绝缘层以覆盖图案化第一金属层；形成氧化物半导体层于薄膜晶体管区的第一绝缘层上；在第一绝缘层与氧化物半导体层上形成第二绝缘层；蚀刻在薄膜晶体管区的第二绝缘层，裸露部分氧化物半导体层，同时蚀刻在讯号线区的第二绝缘层与第一绝缘层，裸露部分图案化第一金属层；形成图案化第二金属层于薄膜晶体管区的第二绝缘层上作为源极与漏极，而且使图案化第二金属层连接氧化物半导体层，同时形成图案化第二金属层于讯号线区的图案化第一金属层上，而与图案化第一金属层形成一双层金属层；以及在图案化第二金属层上沉积一保护层。由上述可以得知，本发明的有益效果是在薄膜晶体管阵列制作方法中，形成具有第一金属层与第一金属层的双层金属层结构于讯号线区上，可以降低讯号线的阻值，而没有增加额外的制程步骤。为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下
图IA 图IG为传统薄膜晶体管阵列的剖面结构图；图2A 图2F为根据本发明较佳实施例的薄膜晶体管阵列的剖面结构图；以及图3为本发明较佳实施例的制作薄膜晶体管阵列的流程图。
具体实施方式以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是以相同标号表示。图2A 图2F为根据本发明较佳实施例的薄膜晶体管阵列的剖面结构图。如图2A所示，在本发明薄膜晶体管阵列20的基板202上可分为薄膜晶体管区204与讯号线(扫描线或资料线)区206。在薄膜晶体管阵列20的基板202上形成第一金属层208，再以蚀刻的方式保留在薄膜晶体管区204与讯号线区206的图案化第一金属层208。其中在薄膜晶体管区204的图案化第一金属层208作为薄膜晶体管的闸极，在讯号线区206的图案化第一金属层208则作为讯号传输的金属导线。接着，如图2B所示，在图案化第一金属层208与基板202上形成第一绝缘层210，第一绝缘层210分别覆盖在薄膜晶体管区204与讯号线区206的图案化第一金属层208。另外，如图2C所示，进一步在薄膜晶体管区204的第一绝缘层210上形成氧化物半导体层212。此氧化物半导体层212较佳为铟镓锌氧化物所制成，在不同实施例中，氧化物半导体层212可以为其他金属氧化物所制成，例如选自锌(Zn)、锡(Sn)、铟(In)或镓(Ga)等金属的金属氧化物所制成，在此并不局限。然后，如图2D所示，在氧化物半导体层212与第一绝缘层210上形成第二绝缘层213，并蚀刻在薄膜晶体管区204上的第二绝缘层213，裸露出部分的氧化物半导体层212以形成多个接点214。同时，在相同的蚀刻步骤中，蚀刻在讯号线区206的第一绝缘层210与第二绝缘层213以裸露部分的第一金属层208作为桥接孔215。第一绝缘层210与第二绝缘层213的材料为选自氧化硅(SiOx)、氮化硅(SiNx)与氮氧化硅(SiNxOy)至少其中之一。接着，如图2E所示，在第二绝缘层213、裸露的氧化物半导体层212与裸露的第一 金属层208上形成图案化第二金属层216。其中，在薄膜晶体管区204的图案化第二金属层216电性连接氧化物半导体层212作为薄膜晶体管的源极与漏极。而在讯号线区206的第二金属层216与第一金属层208直接电性接触。藉由在讯号线区206的第一金属层208与第二金属层216的直接接触,第一金属层208与第二金属层216形成双层金属层的结构以降低讯号线区206的导线阻值。最后，如图2F所示，在第二金属层216上形成保护层(passivation layer) 218。藉由图2A 图2F的半导体制程步骤,在讯号线区206上形成双层金属层的结构，降低讯号线区206的导线阻值，而且没有增加额外的制程步骤。其中，第一金属层208与第二金属层216所形成的双层金属层较佳为铝(Al)、铜(Cu)、钥(Mo)或钛(Ti)等金属中选择其中至少两种所制成。图3为本发明较佳实施例的制作薄膜晶体管阵列的流程图。如图3所示，并配合图2A-图2F的薄膜晶体管阵列结构做说明，在步骤302中，在薄膜晶体管阵列20的基板202上涂布一第一金属层208,并蚀刻第一金属层208以形成图案化第一金属层208,图案化第一金属层208分别位于基板202的薄膜晶体管区204作为闸极与讯号线区206作为金属导线。而第一金属层208较佳为铝、铜、钥或钛等金属所制成。在步骤304中，形成第一绝缘层210以覆盖图案化的第一金属层208。在步骤306中，形成图案化氧化物半导体层212于薄膜晶体管区204的第一绝缘层210上。在本发明的实施例中，氧化物半导体层212较佳为铟镓锌氧化物所制成，然而在不同实施例中，氧化物半导体层212可以为选自锌、锡、铟或镓等金属的金属氧化物所制成，在此并不局限。在步骤308中，在第一绝缘层210与氧化物半导体层212上形成第二绝缘层213，并蚀刻在薄膜晶体管区204的第二绝缘层213，裸露在薄膜晶体管区204的部分氧化物半导体层212作为源极与漏极的多个接点214。同时，蚀刻在讯号线区206的第二绝缘层213与第一绝缘层210，裸露在讯号线区206的部分第一金属层208。因此，在讯号线区206形成一穿孔，通过此穿孔让裸露的部分第一金属层208作为一桥接点215。接着，在步骤310中，形成图案化第二金属层216，透过多个接点214使图案化第二金属层216电性连接氧化物半导体层212，且将图案化第二金属层216作为源极与漏极。同时透过穿孔的桥接点215使第二金属层216电性连接第一金属层208而形成一双层金属层。同样，第二金属层216较佳为铝、铜、钥或钛等金属所制成。最后，在步骤312中，在第二金属层216与第二绝缘层213上沉积保护层218。综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限 制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
权利要求
1.一种薄膜晶体管阵列制作方法，其特征在于包含下列步骤 在一基板上形成一图案化第一金属层； 沉积一第一绝缘层以覆盖所述图案化第一金属层； 形成一氧化物半导体层于一薄膜晶体管区的所述第一绝缘层上； 在所述第一绝缘层与所述氧化物半导体层上形成一第二绝缘层； 蚀刻在所述薄膜晶体管区的所述第二绝缘层，裸露部分所述氧化物半导体层，同时蚀刻在一讯号线区的所述第二绝缘层与所述第一绝缘层，裸露部分所述图案化第一金属层；以及 形成一图案化第二金属层于所述薄膜晶体管区的所述第二绝缘层上，使所述图案化第二金属层连接所述氧化物半导体层，同时形成所述图案化第二金属层于所述讯号线区的所述图案化第一金属层上而与所述第一金属层接触。
2.根据权利要求I所述的薄膜晶体管阵列制作方法，其特征在于，所述蚀刻在讯号线区的所述第二绝缘层与所述第一绝缘层，裸露部分图案化第一金属层的步骤是用于形成一桥接孔。
3.根据权利要求2所述的薄膜晶体管阵列制作方法，其特征在于，所述图案化第二金属层填充于所述桥接孔而和所述图案化第一金属层接触。
4.根据权利要求I所述的薄膜晶体管阵列制作方法，其特征在于，所述氧化物半导体层的材料是从锌(Zn)、锡(Sn)、铟(In)与镓(Ga)所组成之群组中所选择出的至少一种所构成的金属氧化物。
5.根据权利要求I所述的薄膜晶体管阵列制作方法，其特征在于，所述图案化第一金属层与所述图案化第二金属层的材料不同。
6.根据权利要求I所述的薄膜晶体管阵列制作方法，其特征在于，所述图案化第一金属层与所述图案化第二金属层的材料为选自铝(Al)、铜(Cu)、钥(Mo)与钛(Ti)所组成的群组。
7.根据权利要求I所述的薄膜晶体管阵列制作方法，其特征在于，所述第一绝缘层与所述第二绝缘层的材料为选自氧化娃(SiOx)、氮化娃(SiNx)与氮氧化娃(SiNxOy)所组成的群组。
8.一种薄膜晶体管阵列制作方法，其特征在于包含下列步骤 在一基板的一薄膜晶体管区与一讯号线区上分别形成一图案化第一金属层，在所述薄膜晶体管区的所述图案化第一金属层为一闸极，而在所述讯号线区的所述图案化第一金属层为一金属导线； 沉积一第一绝缘层以覆盖所述图案化第一金属层； 形成一氧化物半导体层于所述薄膜晶体管区的所述第一绝缘层上； 在所述第一绝缘层与所述氧化物半导体层上形成一第二绝缘层； 蚀刻在所述薄膜晶体管区的所述第二绝缘层，裸露部分所述氧化物半导体层，同时蚀刻在所述讯号线区的所述第二绝缘层与所述第一绝缘层，裸露部分所述图案化第一金属层； 形成一图案化第二金属层于所述薄膜晶体管区的所述第二绝缘层上作为一源极与一漏极，而且使所述图案化第二金属层连接所述氧化物半导体层，同时形成所述图案化第二金属层于所述讯号线区的所述图案化第一金属层上，而与所述图案化第一金属层形成一双层金属层；以及 在所述图案化第二金属层与所述第二绝缘层上沉积一保护层。
9.根据权利要求8所述的薄膜晶体管阵列制作方法，其特征在于，所述氧化物半导体层的材料是从锌(Zn)、锡(Sn)、铟(In)与镓(Ga)所组合之群组中所选择出的至少一种所构成的金属氧化物。
10.根据权利要求8所述的薄膜晶体管阵列制作方法，其特征在于，所述图案化第一金属层与所述图案化第二金属层的材料为选自铝(Al)、铜(Cu)、钥(Mo)与钛(Ti)所组成的群组。
11.根据权利要求8所述的薄膜晶体管阵列制作方法，其特征在于，所述第一绝缘层与所述第二绝缘层的材料为选自氧化娃(SiOx)、氮化娃(SiNx)与氮氧化娃(SiNxOy)所组成的群组。
全文摘要
本发明提供一种薄膜晶体管阵列制作方法，其包含下列步骤在基板上形成图案化第一金属层；沉积第一绝缘层以覆盖图案化第一金属层；形成图案化氧化物半导体层于薄膜晶体管区的第一绝缘层上；在第一绝缘层与氧化物半导体层上形成第二绝缘层；蚀刻在薄膜晶体管区的第二绝缘层，裸露部分氧化物半导体层，同时蚀刻在讯号线区的第二绝缘层与第一绝缘层，裸露第一金属层；以及形成图案化第二金属层于薄膜晶体管区的图案化第二绝缘层上，使图案化第二金属层电性连接氧化物半导体层，同时形成图案化第二金属层于讯号线区的部分第一金属层上。
文档编号H01L21/77GK102891106SQ20121040102
公开日2013年1月23日 申请日期2012年10月19日 优先权日2012年10月19日
发明者江政隆, 陈柏林 申请人:深圳市华星光电技术有限公司