专利名称：一种双极与p沟自对准jfet管兼容工艺的制作方法
技术领域：
本发明属于半导体工艺制造领域，特别涉及一种双极电路与栅自对准结构的P沟JEFT管兼容工艺。
背景技术：
双极与P沟自对准JFET管的非自对准栅形成的栅源/漏交叠寄生电容大，源端电阻和漂移区长度都偏大，器件取决于沟道区及漂移区的图形尺寸与掺杂浓度。非自对准栅漂移区的一端与栅极会出现一些工艺偏差(诸如光刻CD、重叠、刻蚀CD等)，均可影响器件的沟道长度，主要受光刻过程及设备影响较大
发明内容
本发明的目的就是为解决现有的非自对准栅形成的栅源/漏交叠寄生电容大、制造工艺偏差大的缺陷，提供的一种双极电路与栅自对准结构的P沟JEFT管兼容工艺。本发明采用的技术方案如下
一种双极与P沟自对准JFET管兼容工艺，包括以下步骤
I、埋层氧化一在基片上生长一层二氧化硅埋层；
2、埋层光刻一在埋层上光刻N+区图形；
3、埋层砷注入一在N+区图形中，利用离子注入技术注入砷埋层，砷注入剂量为5E15的砷杂质，注入能量为70Kev ；
4、砷埋层退火一退火后形成埋层砷氧化层，具体退火步骤如下
在氧化扩散炉中，温度为800°C 1180°C 800V条件下，气体时间与模式为在800V时通入50min的N2及小O2，升温至1180°C并保持稳定，1180°C时依次通入20minN2、5min02、400minN2、30min02,最后通入N2降温至800°C,使注入的砷杂质再分布到一定的结深，砷埋层砷的方块电阻小于18 Ω/方块，氧化层厚度为230±10nm;
5、P+区光刻一在基片上两侧对称位置，通过光刻工艺分别光刻出P+区的图形；6、P+埋层区注硼一在P+区利用离子注入技术形成P+埋层，注入剂量为3. 4E14的硼杂质，注入能量为60Kev ；
7、下隔离退火——将基片退火，在P+埋层上形成氧化层，退火条件为
在氧化扩散炉温度为920°C 1150°C 920°C条件下，气体时间与模式为在920°C时依次通入30分02、30N2及小O2，升温并1150°C保持稳定，在1150°C时依次通入10min02、40minN2、10min02、IOmin湿02、IOminO2,最后通入N2降温至800°C,使注入的硼杂质再分布到一定的结深；
8、外延——利用HCL抛光腐蚀基片硅50 lOOnm，把上面的氧化层去掉，然后在外延炉中有氢气以及氯化氢气体的条件下，生长一层单晶娃外延层，生长参数为P : (3. 2
3.8) Ω . cm ；w (12. 5 13. 5) μ m ;
9、隔离氧化——在外延层上生长一层氧化层，隔离氧化工艺采用的条件为在炉温为1100土1°C条件下，气体时间与模式为依次通入10min02、140min湿02、10min02，生长一层1000±50nm的氧化层；
10、隔离区硼预涂——通过光刻工艺制作隔离区图形与P+埋层对准，隔离区在炉温为920 V 1020°C 920°C的条件下，气体时间与模式为920°C时通入35min N2升温至1020°C，通入26min N2并降温至20°C，将硼源扩散到隔离区表面，形成一定结深分布的硼预涂层与P+埋层对准，硼预涂层的方块电阻为(16 18) Ω /方块；
11、隔离主扩——将硼预涂完的基片取出马上送入主扩炉内进行升温扩散，条件为800°C 1180°C 800°C条件下，气体时间与模式为50分钟O2升温并稳定+ IOminO2 +180minN2 + 20min02 + N2 (降温至800°C ),使硼预涂层的硼杂质在隔离槽内向下扩散与P+埋层相连接，从而使N_外延层割为独立的隔离岛，实现器件与器件之间的PN结隔离；12、基区光刻——在基片中间，利用光刻技术形成沟道区图形，并将需要注入的区域氧化层腐蚀干净；
13、基区硼注入——在基片中间的沟道区中，利用离子注入技术注入基区硼，注入剂量为7E12的P31 +杂质，注入能量为80Kev ；
14、基区主扩一在基区硼上面生长氧化层，在氧化扩散炉温度为920°C 1100°C 920°C条件下，气体时间与模式为920°C时通入IOminO2，并升温至1100°C，在1100°C时依次通入40minTCA及02、IOmin 02、25minN2，最后通入N2降温至920°C，使注入的硼杂质再分布扩散，形成一定深度的基区；
15、发射区光刻——在基区硼的两侧，利用光刻技术形成发射区图形，并将该区域的氧化层腐蚀干净；
16、发射区注磷——在发射区中，利用离子注入技术注入发射区磷，注入剂量为1E16的P31 +杂质，注入能量为60Kev ；
17、发射区主扩——在氧化扩散炉炉温为1100土1°C条件下，气体时间与模式为依次通入5min 02、23minTCA及02、5min O2 ;在N+发射区磷16上生长100 ± IOnm的热氧化层将发射层磷覆盖；
18、沟道区光刻——在基片中间，利用光刻技术形成沟道区图形；
19、栅区预氧化一一利用热氧化工艺条件生长薄氧化层，用做沟道区和栅区注入的掩蔽层；
20、沟道区注硼——在沟道区中，利用离子注入技术注入沟道硼杂质层，使硼杂质层与基区相连，硼杂质注入剂量为7E12的P31 +杂质，注入能量为80Kev ；
21、沟道区主扩——利用氧化扩散过程，将注入的硼杂质进行推进扩散，以及对基片表面损伤晶胞进行修复处理；
22、栅区注入一利用离子注入技术，在硼杂质上注入磷杂质；
23、栅区退火——利用氧化扩散过程，将注入的磷杂质进行推进扩散，在磷杂质上形成氧化层，以及对硅片表面损伤晶胞进行修复处理；
24、沉积氮化娃-在基片的氧化层上淀积一层35 40nm的氮化娃薄膜掩蔽层；
25、退火——利用高温退火过程对PJFET管以及双极NPN管、PNP管等进行优化调试，使其器件参数达到器件设计值；
26、引线孔光刻——利用光刻技术形成引线孔图形，并将引线孔区域的氧化层腐蚀干净;
27、溅铝——在基片上溅射一层I. 2 I. 5 μ m的纯铝膜，在引线孔中形成铝引线实现电路的自连与互连；
28、铝光刻——利用光刻工艺，腐蚀掉溅射层纯铝膜的无用部分，即形成铝引线；29、合金退火——在500°C氮气下进行合金退火，合金时间30分钟，使铝压点与硅形成良好欧姆接触。
本发明的栅自对准结构的P沟JEFT管工艺具有如下优点(I)实现了栅区与源/漏区自对准，减小了栅源/漏交叠寄生电容及源端电阻和漏端的漂移区长度。(2)栅自对准结构P沟JEFT管输出动态电阻大、跨导与夹断电压一致性好，失调与漏电流小。
图I一图11是本发明的各工艺步骤流程 图12是现有的非自对准PJFET管剖面结构示意图，栅区注入的磷杂质19处于硼杂质18中非自对准位置。
具体实施例方式首先基片选择为P型〈111>4寸硅晶圆片，电阻率(8 — 13) Ω. cm,厚度(525±20)μ m ;然后对基片进行清洗硅片需进行化学清洗，清洗化学试剂为浓硫酸、过氧化氢和氢氟酸。浓硫酸和过氧化氢为强氧化剂，可以去除硅片表面的颗粒或灰尘。在煮浓硫酸的过程中会在硅片表面生成自然氧化层，需采用氢氟酸漂洗腐蚀，高纯去离子水冲洗，氮气保护离心干燥。化学试剂的配比与环境温度
硫酸过氧化氢=3:1 温度为(I 15±5) °C 氢氟酸水=1:30 温度为室温 去离子水电阻率彡18ΜΩ. cm.,本发明提供的一种双极与P沟自对准JFET管兼容工艺，包括以下步骤
I、埋层氧化如图I所示，在硅片I上生长一层二氧化硅埋层2。埋层氧化是在高温氧化炉中进行。氧化温度是生长氧化层的关键参数，温度的精确控制将影响厚度均匀性，温度控制在1100± 1°C。氧化是采用O2 +湿O2 + O2的气体模式进行氧化。O2是指干燥的氧气直接送入氧化炉中，干氧氧化可得到致密均匀的氧化层。湿O2是氧气携带水蒸汽进入氧化炉中，湿O2氧化的生长速率快。两者结合可构成较佳的氧化工艺条件。O2流量4L/min，湿O2水温度(95±1)°C。氧化时间IOmin(O2)+ I5Omin(湿 O2) + IOmin(O2)。氧化层厚度1000±50nm。氧气流量4L/min。2、埋层光刻如图2所示，在埋层2上光刻N+区图形3，光刻步骤如下
匀胶选用正性光刻胶。为保证光刻胶与硅片的粘附性，先在硅片表面用HMDS进行增粘处理，然后旋转涂胶，胶厚1.5±0. Ιμπι。前烘将涂覆好光刻胶的娃片放热板上,温度设置为100±5°C,时间为lmin。曝光用光刻掩模版在光刻机上进行图形套准曝光。套准精度为±0. 5 μ m。显影显影温度(20±1)°C;显影时间(1±0. Dmin0去离子水冲洗离心干燥，去离子水电阻率> 18M Ω . Cm0后烘将显影后的硅片放入充氮烘箱中，温度(120±5)°C，时间为(30±2)min。3、埋层砷注入一如图3所示，在光刻N+区图形3中，利用离子注入技术注入砷埋层4，砷注入剂量为5E15的砷杂质，注入能量为70Kev。
4、砷埋层退火一如图3所示，退火后形成埋层砷氧化层5，具体退火步骤如下 在氧化扩散炉温度为800°C 1180°C 800°C条件下，采用50min (N2 +小O2)升温并
稳定+ 2OminN2 + 5min02 + 400minN2 + 3OminO2 + N2 (降温至 800°C ),使注入的砷杂质再分布到一定的结深，埋层砷4的方块电阻小于18 Ω /方块,氧化层厚度为(230± 10) nm。所述的氧气及氮气的流量为4L/min，所述小O2的流量为0. 2L/min,以下都相同。5、P+区光刻一如图4所示，在基片上两侧对称位置，通过光刻工艺分别光刻出P+区图形6，具体步骤如下
匀胶选用正性光刻胶。为保证光刻胶与硅片的粘附性，先在硅片表面用HMDS进行增粘处理，然后旋转涂胶，胶厚1.5±0. Ιμπι。前烘将涂覆好光刻胶的硅片放在热板上，温度设置为100±5°C，时间为lmin。曝光用光刻掩模版在光刻机上进行图形套准曝光。套刻P+埋层图形，套准精度为 ±0. 5 μ m。显影显影温度20±1°C;显影时间1±0. lmin。去离子水冲洗离心干燥，去离子水电阻率彡18ΜΩ. cm。后烘将显影后的硅片放入充氮烘箱中，温度120±5°C，时间为30±2min。6、P+埋层区注硼一如图4所示，在P+区利用离子注入技术形成P+埋层8，注入剂量为3. 4E14的硼杂质，注入能量为60Kev。7、下隔离退火一如图4所示，将基片退火，在P+埋层8上形成氧化层7。在氧化扩散炉温度为920°C 1150°C 920°C条件下，采用30分O2 + 30 (N2 +小 O2)升温并稳定+ IOminO2 + 40minN2 + IOminO2 + IOmin 湿 O2 + IOminO2 + N2 (降温至SOO0C )，使注入的硼杂质再分布到一定的结深。8、外延——如图5所示，利用HCL抛光腐蚀硅50 IOOnm (把图4上面的氧化层
2、5去掉)，然后生长外延层9 (在外延炉中有氢气以及氯化氢气体的条件下生长一层单晶硅)，生长参数为 P : (3. 2 3. 8) Ω · cm ;w : (12. 5 13. 5) μ m。9、隔离氧化——如图6所示，在外延层9上生长一层氧化层10。隔离氧化采用在炉温为1100±1°C条件下10min02+140min湿O2 + IOminO2的方法生长(1000 ± 50) nm的氧化层。10、隔离区硼预涂一如图6所示，通过光刻工艺制作隔离区11图形(与P+埋层8对准)，在隔离区11内利用920°C 1020°C 920°C的条件下35min N2升温+ 26min N2,将硼源扩散到隔离区11表面，并形成一定的结深分布的硼预涂层12 (与P+埋层8对准)，硼预涂层12的方块电阻为(16 18) Ω/方块。11、隔离主扩——如图6所示，将硼预涂完的硅片取出马上送入主扩炉内进行升温扩散，条件为800°C 1180°C 800°C条件下，采用50分钟O2升温并稳定+ IOminO2 +180minN2 + 20min02 + N2 (降温至800°C)，使硼杂质12在隔离槽内向下扩散与8相连接，从而使N_外延层割为独立的隔离岛，实现器件与器件之间的PN结隔离。12、基区光刻、腐蚀——在图7基片中间，利用光刻技术形成沟道区13图形，并将需要注入的区域氧化层腐蚀干净。13、基区硼注入一在图7中间的沟道区13中，利用离子注入技术注入基区硼14，注入剂量为7E12的P31 +杂质，注入能量为80Kev。14、基区主扩——如图8所示，在基区硼14上面生长氧化层10，在氧化扩散炉温度为 920°C 1100°C 920°C条件下，采用 10min02+40min (TCA+02)+IOmin 02+25minN2 +降温 N2 (至920°C)，使注入的硼杂质再分布扩散，形成一定深度的基区14。15、发射区光刻、腐蚀一如图8所示，在基区硼14的两侧，利用光刻技术形成发射区15图形，并将该区域的氧化层腐蚀干净。16、发射区注磷一如图8所示，在发射区15中，利用离子注入技术注入发射区磷16，注入剂量为1E16的P31 +杂质，注入能量为60Kev。17、发射区主扩——如图9所示，在氧化扩散炉温为(1100±1)°C条件下，采用5min O2 + 23min (TCA+ O2) + 5min O2 ;在 N+ 上生长(100±10)nm 的热氧化层 10 将发射
层磷16覆盖。18、沟道区光刻——如图9所示，在基片中间，利用光刻技术形成沟道区17图形。19、栅区预氧化——如图9所示，利用热氧化工艺条件生长薄氧化层，用做沟道区和栅区注入的掩蔽层。20、沟道区注硼一如图9所示，在沟道区17中，利用离子注入技术注入沟道硼杂质层18，使硼杂质层18与基区14相连，硼杂质注入剂量为7E12的P31 +杂质，注入能量为 80Kevo21、沟道区主扩一如图10所示，利用氧化扩散过程，将注入的硼杂质18进行推进扩散，以及对硅片表面损伤晶胞进行修复处理。22、栅区注入一如图10所示，利用离子注入技术，在硼杂质18上注入磷杂质19。23、栅区退火一如图10所示，利用氧化扩散过程，将注入的磷杂质19进行推进扩散，在磷杂质19上形成氧化层10，以及对硅片表面损伤晶胞进行修复处理。24、沉积氮化硅——如图11所示，在基片上淀积一层(35 40) nm左右的氮化硅薄膜掩蔽层20。25、退火一利用高温退火过程对PJFET管以及双极NPN管、PNP管等进行优化调试，使其器件参数达到器件设计值。26、引线孔光刻一如图11所示，利用光刻技术形成引线孔图形，并将引线孔区域的氧化层腐蚀干净。27、溅铝一如图11所示，在基片上溅射一层(I. 2 1.5) μπι的纯铝膜，通过引线孔中铝引线实现电路的自连与互连。
28、铝光刻一如图11所示，利用光刻工艺，腐蚀掉溅射层纯铝膜的无用部分，即形成铝引线21。29、合金退火一在500°C氮气下进行合金退火，合金时间30分钟，使铝压点与硅形成良好欧姆接触。
利用上述工艺技术，制备出的双极与自对准PJEFT集成放大器PCM器件参数指标如
下
自对准 PJEFT 管的电参数为=Vp (O. 7 I. I) V，V(BR)ds 彡 30V, Idss (28 38) μ A(Vgs=OV, Vds = 10V)。
NPN 管的主要电参数为β = 80 150 (Ib=IuA, Vce=5V)、BVceo ^ 45V(Iceo=O.1mA)、 BVbco ^ 45V(Icbo=O.1mA)、 Bvebo :(6.5 7. 5)
V(Iebo=O. 1mA)；
横向PNP管的主要电参数为β彡20 (Ib=IuA, Vce= 一 5V)、BVceo ^ 45 (Iceo=O. 1mA)> BVebo ^ 45 (Iebo=O. 1mA)、BVcbo ^ 45 (Icbo=O. ImA)；
纵向PNP管的主要电参数为β ^ 20 (Ib=IuA, Vce= — 5V)、BVceo彡45V(Iceo=O. 1mA)；
BVebo ^ 60V(Iebo=O. 1mA)、BVcbo ^ 60V (Icbo=O. 1mA)；
基区电阻为R □ = (200±40) Ω/ 口。
权利要求
1.一种双极与P沟自对准JFET管兼容工艺，包括以下步骤 1、埋层氧化在基片(I)上生长一层二氧化硅埋层(2)； 2、埋层光刻:在埋层(2 )上光亥Ij N+区图形(3 ); 3、埋层砷注入在N+区图形(3)中，利用离子注入技术注入砷埋层(4)，砷注入剂量为5E15的砷杂质，注入能量为70Kev ； 4、砷埋层退火退火后形成埋层砷氧化层(5)，具体退火步骤如下 在氧化扩散炉中，温度为800°C 1180°C 800°C条件下，气体时间与模式为在800°C时通入50min的N2及小02，升温至1180°C并保持稳定，1180°C时依次通入20minN2、5min02、400minN2、30min02,最后通入N2降温至800°C,使注入的砷杂质再分布到一定的结深，砷埋层砷4的方块电阻小于18 Ω/方块，氧化层厚度为230 ± IOnm; 5、P+区光刻在基片上两侧对称位置，通过光刻工艺分别光刻出P+区(6)的图形；6、P+埋层区注硼在P+区利用离子注入技术形成P+埋层(8)，注入剂量为3. 4E14的硼杂质，注入能量为60Kev ； 7、下隔离退火将基片退火，在P+埋层(8)上形成氧化层(7)，退火条件为 在氧化扩散炉温度为920°C 1150°C 920°C条件下，气体时间与模式为在920°C时依次通入30分02、30N2及小O2，升温并1150°C保持稳定，在1150°C时依次通入10min02、40minN2、10min02、IOmin湿02、IOminO2,最后通入N2降温至800°C,使注入的硼杂质再分布到一定的结深； 8、外延利用HCL抛光腐蚀基片硅50 lOOnm，把上面的氧化层去掉，然后在外延炉中有氢气以及氯化氢气体的条件下，生长一层单晶硅外延层(9)，生长参数为P :3. 2 3. 8 Ω · cm ;w : 12. 5 13. 5 μ m ; 9、隔离氧化在外延层(9)上生长一层氧化层(10)，隔离氧化工艺采用的条件为在炉温为1100±1°C条件下，气体时间与模式为依次通入IOminO2、140min湿O2、IOminO2，生长一层1000±50nm的氧化层(10)； 10、隔离区硼预涂通过光刻工艺制作隔离区(11)图形与P+埋层(8)对准，隔离区(11)在炉温为920°C 1020°C 920°C的条件下，气体时间与模式为920°C时通入35minN2升温至1020°C，通入26min N2并降温至20°C，将硼源扩散到隔离区(11)表面，形成一定结深分布的硼预涂层(12)与P+埋层(8)对准，硼预涂层(12)的方块电阻为(16 18) Ω /方块； 11、隔离主扩将硼预涂完的基片取出马上送入主扩炉内进行升温扩散，条件为800 °C 1180°C 800°C条件下，气体时间与模式为800 °C时，通入50分钟O2升温至1180°C并保持稳定，在1180°C时依次通入10min02、180minN2、20min02，最后通入队并降温至SOO0C，使硼预涂层(12)的硼杂质在隔离槽内向下扩散与P+埋层(8)相连接，从而使N_外延层割为独立的隔离岛，实现器件与器件之间的PN结隔离； 12、基区光刻在基片中间，利用光刻技术形成沟道区(13)图形，并将需要注入的区域氧化层腐蚀干净； 13、基区硼注入在基片中间的沟道区(13)中，利用离子注入技术注入基区硼(14)，注入剂量为7E12的P31 +杂质，注入能量为80Kev ； 14、基区主扩在基区硼(14)上面生长氧化层(10)，在氧化扩散炉温度为920°C 1100°C 920°C条件下，气体时间与模式为920°C时通入IOminO2，并升温至1100°C，在1100°C时依次通入40minTCA及02、10min 02、25minN2，最后通入N2降温至920°C，使注入的硼杂质再分布扩散，形成一定深度的基区硼(14)； 15、发射区光刻在基区硼(14)的两侧，利用光刻技术形成发射区(15)图形，并将该区域的氧化层腐蚀干净； 16、发射区注磷在发射区(15)中，利用离子注入技术注入发射区磷(16)，注入剂量为1E16的P31 +杂质，注入能量为60Kev ； 17、发射区主扩在氧化扩散炉炉温为1100土1°C条件下，气体时间与模式为依次通入5min 02、23minTCA及02、5min O2 ;在奸发射区磷16上生长100±10nm的热氧化层(10)将发射层磷(16)覆盖； 18、沟道区光刻在基片中间，利用光刻技术形成沟道区(17)图形； 19、栅区预氧化利用热氧化工艺条件生长薄氧化层，用做沟道区和栅区注入的掩蔽层； 20、沟道区注硼在沟道区(17)中，利用离子注入技术注入沟道硼杂质层(18)，使硼杂质层(18)与基区硼(14)相连，硼杂质注入剂量为7E12的P31 +杂质，注入能量为80Kev ； 21、沟道区主扩利用氧化扩散过程，将注入的硼杂质层(18)进行推进扩散，以及对基片表面损伤晶胞进行修复处理； 22、栅区注入利用离子注入技术，在硼杂质层(18)上注入磷杂质(19)； 23、栅区退火利用氧化扩散过程，将注入的磷杂质(19)进行推进扩散，在磷杂质 (19)上形成氧化层(10)，以及对硅片表面损伤晶胞进行修复处理； 24、沉积氮化娃在基片的氧化层(10)上淀积一层35 40nm的氮化娃薄膜掩蔽层(20)； 25、退火利用高温退火过程对PJFET管以及双极NPN管、PNP管等进行优化调试，使其器件参数达到器件设计值； 26、引线孔光刻利用光刻技术形成引线孔图形，并将引线孔区域的氧化层腐蚀干净; 27、溅铝在基片上溅射一层I. 2 I. 5 μ m的纯铝膜，在引线孔中形成铝引线实现电路的自连与互连； 28、铝光刻利用光刻工艺，腐蚀掉溅射层纯铝膜的无用部分，即形成铝引线(21)；29、合金退火在500°C氮气下进行合金退火，合金时间30分钟，使铝压点与硅形成良好欧姆接触。
全文摘要
本发明涉及一种双极与P沟自对准JFET管兼容工艺，通过其中栅区预氧化、沟道区注硼、栅区注磷、以及退火工艺，实现一种用于双极与栅自对准P沟JEFT兼容的集成放大器制造方法。克服了现有的非自对准栅形成的栅源/漏交叠寄生电容大，源端电阻和漂移区长度都偏大，器件取决于沟道区及漂移区的图形尺寸与掺杂浓度等缺陷。本发明的栅自对准结构的P沟JEFT管工艺具有如下优点(1)实现了栅区与源/漏区自对准，减小了栅源/漏交叠寄生电容及源端电阻和漏端的漂移区长度。(2)栅自对准结构P沟JEFT管输出动态电阻大、跨导与夹断电压一致性好，失调与漏电流小。
文档编号H01L21/8248GK102915974SQ20121042595
公开日2013年2月6日 申请日期2012年10月31日 优先权日2012年10月31日
发明者丁继洪, 吕东锋, 陈计学, 李苏苏, 简崇玺 申请人:华东光电集成器件研究所