控制底部填充物溢出宽度的方法
【专利摘要】一种半导体器件组件包括具有经过处理形成表面粗糙度的表面区域的衬底。管芯通过多个连接部件安装在衬底上。底部填充物基本上填满设置在衬底和管芯之间的间隙，其中底部填充物的溢出宽度基本上受到具有表面粗糙度的区域的限制。本发明公开了控制底部填充物溢出宽度的方法。
【专利说明】控制底部填充物溢出宽度的方法
【技术领域】
[0001]本发明涉及半导体器件封装，具体而言，涉及控制底部填充物溢出宽度的方法。
【背景技术】
[0002]当在衬底上组装半导体器件诸如集成电路(IC)芯片时，芯片通过焊料凸块与衬底分隔开，从而在芯片和衬底之间形成间隙。众所周知，芯片和衬底的热膨胀系数(CTE)之间存在显著差异。在器件使用或可靠性测试期间对组件进行温度循环时，由于这种CTE差异，在焊料互连处特别是在接头区域中产生热机械应力。这些应力易于使接头和凸块疲劳，导致组件碎裂以及最终失效。
[0003]为了在不影响电气连接的情况下分散机械应力以及强化焊料接头，通常用被称为“底部填充物”的聚合物材料来填充IC芯片和衬底之间的间隙。将底部填充物分配到邻近IC芯片的衬底上，然后其通过毛细作用力开始扩散和移动(被称为“渗出”)来填充间隙并封装焊料凸块。
[0004]但是，用于底部填充的常规工具和方法可能导致产生过度封装和/或封装不足的底部填充物溢出(fillet)，导致更高的应力集中。例如，管芯一侧上的溢出宽度可能宽于另一侧上的溢出宽度。类似地，管芯一侧上的溢出高度可能高于管芯另一侧上的溢出高度。这些失衡的底部填充物溢出可能对管芯产生高应力集中。而且，用于底部填充的常规工具和方法不足以处理底部填充物的渗出，这可能是不理想的。渗出实质上是润湿现象。因为扩散主要发生在固化之前，所以固化不会改变扩散的程度。如果围绕芯片的区域具有其他接合的元件，诸如相邻器件的周边接头(例如，焊料凸块、焊料球、金属支柱等)或其他无源器件，无底部填充物接触这些部件可能是优选的。
【发明内容】
[0005]为了解决现有技术中存在的问题，根据本发明的一方面，提供了一种用于控制底部填充物在衬底和管芯之间设置的间隙中流动的方法，所述方法包括:处理所述衬底的区域以在其中形成表面粗糙度；以及分配底部填充物以基本上填满所述间隙，其中，所述底部填充物的流动基本上被所述表面粗糙度抑制。
[0006]在所述的方法中，所述处理包括将所述衬底的所述区域暴露于激光、化学物质、喷介质或等离子体处理。
[0007]在所述的方法中，所述处理包括将所述衬底的所述区域暴露于激光、化学物质、喷介质或等离子体处理，其中，所述化学物质选自由氢氧化物和氢氟酸所组成的组。
[0008]在所述的方法中，所述处理包括将所述衬底的所述区域暴露于激光、化学物质、喷介质或等离子体处理，其中，所述喷介质的材料选自由玻璃珠、SiO2, Al2O3和碳化硅所组成的组。
[0009]在所述的方法中，基于所述表面粗糙度阻止所述底部填充物在保护区域上流动。
[0010]在所述的方法中，基于所述表面粗糙度阻止所述底部填充物在保护区域上流动，其中，所述保护区域包括相邻器件的周边连接接头。
[0011]在所述的方法中，所述表面粗糙度包括多个沟槽。
[0012]所述的方法还包括:确定所述底部填充物的期望溢出宽度；以及基于所述底部填充物的溢出宽度确定所述衬底的选择部分，其中，所述底部填充物的流动基本上受到对所述处理做出响应的所述衬底的选择部分的限制。
[0013]根据本发明的另一方面，提供了一种封装半导体器件的方法，所述方法包括:提供衬底；对所述衬底的区域实施表面处理以形成表面粗糙度；在所述衬底上方接合管芯；以及在所述管芯和所述衬底之间分配一定量的底部填充材料，其中，所述底部填充材料的流动基本上被所述衬底的所述区域的表面粗糙度抑制。
[0014]在所述的方法中，所述表面处理包括喷介质、激光处理、等离子体处理或施加化学物质。
[0015]在所述的方法中，所述表面处理包括喷介质、激光处理、等离子体处理或施加化学物质，其中，所述喷介质的材料选自由玻璃珠、Si02、Al2O3和碳化硅所组成的组。
[0016]在所述的方法中，所述表面处理包括喷介质、激光处理、等离子体处理或施加化学物质，其中，所述化学物质选自由氢氧化物和氢氟酸所组成的组。
[0017]在所述的方法中，由于所述表面粗糙度，所述底部填充材料在保护区域上的流动得到阻止。
[0018]在所述的方法中，由于所述表面粗糙度，所述底部填充材料在保护区域上的流动得到阻止，其中，所述保护区域包括相邻器件的周边连接接头。
[0019]在所述的方法中，所述表面粗糙度包括多个沟槽。
[0020]在所述的方法中，所述管芯通过焊料凸块连接至所述衬底。
[0021]根据本发明的又一方面，提供了一种半导体器件组件，包括:衬底，具有经过处理形成表面粗糙度的表面区域；管芯，通过多个连接部件安装在所述衬底上；以及底部填充物，基本上填满设置在所述衬底和所述管芯之间的间隙，其中，所述底部填充物的溢出宽度基本上受到具有表面粗糙度的区域的限制。
[0022]在所述的半导体器件组件中，所述管芯作为倒装芯片进行安装，其中，所述倒装芯片安装被封装为芯片级封装件(CSP)和球栅阵列(BGA)封装件中的至少一种。
[0023]在所述的半导体器件组件中，所述表面粗糙度包括多个沟槽。
[0024]在所述的半导体器件组件中，所述底部填充物不流向相邻器件的连接接头。
【专利附图】
【附图说明】
[0025]当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的实施例。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
[0026]图1是根据本发明的实施例用于底部填充设置在半导体器件组件的衬底和管芯之间的间隙的方法的流程图；
[0027]图2是根据本发明的实施例用于封装半导体器件的方法的流程图；
[0028]图3是根据本发明的实施例在分配底部填充物用于填充间隙之前经过在衬底上形成表面粗糙度的工艺的半导体器件组件的截面图；[0029]图4是参照图3描述的半导体器件组件的俯视图；
[0030]图5是根据本发明的实施例参照图3描述的经过分配底部填充物用于填充间隙的工艺的半导体器件组件的截面图；以及
[0031]图6是参照图5描述的半导体器件组件的俯视图。
【具体实施方式】
[0032]在以下描述中，阐述了许多特定的细节从而提供对本发明的实施例的完全理解。然而，本领域的普通技术人员应该意识到本发明的实施例在没有这些特定的细节的情况下也可以实施。在一些例子中，没有详细描述公知的结构和工艺以避免对本发明实施例产生不必要的模糊。
[0033]整个本说明书中提及的“一个实施例”或“实施例”意味着结合该实施例描述的具体部件、结构或特征包括在本发明的至少一个实施例中。因此，在本说明书的各个位置出现的短语“在一个实施中”或“在实施例中”不一定全都是指同一个实施例。而且，在一个或多个实施例中可以以任何合适的方式组合特定部件、结构或特征。应当理解，以下附图没有按比例绘制；相反，这些附图只是为了阐明。
[0034]图1是根据本发明的各方面用于封装半导体器件的方法2的流程图。参照图1，方法包括框4，其中提供衬底。方法2包括框6，其中对衬底的区域进行表面处理以形成表面粗糙度。方法2包括框8，其中在衬底上方接合管芯。方法2包括框10，其中在管芯和衬底之间分配一定量的底部填充材料,其中底部填充材料的流动基本上被衬底区域的表面粗糙度抑制。
[0035]图2是根据本发明的各个实施例用于控制底部填充物在在衬底和管芯之间设置的间隙中流动的方法12的流程图。方法12包括框14，其中对衬底的区域进行处理以在其中形成表面粗糙度。方法12包括框16，其中，分配底部填充物以基本上填满设置在衬底和管芯之间的间隙，其中底部填充物的流动基本上被表面粗糙度抑制。
[0036]可以理解，可以在图1中示出的框4至框10之前、期间或之后提供其他工艺以完成半导体器件的封装，但是为了简明起见，这些其他工艺在本文中不作详细论述。
[0037]图3和图5是根据图1的方法2的实施例在各个制造阶段的半导体器件的示意性片段横截面侧视图。可以理解，为了更好地理解本发明的发明原理而简化了图3至图6。应该了解，本文中描述的材料、几何形状、尺寸、结构和工艺参数仅是示例性的，并且预期不是且不应当被解释为限制本文所要求保护的发明。一旦了解本发明，许多替换和修改对本领域技术人员而言将是显而易见的。
[0038]参照图3，提供了半导体器件组件100。图4是参照图3所描述的半导体器件组件100的俯视图。参照图3和图4，半导体器件组件100是倒装芯片组件，其包括采用焊料凸块(或导电凸块)130接合至衬底(或柔性膜或板)110的管芯(或集成电路芯片)120，并在管芯120和衬底110之间形成有填充了底部填充物(或聚合物材料)165(未示出)的间隙142。衬底110可以包括与焊料凸块130电连接的布线迹线、电源/接地层、通孔等(未示出)。通过可回流焊料凸块130接合管芯120，可回流焊料凸块130延伸穿过间隙142并且将位于管芯120上的多个接触焊盘(未示出)电连接和机械连接至位于衬底110上的多个终端焊盘(未示出)中相对应的一个终端焊盘。管芯120 (优选由硅形成)包括有源表面112和无源表面114，它们是平面的并且相互平行。虽然示出的是管芯120作为倒装芯片安装，但是也可以考虑其他类型的安装，诸如直立式引线接合。在具体实施例中，半导体器件组件100可以封装为芯片级封装件(CSP)和球栅阵列(BGA)封装件中的至少一种。
[0039]将期望底部填充物流动的衬底110的表面区域描述为分配表面(dispensingsurface) 152。分配表面152与底部填充物直接接触。类似地，将期望底部填充物流动的管芯120的表面区域描述为配合表面(matchingsurface) 154,其可以与有源表面112基本相同。配合表面154与底部填充物直接接触。在所述的实施例中，分配表面152大于配合表面154，配合表面154设置在分配表面152的上面。因此，在包括衬底110的分配表面152和管芯120的配合表面154的两个表面之间形成间隙142。
[0040]当将底部填充物分配在邻近管芯的衬底上时，它就通过毛细作用力开始扩散并移动以填充间隙并且封装焊料凸块。在本发明的一个方面中，通过如下文所述粗糙化表面，改变润湿特性从而使得底部填充材料在该粗糙表面上流动得不顺畅，从而本发明的实施例阻止/减少在选定的保护区域(诸如相邻器件或无源器件的导电接头140(例如，焊料球、焊料凸块、金属支柱等)上方获得不期望的底部填充物的可能性。并且，如下更详细所述，通过控制底部填充物的流动，可以形成平衡的溢出(fillet)宽度和高度，从而减少或消除管芯上的高应力集中。
[0041]可以通过一些不同的表面处理完成在邻近管芯120的周边的衬底110上形成粗糙表面160。在一个实施例中，以固定装置固定衬底110并且掩蔽顶面以仅暴露出将要进行表面处理的区域。掩模上的暴露区域将暴露于表面处理而未暴露的或被掩蔽的区域将得到保护。衬底110上的暴露区域被喷介质和喷砂。喷研磨介质和喷砂是公知的工艺。喷介质通常是湿工艺，而喷砂可以是湿工艺或干工艺。在任一工艺中所用的材料可以是相同的，并且可以选自多种材料，作为实例包括玻璃珠、二氧化硅(SiO2)、氧化铝(Al2O3)和碳化硅(SiC)。喷介质参数将取决于介质尺寸、组分、硬度和衬底组分，以及这些参数如何相互作用来实现期望的表面粗糙度。用于典型的氧化铝陶瓷衬底的示例性实例是二氧化硅介质，采用40至80psi的喷嘴压力，喷嘴与衬底表面相距约6英寸，以及与表面的入射角为45度。本领域技术人员将对喷介质或喷砂参数的选择进行优化以实现给定衬底的所需表面粗糙度。
[0042]另一表面处理是将未被掩蔽的区域暴露于如氢氧化物或氢氟酸(HF)的化学物质。可以采用刷子或其他方法(诸如喷涂或注射分配)将所选化学物质施加到暴露的表面上。然后用水或其他溶剂冲洗。
[0043]在又一实施例中，表面处理将未被掩蔽的区域暴露于等离子体源。等离子体是熟知的用于各种应用(诸如用于制造和封装半导体器件)的有用的工具/技术。通过等离子体处理对材料进行表面改性和/或表面粗糙化来增强底部填充工艺中的粘着性是公知的。简单来说,可以通过对气体在一对电极之间施加电功率来产生等离子体源,所述气体和电极被封闭在等离子体室中。
[0044]在具体实施例中，在底部填充工艺之前，将用于接受等离子体处理的衬底110的区域放置在等离子体室中，接近其中一个电极。对将要进行粗糙化的衬底110的掩蔽区域进行等离子体处理。本领域技术人员将了解，所选的气体或多种气体的类型和电功率的量决定等离子体处理区域的粗糙化。在接受等离子体处理之后，从等离子体室取出物体，并且还去除掩模和/或保护覆盖物(protective covering)。使用掩模从而能够向衬底110的选定区域或表面提供等离子体处理。
[0045]在本发明的又一实施例中，将待处理的区域暴露于激光处理。本领域技术人员将对激光和功率的选择进行优化以实现给定衬底的所需表面粗糙度。在一个具体实施例中，激光处理可以采用UV激光(?355nm/10?20W)、绿光激光(?532nm/50?100W)、IR激光(?1064nm/20-30ff)和CO2激光(?10.6 μ m/30ff)。处理时间为几秒到几分钟。
[0046]在上面的每一种处理方法中，粗糙表面160对底部填充物具有较小的湿润性，并且将用作底部填充物流动的阻挡物，从而抑制底部填充物向外流到保护区域。粗糙表面160可以包括沟槽或其他类似的表面粗糙度。
[0047]图5是根据本发明的实施例参照图3描述的经过分配底部填充物用于填充间隙的工艺的半导体器件组件的截面图。图6是参照图5描述的半导体器件组件的俯视图。底部填充材料165可以包括环氧树脂或聚合物，然而可以可选地使用其他材料。在图5中，底部填充分配器件(未示出)的喷嘴175用于将底部填充物165分配到邻近管芯120的周边的衬底110上。具体而言，喷嘴175被设置成在分配表面152和配合表面154之间分配底部填充物165。底部填充物165通过毛细作用力进入间隙142内并且开始扩散和移动从而填充间隙142并封装焊料凸块130。但是，当遇到表面粗糙度160时，底部填充物165的流动基本上被抑制。衬底110的表面的润湿特性以底部填充材料165在粗糙表面上流动不那么顺畅的方式发生改变。因此，本发明的实施例允许控制底部填充物165的流率或溢出，举例来说从而使不期望的底部填充物不接触选定的保护区域，诸如相邻器件(未示出)的导电接头或焊料球140。这种控制的好处是焊料球140可以设置成更接近于管芯120，这对于先进器件代是理想的。
[0048]由于表面张力，底部填充物165的一小部分从无源表面114的边缘延伸至分配表面152的边缘以形成溢出170。可以通过确定下列事项实现平衡的底部填充溢出宽度和/或高度:
[0049]I)选择所需的溢出宽度和/或高度；
[0050]2)选择基本上匹配间隙142的体积的底部填充物165的量和/或体积，因为间隙142的几何尺寸是已知的；
[0051]3)根据溢出宽度和/或高度确定待粗糙化的衬底表面的选择部分；以及
[0052]4)分配底部填充物165以基本上填满间隙142，其中底部填充物165的流动基本上被表面粗糙度抑制。
[0053]也可以考虑施加底部填充材料165的其他方法。在分配底部填充物165之后，固化半导体器件组件100。
[0054]可以添加、省略、组合、改变或以不同的次序实施上面描述的各种步骤。可以在半导体器件组装工艺中的各个阶段实施本发明的实施例。例如，可以在衬底水平实施，进入接合和组装，或可以在接合和组装区域中作为第一步骤进行实施。
[0055]本发明的一个或多个实施例的优点可以包括下面的一个或多个。
[0056]在一个或多个实施例中，可以形成平衡的底部填充物溢出宽度和/或高度，从而减少或消除管芯上的高应力集中。
[0057]在一个或多个实施例中，阻止或减少了在保护区域上方获得不期望的底部填充物的可能性。因此，可以将相邻器件或结构的导电接头(例如，焊料球、金属支柱等)设置成更接近于管芯，这对于先进器件代是理想的。
[0058]在一个或多个实施例中，增强了底部填充物和衬底之间的粘着性。
[0059]本发明描述了各种示例性实施例。根据一个实施例，一种用于控制底部填充物在在衬底和管芯之间设置的间隙中流动的方法包括处理衬底的区域以在其中形成表面粗糙度。分配底部填充物以基本上填满间隙，其中底部填充物的流动基本上被表面粗糙度抑制。
[0060]根据另一实施例，一种封装半导体器件的方法包括提供衬底。对衬底的区域实施表面处理以形成表面粗糙度。在衬底上方接合管芯。在管芯和衬底之间分配一定量的底部填充材料，其中底部填充物的流动基本上被衬底的区域的表面粗糙度抑制。
[0061]根据又一实施例，一种半导体器件组件包括具有经过处理形成表面粗糙度的表面区域的衬底。管芯通过多个连接部件安装在衬底上。底部填充物基本上填满设置在衬底和管芯之间的间隙，其中底部填充物的溢出宽度基本上受到具有表面粗糙度的区域的限制。
[0062]在前面详细的描述中，已经描述了具体示例性实施例。但是，对本领域普通技术人员来说，在不背离本发明的更广泛的主旨和范围的情况下，可以对本发明做出各种修改、结构、工艺以及变化是显而易见的。因此，说明书和附图被认为是示例性的而不是限制性的。可以理解，本发明的实施例能够使用各种其他组合和环境，并且在权利要求的范围内能够变化或修改。
【权利要求】
1.一种用于控制底部填充物在衬底和管芯之间设置的间隙中流动的方法，所述方法包括: 处理所述衬底的区域以在其中形成表面粗糙度；以及 分配底部填充物以基本上填满所述间隙，其中，所述底部填充物的流动基本上被所述表面粗糙度抑制。
2.根据权利要求1所述的方法，其中，所述处理包括将所述衬底的所述区域暴露于激光、化学物质、喷介质或等离子体处理。
3.根据权利要求2所述的方法，其中，所述化学物质选自由氢氧化物和氢氟酸所组成的组；所述喷介质的材料选自由玻璃珠、SiO2^Al2O3和碳化硅所组成的组。
4.根据权利要求1所述的方法，其中，基于所述表面粗糙度阻止所述底部填充物在保护区域上流动。
5.根据权利要求4所述的方法，其中，所述保护区域包括相邻器件的周边连接接头。
6.根据权利要求1所述的方法，其中，所述表面粗糙度包括多个沟槽。
7.根据权利要求1所述的方法，还包括: 确定所述底部填充物的期望溢出宽度；以及 基于所述底部填充物的溢出宽度确定所述衬底的选择部分，其中，所述底部填充物的流动基本上受到对所述处理做出响应的所述衬底的选择部分的限制。
8.一种封装半导体器件的方法，所述方法包括: 提供衬底； 对所述衬底的区域实施表面处理以形成表面粗糙度； 在所述衬底上方接合管芯；以及 在所述管芯和所述衬底之间分配一定量的底部填充材料，其中，所述底部填充材料的流动基本上被所述衬底的所述区域的表面粗糙度抑制。
9.根据权利要求8所述的方法，其中，所述表面处理包括喷介质、激光处理、等离子体处理或施加化学物质。
10.一种半导体器件组件，包括: 衬底，具有经过处理形成表面粗糙度的表面区域； 管芯，通过多个连接部件安装在所述衬底上；以及 底部填充物，基本上填满设置在所述衬底和所述管芯之间的间隙，其中，所述底部填充物的溢出宽度基本上受到具有表面粗糙度的区域的限制。
【文档编号】H01L23/16GK103594385SQ201210458902
【公开日】2014年2月19日 申请日期:2012年11月14日 优先权日:2012年8月15日
【发明者】陈孟泽, 郑荣伟, 林俊成, 蔡钰芃, 郑明达, 刘重希 申请人:台湾积体电路制造股份有限公司