专利名称：半导体芯片封装结构及封装方法
技术领域：
本发明属于半导体制造领域，尤其涉及一种半导体芯片封装结构及封装方法。
背景技术：
晶圆级芯片封装(Wafer Level Chip Size Packaging, WLCSP)技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片一致。晶圆级芯片尺寸封装技术改变传统封装如陶瓷无引线芯片载具(Ceramic Leadless ChipCarrier)、有机无引线芯片载具(Organic Leadless Chip Carrier)和数码相机模块式的模式，顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。经晶圆级芯片尺寸封装技术封装后的芯片尺寸达到了高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增大而显著降低。晶圆级芯片尺寸封装技术是可以将IC设计、晶圆制造、封装测试、基底制造整合为一体的技术，是当前封装领域的热点和未来发展的趋势。 现有技术中，在晶圆封装结构的芯片表面，覆盖有一气相沉积薄膜层，以作为连接焊垫与晶圆焊球的导电线路的绝缘层。然而，气相沉积薄膜层材质较脆、较硬，对于芯片表面的缓冲作用较小，受到应力容易裂开，使得其绝缘稳定性较差。另外，在晶圆级芯片封装工艺中，要在通孔内打开该气相沉积薄膜层露出焊垫时，需要先在所述薄膜层上形成临时掩膜层，再进行光刻，而光刻后的临时掩膜层不易去除干净，且由于未完全清除的临时掩膜层存在，势必会加大再分布线路形成的难度，难以形成有效的再分布线路，使生产工艺较为复杂。
发明内容
本发明的目的在于提供一种解决上述技术问题的半导体芯片封装结构及封装方法。其中，本发明一实施方式的半导体芯片封装结构，包括
芯片，所述芯片上设置有控制电路；
第一电连接件，电性连接所述控制电路；
第二电连接件，通过再分布线路电性连接所述第一电连接件；
其特征在于，所述再分布线路和所述芯片的表面之间还设有第二绝缘层和第一绝缘层，所述第二绝缘层覆盖所述第一绝缘层，且所述第一绝缘层的介电常数小于所述第二绝缘层的介电常数。作为本发明的进一步改进，所述第一绝缘层的材质为无机物，所述第二绝缘层的材质为有机绝缘胶。作为本发明的进一步改进，所述第一绝缘层为气相沉积薄膜层，所述第二绝缘层为环氧树脂层。相应地，本发明一实施方式的半导体芯片封装方法，包括
提供一芯片，其包括上表面及与上表面相背的下表面，所述芯片上设置有多个控制电路；
在所述芯片的下表面侧形成多个第一电连接件；
在对应所述第一电连接件的位置处形成由所述芯片的上表面向下表面延伸，穿透所述芯片的多个通孔；
形成覆盖于所述芯片上表面及所述通孔内壁的第一绝缘层，以及形成覆盖于所述第一绝缘层上的第二绝缘层，所述第一绝缘层的介电常数小于所述第二绝缘层的介电常数；形成分别电性连接相应的第一电连接件的多个第二电连接件。作为本发明的进一步改进，所述第一绝缘层的材质为无机物，所述第二绝缘层的材质为有机绝缘胶。作为本发明的进一步改进，所述第一绝缘层为气相沉积薄膜层，所述第二绝缘层为环氧树脂层。
作为本发明的进一步改进，所述“在所述芯片的下表面侧形成第一电连接件”步骤具体包括
在所述芯片下表面覆盖钝化层；
在所述钝化层内形成多个第一电连接件。作为本发明的进一步改进，所述“形成分别电性连接相应的第一电连接件的多个第二电连接件”步骤，具体包括
在所述第二绝缘层上形成穿过部分钝化层并电性连接所述多个第一电连接件的再分布线路，以及形成通过所述再分布线路分别于相应的多个第一电连接件电性连接的多个第二电连接件。作为本发明的进一步改进，所述“形成覆盖于所述芯片上表面及所述通孔内壁的第一绝缘层，以及形成覆盖于所述第一绝缘层上的第二绝缘层”步骤，具体包括
形成覆盖于所述芯片上表面、通孔内壁，及部分钝化层的第一绝缘层；
形成覆盖于所述第一绝缘层上的第二绝缘层；
在第二绝缘层上形成与第一电连接件位置相对应的多个第一开口；
在第一绝缘层和钝化层上形成与所述第一开口位置相对应的多个第二开口。与现有技术相比，本发明通过在晶圆封装结构的通孔壁上设置双层绝缘层，提高了芯片的绝缘稳定性及信耐性，且简化了工艺流程。
图I是本发明一实施方式的形成于晶圆上的半导体芯片封装结构的侧视结构示意 图2是图I的部分放大 图3是本发明一实施方式的半导体芯片封装方法的流程 图4是本发明封装方法一实施方式中芯片的部分侧视结构示意 图5是本发明封装方法一实施方式中芯片与基底粘合后的部分侧视结构示意 图6是本发明封装方法一实施方式中在芯片焊垫对应处开孔后的部分侧视结构示意
图7是本发明封装方法一实施方式中在芯片上形成第一绝缘层后的部分侧视结构示意 图8是本发明封装方法一实施方式中在芯片上形成第二绝缘层后的部分侧视结构示意 图9是本发明封装方法一实施方式中在芯片上打开第二绝缘层后的部分侧视结构示意 图10是本发明封装方法一实施方式中在芯片上打开第一绝缘层后的部分侧视结构示意图。
具体实施方式
以下将结合附图所示的具体实施方式
对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。如图1、2所示，在本发明一实施方式中，在一片晶圆上可形成多个半导体芯片封装结构。每个半导体芯片封装结构均包括设有控制电路102的芯片10，该芯片包括上表面和与该上表面相背的下表面。在该芯片10设有控制电路的102 —面(下表面)覆盖有钝化层103，在该钝化层103内间隔的设置有电性连接所述控制电路的多个焊垫101。所述半导体芯片封装结构还包括再分布线路111。所述再分布线路111上还覆盖有防焊层113。其中，该再分布线路111用于电性连接焊垫101和焊球115。优选地，所述焊球115设置于所述芯片10的上表面上，且与所述焊垫101相对应设置，所述焊球115与对应的焊垫111在芯片的横轴方向上具有距离差，相互相邻的焊球距离比相邻的焊垫距离大。该防焊层113在所述焊球115连接处设置有开口，以暴露其覆盖的再分布线路111，使得焊球115可与再分布线路111电性连接。 再分布线路111和所述芯片的表面之间还设有第二绝缘层109和第一绝缘层107，优选地，在本发明的一实施方式中，所述第一绝缘层107覆盖与所述芯片10的上表面及芯片的侧壁上，该第一绝缘层107的材质为无机物，优选地，该第一绝缘层107为气相沉积薄膜层。所述第二绝缘层109采用旋涂或喷涂工艺覆盖于所述第一绝缘层107上，且所述第一绝缘层的介电常数小于所述第二绝缘层的介电常数。该第二绝缘层109材质为有机绝缘胶，优选地，该第二绝缘层109为环氧树脂层。因有机绝缘胶具有一定的弹性，可以有效弥补气相沉积薄膜层材质较脆、较硬，对于芯片表面的缓冲作用较小，受到应力容易裂开的不足，形成一有效缓冲层，提高了所述封装体的绝缘稳定性及信赖性；且有机绝缘胶可使芯片侧壁粗糙的表面平滑，有利于再分布线路的形成。所述封装结构还包括一与所述芯片压合的基底20，其材质可为裸硅片、玻璃、树脂等具有一定厚度和硬度的材料，也可以是厚的胶带。所述基底20的一面涂覆有粘着层201。所述粘着层201的材料为环氧树脂，以将所述基底20与芯片10粘合，使所述粘着层201与所述钝化层103相互接触。结合图3至图10所示，在本发明一实施方式中，适用于晶圆级芯片的封装方法，其包括如图4所示，提供一设有多个控制电路102的芯片10 (在本方法中，该芯片即是晶圆)，该芯片包括上表面和与该上表面相背的下表面；在该芯片的下表面覆盖钝化层103，在该钝化层103内间隔的设置有电性连接所述多个控制电路的多个焊垫101。如图5所示，提供一基底20，其材质可为裸硅片、玻璃、树脂等具有一定厚度和硬度的材料，也可以是厚的胶带。在所述基底20的一面涂覆粘着层201，所述粘着层201的材料为环氧树脂。该方法还包括将所述基底20与芯片10压合，使所述粘着层201与所述钝化层103及焊垫101相互接触。如图6所示，在对应所述焊垫101位置处形成由所述芯片10上表面向下表面延伸并穿透所述芯片10的多个通孔105(即形成半导体芯片封装结构中的芯片侧壁)，具体地，利用研磨技术对芯片的基底的上表面进行研磨减薄，并在芯片的上表面上形成光刻胶层，经过曝光显影工艺后，在光刻胶层上定义出与焊垫位置对应的开口图形，以光刻胶层为掩膜，沿开口图形采用等离子体刻蚀技术从芯片上表面向下表面刻蚀上，直至露出钝化层。所述的对应位置，是在不覆盖金属层和防焊层的情况下，该通孔可暴露所述焊垫101上对应部 分钝化层的位置。优选地，该通孔105在所述芯片10上表面的开口形状可为圆形，也可为方形，该通孔内壁与焊垫101间的角度可为锐角、直角或钝角。如图7所示，形成覆盖于所述芯片10上表面、通孔105内壁，及部分钝化层的第一绝缘层107。该部分钝化层是位置位于所述焊垫上方的钝化层。该第一绝缘层107的材质为无机物，优选地，该第一绝缘层107为气相沉积薄膜层。如图8所示，形成覆盖于所述第一绝缘层上的第二绝缘层109。所述第二绝缘层109采用旋涂或喷涂工艺覆盖于所述第一绝缘层107上，且所述第一绝缘层的介电常数小于所述第二绝缘层的介电常数。该第二绝缘层109材质为有机绝缘胶，优选地，该第二绝缘层109为环氧树脂层。气相沉积薄膜层的化学性质稳定，绝缘性更好，而有机绝缘胶具有一定的弹性、对芯片表面有缓冲作用，两者的有效结合可以有效克服气相沉积薄膜层材质较脆、对于芯片表面的缓冲作用较小、受到应力容易裂开的不足，形成一有效缓冲层，提高了所述封装体的绝缘稳定性及信赖性；且有机绝缘胶可使芯片粗糙的表面平滑，有利于再分布线路的形成。如图9所示，在第二绝缘层109上形成与焊垫101位置相对应的多个第一开口。具体地，采用曝光显影或激光工艺，在第二绝缘层109上定义出与焊垫101位置相对应的多个第一开口。因第一绝缘层的介电常数小于所述第二绝缘层的介电常数，故当第二绝缘层109形成多个第一开口时，第一绝缘层107还处于稳定状态。如图10所示，在第一绝缘层上形成与所述第一开口位置相对应的多个第二开口。具体地，以第二绝缘层109为掩膜，采用等离子体蚀刻技术在焊垫101上方进行刻蚀，形成第一绝缘层107和钝化层103的多个第二开口，以直接露出焊垫101。该方法中，可直接采用镭射工艺在第二绝缘层上形成第一开口，然后可直接运用第二绝缘层作为掩膜层，对所述第一绝缘层及钝化层进行蚀刻，形成焊垫上的第二开口，暴露出焊垫。此法大大优化了工艺流程，提高了生产效率，且利用了有机绝缘胶可使通孔内壁粗糙的表面平滑的优势，以在接下来的步骤中形成有效的再分布线路。在单独的气相沉积薄膜层结构中，打开该薄膜层形成开口露出焊垫时，则需要先在所述气相沉积薄膜层上形成一临时掩膜层，再对临时掩膜层进行光刻，之后再对气相沉积薄膜进行等离子刻蚀，工艺较复杂；且光刻后的掩膜层在通孔中无法去除，难以形成有效的再分布线路。而在气相沉积薄膜层结合有机物绝缘层的双层绝缘结构中，运用喷胶、匀胶工艺形成的有机绝缘层可以直接运用镭射技术直接打开，无需光刻，成本低；再利用镭射技术形成的开口对气相沉积绝缘层进行等离子刻蚀，露出焊电，再形成有效的再分布线路；相较于单独的气相沉积薄膜层结构，气相沉积薄膜层结合有机物绝缘层的双层绝缘结构的形成，在工艺上较简单，还起到了更好的绝缘效果。 在所述第二绝缘层109上形成再分布线路111及覆盖所述再分布线路111的防焊层113。该再分布线路111穿过钝化层103的第二开口并电性连接所述焊垫101。在防焊层113上形成多个焊球开口，以暴露部分再分布线路111，并将多个焊球115通过该多个焊球开口与再分布线路111电性连接。所述焊球115设置于所述芯片10的上表面上，且与所述焊垫101相对应的设置，所述焊球115与对应的焊垫111在芯片的横轴方向上具有距离差，相互相邻的焊球115距离比相邻的焊垫111距离大。另外，本发明通过形成第一绝缘层和第二绝缘层，不仅克服了气相沉积薄膜层材质较脆、较硬的特性，还弥补对于气相沉积薄膜对芯片表面的缓冲作用较小而导致的受到应力容易裂的不足，还利用了气相沉积薄膜层性能稳定、覆盖均匀的优势克服了单独使用有机绝缘胶作为绝缘层的性能不稳定、具有流动性、覆盖不均匀的不足。提高了芯片的绝缘稳定性及信耐性。应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。
权利要求
1.一种半导体芯片封装结构，包括 芯片，所述芯片上设置有控制电路； 第一电连接件，电性连接所述控制电路； 第二电连接件，通过再分布线路电性连接所述第一电连接件； 其特征在于，所述再分布线路和所述芯片的表面之间还设有第二绝缘层和第一绝缘层，所述第二绝缘层覆盖所述第一绝缘层，且所述第一绝缘层的介电常数小于所述第二绝缘层的介电常数。
2.根据权利要求I所述的半导体芯片封装结构，其特征在于，所述第一绝缘层的材质为无机物，所述第二绝缘层的材质为有机绝缘胶。
3.根据权利要求2所述的半导体芯片封装结构，其特征在于，所述第一绝缘层为气相沉积薄膜层，所述第二绝缘层为环氧树脂层。
4.一种半导体芯片封装方法，其特征在于，所述方法包括 提供一芯片，其包括上表面及与上表面相背的下表面，所述芯片上设置有多个控制电路； 在所述芯片的下表面侧形成多个第一电连接件； 在对应所述第一电连接件的位置处形成由所述芯片的上表面向下表面延伸，穿透所述芯片的多个通孔； 形成覆盖于所述芯片上表面及所述通孔内壁的第一绝缘层，以及形成覆盖于所述第一绝缘层上的第二绝缘层，所述第一绝缘层的介电常数小于所述第二绝缘层的介电常数；形成分别电性连接相应的第一电连接件的多个第二电连接件。
5.根据权利要求4所述的半导体芯片封装方法，其特征在于，所述第一绝缘层的材质为无机物，所述第二绝缘层的材质为有机绝缘胶。
6.根据权利要求5所述的半导体芯片封装方法，其特征在于，所述第一绝缘层为气相沉积薄膜层，所述第二绝缘层为环氧树脂层。
7.根据权利要求4所述的半导体芯片封装方法，其特征在于，所述“在所述芯片的下表面侧形成第一电连接件”步骤具体包括 在所述芯片下表面覆盖钝化层； 在所述钝化层内形成多个第一电连接件。
8.根据权利要求7所述的半导体芯片封装方法，其特征在于，所述“形成分别电性连接相应的第一电连接件的多个第二电连接件”步骤，具体包括 在所述第二绝缘层上形成穿过部分钝化层并电性连接所述多个第一电连接件的再分布线路，以及形成通过所述再分布线路分别于相应的多个第一电连接件电性连接的多个第二电连接件。
9.根据权利要求7或8所述的半导体芯片封装方法，其特征在于，所述“形成覆盖于所述芯片上表面及所述通孔内壁的第一绝缘层，以及形成覆盖于所述第一绝缘层上的第二绝缘层”步骤，具体包括 形成覆盖于所述芯片上表面、通孔内壁，及部分钝化层的第一绝缘层； 形成覆盖于所述第一绝缘层上的第二绝缘层； 在第二绝缘层上形成与第一电连接件位置相对应的多个第一开口；在第一绝缘层和钝化 层上形成与所述第一开口位置相对应的多个第二开口。
全文摘要
本发明揭示了一种半导体芯片封装结构及封装方法，其中，所述封装结构包括芯片，所述芯片上设置有控制电路；第一电连接件，电性连接所述控制电路；第二电连接件，通过再分布线路电性连接所述第一电连接件；其中，所述再分布线路和所述芯片的表面之间还设有第二绝缘层和第一绝缘层，所述第二绝缘层覆盖所述第一绝缘层，且所述第一绝缘层的介电常数小于所述第二绝缘层的介电常数。与现有技术相比，本发明通过在晶圆封装结构的通孔壁上设置双层绝缘层，提高了芯片的绝缘稳定性及信耐性，且相对地简化了工艺流程。
文档编号H01L21/768GK102945840SQ20121047814
公开日2013年2月27日 申请日期2012年11月22日 优先权日2012年11月22日
发明者王之奇, 喻琼, 王蔚 申请人:苏州晶方半导体科技股份有限公司