新型otp器件结构及其制造方法
【专利摘要】本发明公开了一种新型的OTP器件的结构，其在多晶硅浮栅上方依次还有介质层和多晶硅电阻层两层结构，多晶硅电阻层、介质层和多晶硅浮栅一起构成该一次可编程器件的耦合电容。本发明还公开上述结构的OTP器件的制造方法，该方法在用常规工艺淀积多晶硅后，刻蚀多晶硅栅极前，进行以下工艺步骤：1）在多晶硅上方淀积介质层；2）在介质层上方淀积一层多晶硅电阻；3）刻蚀形成多晶硅电阻-介质层-多晶硅的电容区域。本发明通过改变原有OTP器件耦合电容的结构，用PIP电容取代原有的MOS电容，直接垂直叠加在作为OTP浮栅的多晶硅上方，不仅大大减小了OTP存储单元的面积，而且优化了OTP器件的性能。
【专利说明】新型OTP器件结构及其制造方法
【技术领域】
[0001]本发明涉及集成电路制造领域，特别是涉及一种新型OTP器件的结构及其制造方法。
【背景技术】
[0002]OTP(one time programmable, 一次可编程器件)是常见的一种NVM(非易失性存储器)，在有限密度有限性能的嵌入式NVM方面有较多的应用。传统的EEPR0M、S0N0S、E-FlashNVM成本昂贵，OTP与CMOS相容的嵌入式NVM技术是当前工业界的成功解决方案，并在诸如模拟技术微调应用中的位元级一直到数据或代码储存的千位元等级取得越来越广泛的应用。
[0003]常见OTP 结构如图1-3 所示，一般采用 NMOS (N-Mental-Oxide-Semiconductor,金属-氧化物-半导体)电容作为耦合电容，再加一个NMOS晶体管构成，其工作原理是利用FN (Fowler-Nordheim)隧穿电流或CHE (Channel Hot Electron,通道热电子编程)对器件进行编程，电子存储在Floating poly (浮栅)中，从而引起阈值电压的移动,在相同读取条件下，读取的电流具有足够大的Window (窗口)。在对此类OTP进行编程时，需要在耦合电容端加一定的脉冲电压。由于使用的是NMOS电容，在编程时电容沟道区会形成耗尽层，此耗尽层电容远小于栅氧电容，在编程时又和栅氧电容串联，大大影响了耦合电容的电压耦合效率。为了保证编程效率，需要将电容耦合部分的面积设计得很大，才能将浮栅上的电压耦合到所需要的电压值以实现热载流子方式的编程，这不仅浪费了存储单元的面积，而且通常会要求较高的编程脉冲电压，以减小电容耦合时电压的损失，其结果势必会对工艺提出更高的要求。
【发明内容】
[0004]本发明要解决的技术问题之一是提供一种新型OTP器件结构，它可以减小OTP存储单元的面积，优化OTP器件的性能。
[0005]为解决上述技术问题，本发明的新型OTP器件结构，在多晶硅浮栅上方还依次有介质层和多晶娃电阻层两层结构，该多晶娃电阻层、介质层和多晶娃浮栅一起构成OTP器件的耦合电容。
[0006]本发明要解决的技术问题之二是提供上述结构的OTP器件的制造方法。
[0007]为解决上述技术问题，本发明的OTP器件的制造方法，在淀积多晶硅后，刻蚀多晶硅栅极前，包括有以下步骤:
[0008]I)在多晶硅上方淀积介质层；
[0009]2)在介质层上方淀积一层多晶硅电阻；
[0010]3)刻蚀形成多晶硅电阻-介质层-多晶硅的电容区域。
[0011]本发明通过改变原有OTP器件耦合电容的结构，用PIP电容取代原有的MOS电容，直接垂直叠加在作为OTP浮栅的多晶硅上方，不仅大大减小了 OTP存储单元的面积，提高了OTP存储单元的集成度，而且还优化了浮栅OTP器件的性能，使OTP器件的编程能力得到提升，编程电压得以降低。此外，这种新结构的工艺实现方法与传统工艺相兼容，因此不会增加额外的生产成本。
【专利附图】
【附图说明】
[0012]图1是OTP元器件电路结构示意图。
[0013]图2是常规OTP器件的版图示意图。
[0014]图3是常规OTP器件的结构示意图。
[0015]图4是本发明实施例的OTP器件的版图示意图。
[0016]图5是本发明实施例的OTP器件的结构示意图。
[0017]图中附图标记说明如下:
[0018]10:衬底
[0019]11:P 型阱区
[0020]12:场区
[0021]13:多晶硅栅氧
[0022]14:多晶硅(浮栅)·[0023]15:介质层
[0024]16:多晶硅电阻
[0025]17:栅极侧壁电介质
[0026]181:漏极有源区
[0027]182:源极有源区
【具体实施方式】
[0028]为对本发明的技术内容、特点与功效有更具体的了解，现结合图示的实施方式，详述如下:
[0029]本发明实施例的OTP器件，在常规的OTP器件结构基础上增加了多晶硅电阻16和介质层15两层结构，如图4、5所示。本实施例OTP存储单元中的选择晶体管采用的是NMOS，以降低存储单元的编程电压。多晶硅电阻16和介质层15与NMOS的多晶硅浮栅14 一起构成电容(PIP电容)，以替代常规OTP中的MOS电容。
[0030]此种结构的OTP器件的工艺实现方法如下:
[0031]步骤1，在衬底10上形成有效隔离的P型阱区11和场区12 ;在有源区上方成长一层多晶硅栅氧13。多晶硅栅氧13的厚度为66~150Α?
[0032]步骤2，在多晶硅栅氧13上形成淀积一层多晶硅14。
[0033]步骤3，在多晶硅14上方用CVD (化学气相沉积)工艺淀积一层氮化硅，作为PIP电容的介质层15。
[0034]介质层15的厚度T满足:
[0035]T= ε j^Area^Ratio/Cox/(1- Ratio)
[0036]其中，
[0037]ε?:介电常数；[0038]Area:多晶硅电阻16的面积；
[0039]Ratio:常数，介于70%?90%之间；
[0040]Cox:多晶硅栅氧13的电容。
[0041]步骤4，在介质层15上方用PVD (物理气相沉积)工艺淀积一层多晶硅电阻16，其厚度在1000?H00A之间。
[0042]步骤5，通过刻蚀形成多晶硅电阻16-介质层15-多晶硅14的电容区域。
[0043]其中，多晶硅电阻16的面积小于多晶硅浮栅14的面积，以使存储单元面积最优化；同时，多晶娃电阻16的面积要确保垂直方向上NMOS的多晶娃浮栅14没有被多晶娃电阻16覆盖的部分大于或等于多晶硅浮栅自身面积的10%，以确保UV (紫外线)擦除的可行性。
[0044]步骤6，刻蚀形成多晶硅栅极，利用离子注入工艺形成NMOS晶体管的漏极有源区181、源极有源区182，然后在多晶硅栅极侧面形成至少一个多晶硅栅极侧壁电介质17。
[0045]以下对上述结构的OTP器件的工作方法再做一详细的介绍:
[0046]OTP编程:在PIP电容的上极板即多晶硅电阻16上施加脉冲信号，时间为100 μ s?500 μ s，电压为10?12V ;在NMOS管的漏极有源区181上加DC电压6?7V，另一侧源极有源区182与P型阱区11接地。
[0047]OTP数据读取:在漏极有源区181上加DC电压I?2V，在场区12上加DC电压
2.5 ?5V。
[0048]上述OTP器件使用PIP (多晶硅电阻-介质层-多晶硅浮栅)电容作为耦合电容(电容耦合指的是多晶硅栅氧13电容与PIP电容之间的耦合)，ΡΙΡ电容作为一种平板电容，电压系数很小，基本没有耗尽，单位电容值较耗尽层模式下的NMOS电容大许多。通过调整OTP的介质层15和多晶硅电阻16的面积，可以使通过PIP电容耦合到其下极板多晶硅浮栅14上的电压满足NMOS热电子注入峰值所需的电压值，从而可以提高OTP的编程效率。
【权利要求】
1.一次可编程器件的结构，其特征在于，在多晶硅浮栅上方依次有介质层和多晶硅电阻层，多晶硅电阻层、介质层和多晶硅浮栅一起构成该一次可编程器件的耦合电容。
2.根据权利要求1所述的一次可编程器件的结构，其特征在于，一次可编程器件存储单元中的选择晶体管采用NMOS。
3.根据权利要求1所述的一次可编程器件的结构，其特征在于，所述介质层为氮化硅。
4.根据权利要求1或3所述的一次可编程器件的结构，其特征在于，所述介质层的厚度T满足公式:
T= ε ^Area^Ratio/Cox/(1- Ratio) 其中， εi为介电常数； Area为多晶硅电阻的面积； Ratio为介于70%~90%之间的常数； Cox为多晶硅栅氧的电容。
5.根据权利要求1所述的一次可编程器件的结构，其特征在于，所述多晶硅电阻的面积小于多晶硅浮栅的面积。
6.根据权利要求5所述的一次可编程器件的结构，其特征在于，垂直方向上，多晶硅浮栅没有被多晶硅电阻覆盖的部分的面积大于或等于多晶硅浮栅面积的10%。·
7.权利要求1-6中任何一项所述结构的一次可编程器件的制造方法，其特征在于，在淀积多晶娃后，刻蚀多晶娃棚极如，包括有以下步骤: 1)在多晶娃上方淀积介质层； 2)在介质层上方淀积一层多晶硅电阻； 3)刻蚀形成多晶硅电阻-介质层-多晶硅的电容区域。
8.根据权利要求7所述的一次可编程器件的制造方法，其特征在于，所述介质层的厚度T满足公式:
T= ε ^Area^Ratio/Cox/(1-Ratiο) 其中， εi为介电常数； Area为多晶硅电阻的面积； Ratio为介于70%~90%之间的常数； Cox为多晶硅栅氧的电容。
9.根据权利要求7所述的一次可编程器件的制造方法，其特征在于，所述多晶硅电阻的面积小于多晶硅浮栅的面积。
10.根据权利要求9所述的一次可编程器件的结构，其特征在于，垂直方向上，多晶硅浮栅没有被多晶硅电阻覆盖的部分大于或等于多晶硅浮栅面积的10%。
【文档编号】H01L27/115GK103855160SQ201210510463
【公开日】2014年6月11日 申请日期:2012年12月3日 优先权日:2012年12月3日
【发明者】仲志华, 张竞尧 申请人:上海华虹宏力半导体制造有限公司