逆导型绝缘栅双极晶体管及其制作方法
【专利摘要】一种逆导型绝缘栅双极晶体管及其制作方法，该方法包括：提供一重掺杂衬底，在所述重掺杂衬底表面上形成缓冲层，所述缓冲层的厚度大于1μm，峰值浓度为1e14/cm3～3e16/cm3，减薄所述重掺杂衬底。由于所述缓冲层的厚度可以根据器件的耐压水平做的更厚，而浓度可以做的更加精确，所以可以进一步的优化逆导型绝缘栅双极晶体管的通态压降和导通损耗，改善所述逆导型绝缘栅双极晶体管的性能。
【专利说明】逆导型绝缘栅双极晶体管及其制作方法
【技术领域】
[0001]本发明涉及半导体制造【技术领域】，更具体地说，涉及一种逆导型绝缘栅双极晶体管及其制作方法。
【背景技术】
[0002]逆导型绝缘栅双极晶体管(RC-1GBT,Reverse Conducting-1nsulated GateBipolar Transistor)是具有国际前瞻性的一种新型绝缘栅双极晶体管(IGBT, InsulatedGate Bipolar Transistor)器件,它将传统的与IGBT芯片反并联封装在一起的快速恢复二极管(FRD，Fast Recovery Diode)与IGBT集成在同一芯片上，提高了功率密度，降低了芯片面积、制造和封装成本，同时提高了器件的可靠性。
[0003]现有的RC-1GBT的结构分为具有缓冲层的RC-1GBT和没有缓冲层的RC-1GBT两种。
[0004]其中，没有缓冲层的RC-1GBT的通态压降和导通损耗较大，相对于没有缓冲层的RC-1GBT而言，具有缓冲层的RC-1GBT可以通过缓冲层来降低通态压降和导通损耗。
[0005]现有的具有缓冲层的RC-1GBT的制作方法(以P+集电区的RC-1GBT为例)，包括:
[0006]在N-衬底上制作器件的正面结构，然后从衬底背面，用研磨、腐蚀等方法将衬底减薄至所需的厚度，再采用离子注入工艺和退火工艺形成背面的N+缓冲层和P+集电区，接着再采用光刻工艺，刻蚀出N+短路区窗口，再进行一次离子注入形成N+短路区。
[0007]但是，通过上述方法制作的缓冲层太薄，基本不可能大于I微米，而且所述缓冲层内的离子掺杂浓度与退火过程有关，使得缓冲层内的离子掺杂浓度不易控制在理想范围内。因此，通过上述方法制作的具有缓冲层的RC-1GBT的通态压降和导通损耗仍不理想。
【发明内容】
[0008]本发明实施例提供了一种RC-1GBT及其制作方法，解决了现有技术中的问题，改善了 RC-1GBT的通态压降和导通损耗，提高了器件的性能。
[0009]为实现上述目的，本发明提供了如下技术方案:
[0010]—种RC-1GBT的制作方法,包括:提供一重掺杂衬底；在所述重掺杂衬底表面上形成缓冲层，所述缓冲层的厚度大于Ιμπι,峰值浓度为lel4/cm?3el6/cm ;减薄所述重掺杂衬底。优选的，所述缓冲层的厚度为5 μ m?30 μ m。
[0011]优选的，形成缓冲层所采用的工艺为外延工艺，在所述重掺杂衬底表面形成缓冲层之后，减薄所述重掺杂衬底之前，还包括:在所述缓冲层表面形成轻掺杂层；在所述轻掺杂层上形成RC-1GBT的正面结构。
[0012]一种RC-1GBT，包括:集电区，所述集电区为一重掺杂区；缓冲层，所述缓冲层位于所述集电区的表面上，且所述缓冲层的厚度大于Iym,峰值浓度为lel4/cm?3el6/cm。
[0013]优选的，所述RC-1GBT还包括:
[0014]轻掺杂层，所述轻掺杂层位于所述缓冲层表面上；RC_IGBT的正面结构，所述RC-1GBT的正面结构位于所述轻掺杂层上；短路区，所述短路区深入所述缓冲层表面内，且所述短路区的背面与所述缓冲层的背面齐平；集电极，所述集电极位于所述集电区和短路区的背面。优选的，所述集电区的厚度为0.5 μ m?I μ m,所述轻掺杂层的厚度为70 μ m?300 μ m0
[0015]一种 RC-1GBT，包括:
[0016]短路区，所述短路区为一重掺杂区；缓冲层，所述缓冲层位于所述短路区的表面上，且所述缓冲层的厚度大于I μ m,峰值浓度为lel4/cm?3el6/cm。
[0017]优选的，所述RC-1GBT还包括:轻掺杂层，所述轻掺杂层位于所述缓冲层表面上；RC-1GBT的正面结构，所述RC-1GBT的正面结构位于所述轻掺杂层上；集电区，所述集电区深入所述缓冲层表面内，且所述集电区的背面与所述缓冲层的背面齐平；集电极，所述集电极位于所述集电区和短路区的背面。优选的，所述短路区的厚度为0.5 μ m?I μ m，所述轻掺杂层的厚度为70 μ m?300 μ m。
[0018]由上述方案可见，本申请所提供的RC-1GBT的制作方法是在重掺杂衬底表面上形成缓冲层，所述缓冲层的厚度大于I μ m，具体可以根据器件的耐压要求而定，再减薄所述重掺杂衬底。由于是在重掺杂衬底表面上形成的缓冲层，所述缓冲层的厚度大于I μ m，所以所述缓冲层的厚度不再受离子注入工艺的限制，即所述缓冲层的厚度可以控制在一个较大的范围内。相应的，与现有技术相比，所述缓冲层的厚度可以做的更厚。且该方法不需要退火激活缓冲层内的掺杂离子，因此可以精确控制离子掺杂的峰值浓度为lel4/cm?3el6/cm。通过对RC-1GBT的制作方法和制作工艺的调整，可以进一步的优化RC-1GBT的通态压降和导通损耗，改善所述RC-1GBT的性能。
【专利附图】
【附图说明】
[0019]图1为本申请实施例提供的一种RC-1GBT制作方法的流程示意图；
[0020]图2为本申请实施例所提供的一种RC-1GBT结构示意图；
[0021]图3为本申请实施例所提供的另一种RC-1GBT结构示意图。
【具体实施方式】
[0022]正如【背景技术】所述，通过现有方法制作的具有缓冲层的RC-1GBT的通态压降和导通损耗仍不理想。
[0023]发明人研究发现，出现这种问题的原因是，现有的具有缓冲层的RC-1GBT的制作方法中，是以N-衬底为基础，再以离子注入工艺在所述N-衬底背面形成的缓冲层。由于受到离子注入工艺及薄片工艺自身的限制，所述缓冲层的厚度很难超过I μ m，并且现有技术在离子注入工艺之后还需要退火以激活缓冲层内的掺杂离子，致使缓冲层内的离子浓度不易控制。而具有缓冲层的RC-1GBT的通态压降和导通损耗是与缓冲层的厚度及质量有关系的，现有的方法限制了缓冲层的厚度及质量，则通过现有方法制作的具有缓冲层的RC-1GBT的通态压降和导通损耗也受到了限制，达不到理想水平。
[0024]发明人进一步研究发现，通过改变现有具有缓冲层的RC-1GBT的制作工艺，则可以使缓冲层的厚度达到Iym以上，进而进一步优化RC-1GBT的通态压降和导通损耗，提高器件的性能，使其进一步满足需求。[0025]基于此，本发明实施例提供了一种RC-1GBT的制作方法，包括:
[0026]提供一重掺杂衬底；
[0027]在所述重掺杂衬底表面上形成缓冲层，所述缓冲层的厚度大于I μ m，峰值浓度为lel4/cm ?3el6/cm ；
[0028]减薄所述重掺杂衬底。
[0029]上述方法中，由于是在重掺杂衬底表面上形成的缓冲层，所以所述缓冲层的厚度不再受离子注入工艺的限制，可以做的较厚(大于ιμπι)。相应的，与现有技术相比，所述缓冲层的厚度可以控制在一个较大的范围内。且该方法不需要退火激活缓冲层内的掺杂离子，因此可以精确控制离子掺杂的峰值浓度为lel4/cm?3el6/cm。通过对RC-1GBT的制作方法和制作工艺的调整，可以进一步的优化RC-1GBT的通态压降和导通损耗，改善所述RC-1GBT的性能。
[0030]以上是本申请的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0031]在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
[0032]本申请实施例提供了一种RC-1GBT的制作方法，如图1所示，包括:
[0033]提供一重掺杂衬底。
[0034]在所述重掺杂衬底表面上形成缓冲层，所述缓冲层的厚度大于I μ m，所述缓冲层的峰值浓度为lel4/cm?3el6/cm。优选的,所述缓冲层的厚度为5 μ m?30 μ m,更优选的，所述缓冲层的厚度为20 μ m。所述缓冲层的峰值浓度为1.5el4/cm?2.5el6/cm。此时，所述RC-1GBT的耐压范围不大于2.5KV，需要说明的是，根据器件耐压不同，所述缓冲层的厚度也可以为其他的最优值。
[0035]减薄所述重掺杂衬底，减薄后的重掺杂衬底厚度为0.5μπι?I μ m，优选的，减薄后的重掺杂衬底厚度为0.8 μ m。
[0036]由上述方案可见，本申请所提供的RC-1GBT的制作方法是在重掺杂衬底表面上形成缓冲层，所述缓冲层的厚度较厚，再减薄所述重掺杂衬底。由于是在重掺杂衬底表面上形成的缓冲层，所以所述缓冲层的厚度不再受离子注入工艺的限制，可以做得较厚。相应的，与现有技术相比，所述缓冲层的厚度可以控制在一个较大的范围内。且该方法不需要退火激活缓冲层内的掺杂离子，因此可以精确控制离子掺杂的峰值浓度为lel4/cm?3el6/cm。通过对RC-1GBT的制作方法和制作工艺的调整，可以进一步的优化RC-1GBT的通态压降和导通损耗，改善所述RC-1GBT的性能。
[0037]本申请另一实施例公开了一种P型衬底的RC-1GBT的制作方法，该方法包括:
[0038]提供一重掺杂衬底，所述重掺杂衬底为P型重掺杂衬底，本实施例提供的重掺杂衬底较厚，以避免后续制作过程中由于基底太薄而出现碎片的情况。
[0039]采用外延工艺在所述重掺杂衬底表面上形成缓冲层，所述缓冲层为N型重掺杂的缓冲层，且所述缓冲层的厚度大于Ιμπι，优选的，所述缓冲层的厚度为ΙΟμπι。所述缓冲层的峰值浓度为lel4/cm?3el6/cm,优选为2el6/cm。本实施例是在重掺杂衬底表面上形成的缓冲层，所以所述缓冲层的厚度不再受离子注入工艺的限制，可以大于I μ m。相应的，与现有技术相比，由于本实施例所述缓冲层的厚度可以做的更厚。且采用外延工艺在所述重掺杂衬底表面上形成缓冲层的方法不需要退火激活缓冲层内的掺杂离子，因此可以精确控制离子掺杂的峰值浓度为lel4/cm?3el6/cm。通过对RC-1GBT的制作方法和制作工艺的调整，可以进一步的优化RC-1GBT的通态压降和导通损耗，改善所述RC-1GBT的性能。
[0040]在所述缓冲层表面形成轻掺杂层，并在所述轻掺杂层上形成RC-1GBT的正面结构。
[0041]具体的，采用外延工艺在所述缓冲层表面形成轻掺杂层，所述轻掺杂层为N型轻掺杂层，且所述轻掺杂层的厚度为70 μ m?300 μ m,优选为150 μ m,需要说明的是，根据器件耐压要求的不同，所述轻掺杂层的厚度也可以选取为其他的最优值。
[0042]在所述轻掺杂层上形成RC-1GBT的正面结构的过程(以正面为平面栅的RC-1GBT为例)，包括:
[0043]在所述轻掺杂层表面上采用热氧化工艺形成第一栅介质层，所述第一栅介质层的材料可以为二氧化硅。在所述第一栅介质层表面上形成多晶硅层，具体的，可采用CVD、LPCVD或HDP等工艺在所述第一栅介质层表面上形成多晶硅层。对所述多晶硅层和第一栅介质层进行刻蚀，形成平面栅，并露出轻掺杂层，所述平面栅为多晶硅平面栅。以所述平面栅为掩模，采用离子注入工艺和退火工艺在所述轻掺杂层表面内形成阱区，所述阱区为P型轻掺杂阱区。以具有源区图形的光刻胶为掩模，采用离子注入工艺和退火工艺在所述阱区内形成源区，所述源区为N型重掺杂源区。采用氧化工艺或者淀积工艺在所述平面栅表面和侧壁形成第二栅介质层，同时会在轻掺杂层表面形成氧化层。采用光刻工艺和刻蚀工艺去掉轻掺杂层表面的氧化层，露出源区，进一步刻蚀掉部分源区，露出部分阱区，在所述阱区、源区和第二栅介质层表面上形成源极，所述源极与所述阱区和源区电接触，完成所述RC-1GBT正面结构的制作。
[0044]在完成所述RC-1GBT正面结构的制作之后，还可以对所述源极进行钝化处理。
[0045]采用化学机械研磨工艺减薄所述重掺杂衬底，减薄后的重掺杂衬底厚度为0.5 μ m?I μ m，优选为0.8 μ m。此外，还可以采用机械研磨或化学腐蚀工艺减薄所述重掺杂衬底。
[0046]在所述重掺杂衬底内形成短路区窗口，露出所述缓冲层，并在所述缓冲层内形成短路区。
[0047]具体的，在所述重掺杂衬底背面形成光刻胶层，利用具有短路区窗口图形的掩膜版对所述光刻胶层进行曝光，在所述光刻胶层上形成短路区窗口图案，采用显影工艺，去掉短路区窗口图案处的光刻胶，在所述光刻胶层上形成短路区窗口图形，以具有短路区窗口图形的光刻胶层为掩模，对所述重掺杂衬底进行刻蚀，形成短路区窗口，并露出缓冲层，未被刻蚀掉的重掺杂衬底为集电区，之后，以具有短路区窗口图形的光刻胶层为掩模，采用离子注入工艺，在所述缓冲层内形成短路区，去除光刻胶层，并进行退火，激活短路区内的掺杂离子。所述短路区为N型重掺杂短路区，优选的，所述短路区的掺杂离子优选为磷离子。
[0048]在所述集电区表面和短路区表面形成集电极，所述集电极与所述集电区和短路区电接触。[0049]需要说明的是，现有的RC-1GBT的制作方法中，在N-衬底上先制作器件的正面结构，然后从衬底背面用研磨、腐蚀等方法将衬底减薄至所需的厚度，再采用离子注入工艺形成背面的N+缓冲层和P+集电区，接着再采用光刻工艺，刻蚀出N+短路区窗口，再进行一次离子注入在缓冲层内形成N+短路区。
[0050]可见，在N+缓冲层形成之后，形成P+集电区和N+短路区的过程都是在N+缓冲层的基础上进行的，加工损伤和难免的晶体缺陷会造成N+缓冲层阻止场强能力的失效，导致器件性能变坏。
[0051]而本申请实施例改变了现有的RC-1GBT的制作方法，在形成缓冲层之后，在所述缓冲层基础上进行的步骤只有形成轻掺杂层和短路区的过程，因此，相对于现有技术，本申请实施例减少了缓冲层的加工损伤和晶体缺陷，提高了缓冲层的质量，进而提升了所述RC-1GBT的性能。
[0052]此外，现有技术中，对于中低压RC-1GBT，在形成器件的正面结构之后，背面结构的操作包括:需要减薄N-衬底，然后再形成N+缓冲层、P+集电区和N+短路区，在较薄的器件基础上进行操作的时候，器件的碎片率较高。
[0053]而本申请实施例中，背面结构的操作包括:减薄重掺杂衬底，然后再形成短路区窗口、短路区。相较于现有技术而言，简化了背面结构的操作步骤，相应的降低了器件制作过程中的碎片率。
[0054]本申请另一实施例公开了一种N型衬底的RC-1GBT的制作方法，该方法包括:
[0055]提供一重掺杂衬底，所述重掺杂衬底为N型重掺杂衬底，本实施例提供的重掺杂衬底较厚，以避免后续制作过程中由于基底太薄而出现碎片的情况。
[0056]采用外延工艺在所述重掺杂衬底表面上形成缓冲层，所述缓冲层为N型重掺杂的缓冲层，且所述缓冲层的厚度大于lym，优选的，所述缓冲层的厚度为15μπι。所述缓冲层的峰值浓度为lel4/cm?3el6/cm,优选为1.8el4/cm。本实施例是在重掺杂衬底表面上形成的缓冲层，所以所述缓冲层的厚度不再受离子注入工艺的限制，可以大于I μ m。相应的，与现有技术相比，所述缓冲层的厚度可以控制在一个较大的范围内。且采用外延工艺在所述重掺杂衬底表面上形成缓冲层的方法不需要退火激活缓冲层内的掺杂离子，因此可以精确控制离子掺杂的峰值浓度为lel4/cm?3el6/cm。通过对RC-1GBT的制作方法和制作工艺的调整，可以进一步的优化RC-1GBT的通态压降和导通损耗，改善所述RC-1GBT的性能。
[0057]在所述缓冲层表面形成轻掺杂层，并在所述轻掺杂层上形成RC-1GBT的正面结构。
[0058]具体的，采用外延工艺在所述缓冲层表面形成轻掺杂层，所述轻掺杂层为N型轻掺杂层，且所述轻掺杂层的厚度为70 μ m?300 μ m,优选为150 μ m。在所述轻掺杂层上形成RC-1GBT的正面结构的过程(以正面为沟槽栅的RC-1GBT为例)，包括:
[0059]采用光刻和干法刻蚀工艺在所述轻掺杂层表面内形成沟槽，采用热氧化工艺在所述沟槽底部和侧壁表面形成第一栅介质层，所述第一栅介质层的材料可以为二氧化硅。在所述沟槽内淀积多晶硅，形成沟槽栅，且所述沟槽栅填满所述沟槽。采用离子注入工艺和退火工艺在所述轻掺杂层表面内形成阱区，所述阱区为P型轻掺杂阱区。采用离子注入工艺和退火工艺在所述阱区内形成源区，所述源区为N型重掺杂源区。采用氧化工艺在所述沟槽栅表面形成第二栅介质层，同时会在轻掺杂层表面形成氧化层。采用光刻工艺和刻蚀工艺去掉位于所述轻掺杂层表面上的氧化层，露出部分阱区和源区。在所述阱区、源区和第二栅介质层表面上形成源极，所述源极与所述阱区和源区电接触，完成所述RC-1GBT正面结构的制作。
[0060]在完成所述RC-1GBT正面结构的制作之后，还可以对所述源极进行钝化处理。
[0061]采用化学机械研磨工艺减薄所述重掺杂衬底，减薄后的重掺杂衬底厚度为
0.5 μ m?I μ m，优选为0.8 μ m。此外，还可以采用机械研磨或化学腐蚀工艺减薄所述重掺杂衬底。
[0062]之后，在所述重掺杂衬底内形成集电区窗口，露出所述缓冲层，并在所述缓冲层内形成集电区。所述集电区为P型重掺杂区，优选的，所述集电区的掺杂离子优选为硼离子。
[0063]具体的，在所述重掺杂衬底背面形成光刻胶层，利用具有集电区窗口图形的掩膜版对所述光刻胶层进行曝光，在所述光刻胶层上形成集电区窗口图案，采用显影工艺，去掉集电区窗口图案处的光刻胶，在所述光刻胶层上形成集电区窗口图形，以具有集电区窗口图形的光刻胶层为掩模，对所述重掺杂衬底进行刻蚀，形成集电区窗口，并露出缓冲层，未被刻蚀掉的重掺杂衬底为短路区，之后，以具有集电区窗口图形的光刻胶层为掩模，采用离子注入工艺，在所述缓冲层内形成集电区，去除光刻胶层，并进行退火，激活集电区内的掺杂离子。所述集电区为P型重掺杂集电区，优选的，所述集电区的掺杂离子优选为硼离子。
[0064]在所述集电区表面和短路区表面形成集电极，所述集电极与所述集电区和短路区电接触。
[0065]本申请又一实施例公开了一种RC-1GBT，如图2所示，包括:
[0066]集电区101，所述集电区101为一重掺杂区，具体为一 P型重掺杂区，且所述集电区101的厚度为0.5μηι?I μ m ；
[0067]缓冲层102，所述缓冲层102位于所述集电区101的表面上，为N型重掺杂。且所述缓冲层的厚度大于I μ m,优选的，所述缓冲层102的厚度为5 μ m?30 μ m。所述缓冲层的峰值浓度为 lel4/cm ?3el6/cm3,优选为 1.5el4/cm3 ?2.5el6/cm3。
[0068]需要说明的是，所述缓冲层102的厚度和掺杂浓度还可以根据器件耐压水平的不同而调整，在此不做具体限定。
[0069]所述RC-1GBT，还包括:
[0070]轻掺杂层103，所述轻掺杂层103位于所述缓冲层102表面上，为N型轻掺杂，且所述轻掺杂层103的厚度为70 μ m?300 μ m。
[0071]RC-1GBT的正面结构，所述RC-1GBT的正面结构位于所述轻掺杂层103上，本实施例以平面栅为例，所述RC-1GBT的正面结构包括:
[0072]位于所述轻掺杂层103表面内的阱区1031，位于所述阱区1031表面内的源区1032，且所述源区1032的表面、阱区1031的表面均与所述轻掺杂层103的表面齐平；位于所述轻掺杂层103表面上、阱区1031表面上和源区1032表面上的第一栅介质层1033，所述第一栅介质层1033并未完全覆盖住所述源区1032和阱区1031 ;位于所述第一栅介质层1033表面上的平面栅1034，所述平面栅1034的制作材料优选为多晶硅；包覆在所述平面栅1034表面和侧壁的第二栅介质层1035 ;位于所述第二栅介质层1035表面上、源区1032表面上和阱区1031表面上的源极1036，所述源极1036为金属电极，且所述源极1036表面上还可以设置有钝化层，以对所述源极1036起到保护的作用。
[0073]所述RC-1GBT的正面结构中，所述阱区1031为P型轻掺杂，所述源区1032为N型
重掺杂。
[0074]短路区104，所述短路区104深入所述缓冲层102表面内，且所述短路区104的背面与所述缓冲层102的背面齐平，所述短路区为重掺杂区，具体为N型重掺杂。
[0075]集电极105，所述集电极105位于所述集电区101和短路区104的背面，所述集电极105为金属电极。
[0076]本实施例所公开的RC-1GBT中，由于所述缓冲层102的厚度大于I μ m,与现有技术相比，所述缓冲层102的厚度较厚，且采用外延工艺在所述重掺杂衬底表面上形成缓冲层的方法不需要退火激活缓冲层内的掺杂离子，因此可以精确控制离子掺杂的峰值浓度为lel4/cm3?3el6/cm3。通过对RC-1GBT的制作方法和制作工艺的调整,可以进一步的优化RC-1GBT的通态压降和导通损耗，改善所述RC-1GBT的性能。
[0077]本申请又一实施例公开了另一种RC-1GBT，如图3所示，包括:
[0078]短路区201，所述短路区201为一重掺杂区，具体为一 N型重掺杂区，且所述短路区201的厚度为0.5μηι?I μ m ；
[0079]缓冲层202，所述缓冲层202位于所述短路区201的表面上，为N型重掺杂。且所述缓冲层的厚度大于I μ m,优选的，所述缓冲层202的厚度为5 μ m?30 μ m。所述缓冲层的峰值浓度为 lel4/cm3 ?3el6/cm3,优选为 1.5el4/cm3 ?2.5el6/cm3。
[0080]所述RC-1GBT，还包括:
[0081 ] 轻掺杂层203，所述轻掺杂层203位于所述缓冲层202表面上，为N型轻掺杂，且所述轻掺杂层203的厚度为70 μ m?300 μ m。
[0082]RC-1GBT的正面结构，所述RC-1GBT的正面结构位于所述轻掺杂层203上，本实施例以沟槽栅为例，所述RC-1GBT的正面结构包括:
[0083]位于所述轻掺杂层203表面内的阱区2031，位于所述阱区2031表面内的源区2032，且所述源区2032的表面、阱区2031的表面齐平；形成在所述轻掺杂层203内的沟槽，位于所述沟槽底部和侧壁的第一栅介质层2033 ;填充在所述沟槽内、且位于所述第一栅介质层1033表面上的沟槽栅2034，所述沟槽栅2034的制作材料优选为多晶硅；包覆在所述沟槽栅2034表面的第二栅介质层2035 ;位于所述第二栅介质层2035表面上、源区2032表面上和阱区2031表面上的源极2036，所述源极2036为金属电极，且所述源极2036表面上还可以设置有钝化层，以对所述源极2036起到保护的作用。
[0084]所述RC-1GBT的正面结构中，所述阱区2031为P型轻掺杂，所述源区2032为N型
重掺杂。
[0085]集电区204，所述集电区204深入所述缓冲层202表面内，且所述集电区204的背面与所述缓冲层202的背面齐平，所述集电区204为重掺杂区，具体为P型重掺杂。
[0086]集电极205，所述集电极205位于所述短路区201和集电区204的背面，所述集电极205为金属电极。
[0087]本实施例所公开的RC-1GBT中，由于所述缓冲层202的厚度大于I μ m,与现有技术相比，所述缓冲层202的厚度较厚，且采用外延工艺在所述重掺杂衬底表面上形成缓冲层的方法不需要退火激活缓冲层内的掺杂离子，因此可以精确控制离子掺杂的峰值浓度为Iel4/cm3?3el6/cm3。通过对RC-1GBT的制作方法和制作工艺的调整,可以进一步的优化RC-1GBT的通态压降和导通损耗，改善所述RC-1GBT的性能。
[0088]需要说明的是，所述RC-1GBT中的掺杂类型可以为:
[0089]所述集电区为P型重掺杂，所述缓冲层为N型重掺杂，所述轻掺杂层为N型轻掺杂，所述短路区为N型重掺杂，所述阱区为P型轻掺杂，所述源区为N型重掺杂。
[0090]本申请本实施例中RC-1GBT的正面结构还可以为其他类型的正面结构，在此不再赘述。只要符合本发明实施例的主体思想，均在本发明实施例的保护范围之内。
[0091]以上所述实施例，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。
[0092]虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【权利要求】
1.一种逆导型绝缘栅双极晶体管的制作方法，其特征在于，包括: 提供一重掺杂衬底； 在所述重掺杂衬底表面上形成缓冲层，所述缓冲层的厚度大于I μ m，峰值浓度为lel4/cm ~3el6/cm ； 减薄所述重掺杂衬底。
2.根据权利要求1所述方法，其特征在于，所述缓冲层的厚度为5μπι~30μπι。
3.根据权利要求2所述方法，其特征在于，形成缓冲层所采用的工艺为外延工艺。
4.根据权利要求1所述方法，其特征在于，在所述重掺杂衬底表面形成缓冲层之后，减薄所述重掺杂衬底之前，还包括: 在所述缓冲层表面形成轻掺杂层； 在所述轻掺杂层上形成逆导型绝缘栅双极晶体管的正面结构。
5.根据权利要求4所述方法，其特征在于，形成轻掺杂层所采用的工艺为外延工艺。
6.根据权利要求4所述方法，其特征在于，所述轻掺杂层的厚度为70μ m~300 μ m。
7.根据权利要求1所述方法，其特征在于，所述减薄所述重掺杂衬底的过程，包括: 采用化学机械研磨工艺减薄所述重掺杂衬底，减薄后的重掺杂衬底厚度为0.5μηι~I μ m0`
8.根据权利要求1所述方法，其特征在于，所述减薄所述重掺杂衬底后，还包括: 在所述重掺杂衬底内形成短路区窗口，露出所述缓冲层，并在所述缓冲层内形成短路区。
9.根据权利要求8所述方法，其特征在于，在所述重掺杂衬底内形成短路区窗口，露出所述缓冲层，并在所述缓冲层内形成短路区的过程，包括: 在所述重掺杂衬底背面形成光刻胶层； 利用具有短路区窗口图形的掩膜版对所述光刻胶层进行曝光； 采用显影工艺，在所述光刻胶层上形成短路区窗口图形； 以具有短路区窗口图形的光刻胶层为掩模，对所述重掺杂衬底进行刻蚀，形成短路区窗口，并露出缓冲层，未被刻蚀掉的重掺杂衬底为集电区； 以具有短路区窗口图形的光刻胶层为掩模，采用离子注入工艺，在所述缓冲层内形成短路区； 去除光刻胶层，进行退火。
10.根据权利要求1所述方法，其特征在于，所述减薄所述重掺杂衬底之后，还包括: 在所述重掺杂衬底内形成集电区窗口，露出所述缓冲层，并在所述缓冲层内形成集电区。
11.根据权利要求10所述方法，其特征在于，在所述重掺杂衬底内形成集电区窗口，露出所述缓冲层，并在所述缓冲层内形成集电区的过程，包括: 在所述重掺杂衬底背面形成光刻胶层； 利用具有集电区窗口图形的掩膜版对所述光刻胶层进行曝光； 采用显影工艺，在所述光刻胶层上形成集电区窗口图形； 以具有集电区窗口图形的光刻胶层为掩模，对所述重掺杂衬底进行刻蚀，形成集电区窗口，并露出缓冲层，未被刻蚀掉的重掺杂衬底为短路区；以具有集电区窗口图形的光刻胶层为掩模，采用离子注入工艺，在所述缓冲层内形成集电区； 去除光刻胶层，进行退火。
12.根据权利要求9或11所述方法，其特征在于，还包括: 在所述集电区表面和短路区表面形成集电极。
13.根据权利要求1所述方法，其特征在于，所述重掺杂衬底为P型重掺杂，所述缓冲层为N型重掺杂，所述轻掺杂层为N型轻掺杂，所述短路区为N型重掺杂。
14.根据权利要求1所述方法，其特征在于，所述重掺杂衬底为N型重掺杂，所述缓冲层为N型重掺杂，所述轻掺杂层为N型轻掺杂，所述短路区为N型重掺杂。
15.一种逆导型绝缘栅双极晶体管，其特征在于，包括: 集电区，所述集电区为一重掺杂区； 缓冲层，所述缓冲层位于所述集电区的表面上，且所述缓冲层的厚度大于I μ m，峰值浓度为 lel4/cm ~3el6/cm。
16.根据权利要求15所述逆导型绝缘栅双极晶体管，其特征在于，还包括: 轻掺杂层，所述轻掺杂层位于所述缓冲层表面上； 逆导型绝缘栅双极晶体管的正面结构，所述逆导型绝缘栅双极晶体管的正面结构位于所述轻掺杂层上； 短路区，所述短路区深入所述缓 冲层表面内，且所述短路区的背面与所述缓冲层的背面齐平； 集电极，所述集电极位于所述集电区和短路区的背面。
17.根据权利要求16所述逆导型绝缘栅双极晶体管，其特征在于，所述集电区的厚度为0.5μηι~Ιμπι,所述轻掺杂层的厚度为70 μ m~300 μ m。
18.—种逆导型绝缘栅双极晶体管，其特征在于，包括: 短路区，所述短路区为一重掺杂区； 缓冲层，所述缓冲层位于所述短路区的表面上，且所述缓冲层的厚度大于I μ m,峰值浓度为 lel4/cm ~3el6/cm。
19.根据权利要求18所述逆导型绝缘栅双极晶体管，其特征在于，还包括: 轻掺杂层，所述轻掺杂层位于所述缓冲层表面上； 逆导型绝缘栅双极晶体管的正面结构，所述逆导型绝缘栅双极晶体管的正面结构位于所述轻掺杂层上； 集电区，所述集电区深入所述缓冲层表面内，且所述集电区的背面与所述缓冲层的背面齐平； 集电极，所述集电极位于所述集电区和短路区的背面。
20.根据权利要求17所述逆导型绝缘栅双极晶体管，其特征在于，所述短路区的厚度为0.5μηι~Ιμπι,所述轻掺杂层的厚度为70 μ m~300 μ m。
21.根据权利要求15或18所述逆导型绝缘栅双极晶体管，其特征在于，所述缓冲层的厚度为5 μ m~30 μ m。
22.根据权利要求16或19所述逆导型绝缘栅双极晶体管，其特征在于，所述集电区为P型重掺杂，所述短路区为N型重掺杂，所述缓冲层为N型重掺杂，所述轻掺杂层为N型轻掺杂。
【文档编号】H01L29/06GK103855089SQ201210519817
【公开日】2014年6月11日 申请日期:2012年12月6日 优先权日:2012年12月6日
【发明者】朱阳军, 田晓丽, 张文亮, 吴振兴 申请人:江苏物联网研究发展中心, 中国科学院微电子研究所, 江苏中科君芯科技有限公司