专利名称：一种多组件的芯片封装结构的制作方法
技术领域：
本发明涉及半导体封装，尤其涉及一种包括多个组件的芯片封装结构。
背景技术：
随着电子元件的小型化，轻量化以及多功能化的需求的增加，对半导体封装密度的要求越来越高，以来达到缩小封装体积的效果。因此，多芯片封装结构已经成为一新的热点。然而，在多芯片半导体封装结构中，芯片间的连接方法对半导体封装的尺寸和性能具有至关重要的影响。图1所示为采用现有技术的一种多芯片封装结构的剖面图。在该实现方式中，下 层芯片3和上层芯片5堆叠设置在印刷电路板I上。下层芯片3的一表面通过粘合剂7连接至印刷电路板I的上表面；上层芯片5的一表面通过粘合剂9连接至下层芯片3的另一表面。采用这种实现方式，为了暴露底层芯片3边缘上的焊垫，上层芯片5的宽度需要小于下层芯片3的宽度。底层芯片3上的焊垫和上层芯片5上的焊垫分别通过第一组键合引线11和第二组键合引线15电性连接至印刷电路板I。因此，第二组键合引线15的高度要大于上层芯片5。这样，用于封装第一组键合引线11和第二组键合引线15以及上层芯片5和下层芯片3的塑封壳的厚度会较大。另外，数目较多的键合引线之间的干扰也会影响芯片的高频性能。
发明内容
有鉴于此，本发明的目的在于提供一种多组件的芯片封装结构，以解决现有技术中封装厚度过大，以及封装结构对芯片性能的不利影响。依据本发明一实施例的多组件的芯片封装结构，包括，位于底层的第一组件；位于所述第一组件之上的至少一个第二组件；每一所述第二组件通过一组突起结构电性连接至所述第一组件；层叠在所述第二组件之上的至少一个第三组件；位于所述第三组件的至少一侧边的至少一外延结构，所述外延结构的厚度小于所述第三组件的厚度；所述外延结构将所述第三组件的电极性引出；一组键合引线将所述外延结构连接至所述第一组件。优选的，所述外延结构的厚度小于所述第三组件的厚度。进一步的，所述第一组件包括一印刷电路板或者一弓丨线框架。进一步的，所述第二组件包括一芯片。进一步的，所述第三组件包括一芯片或者一磁性元件。优选的，所述第二组件之间相互间隔排列，并且互相不接触。优选的，所述芯片封装结构还包括位于所述第二组件和所述第三组件之间，以及所述第三组件之间的粘合层。
优选的,所述突起结构包括凸块或者焊锡球。优选的，所述第三组件的电极性通过所述键合引线在所述芯片封装结构内直接与第二组件的电极性连接。依据本发明实施例的多组件的芯片封装结构，可以进一步的减小封装结构的厚度，从而使芯片封装结构的体积更小；另一方面，位于上层的组件的面积在封装尺寸范围内，可以设置为最大。
图1所示为采用现有技术的一种多芯片封装结构的剖面图；图2A所示为依据本发明第一实施例的多组件的芯片封装结 构的剖面图；图2B所示为图2A所示的芯片封装结构中位于顶层的第三组件的俯视图；图3A所示为依据本发明第二实施例的多组件的芯片封装结构的剖面图；图3B所示为图3A所示的芯片封装结构中位于顶层的第三组件的俯视图。
具体实施例方式以下结合附图对本发明的几个优选实施例进行详细描述，但本发明并不仅仅限于这些实施例。本发明涵盖任何在本发明的精髓和范围上做的替代、修改、等效方法以及方案。为了使公众对本发明有彻底的了解，在以下本发明优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本发明。参考图2A，所示为依据本发明第一实施例的多组件的芯片封装结构的剖面图。在该实施例中，多组件的芯片封装结构200包括位于底层的印刷电路板201 (第一组件);位于印刷电路板之上的芯片203 (第二组件);芯片203通过焊锡球202 (突起结构)电性连接至芯片203 ;位于芯片203之上的电感208 (第三组件);位于电感203的相对的两个侧边的外延结构206 ;位于外延结构206上的焊垫207通过键合引线205连接至印刷电路板201。参考图2B，所示为图2A所示的芯片封装结构中位于上层的电感208和外延结构206的俯视图。两个外延结构206位于电感203的相对的两个侧边，以将电感的两个电极性(例如电感的输入端和输出端)通过外延结构206向外引出。进一步的，芯片封装结构200还包括位于芯片203和电感208之间的粘合层204，以实现芯片203和电感208之间的电气隔离，防止相互之间的干扰，增强系统的稳定性；以及增加芯片封装结构200的稳定性。在该实施例中，外延结构206的厚度小于电感208的厚度。采用这种实现方式，可以给键合引线205提供预留的安装空间。当外延结构的厚度等于或者大于第三组件的厚度时，则键合引线205的高度势必会占用一定的空间高度。因此，图2A所示的芯片封装结构的实施例降低了芯片封装结构的厚度，减小了芯片封装结构的体积。通过对依据本发明实施例的多组件的芯片封装结构200的详细说明，本领域普通技术人员可以得知，位于第一组件(印刷电路板201)之上的第二组件(芯片203)的数目可以不限于一个，可以为多个，多个第二组件之间相互间隔，互不接触，依次排列于第一组件之上。第三组件覆盖所有第二组件区域，位于所有第二组件的上方。位于底层的第一组件也可以替换为包括多个引脚的引线框架，第二组件通过焊锡球或者凸块连接至引线框架的相应引脚，位于上层的第三组件通过键合引线连接至引线框架的引脚，从而使引脚具有相应的电极性。采用图2所示的多组件的芯片封装结构，芯片封装结构的体积大大减小，并且具有很好的机械稳定性，同时也具有很好的电气稳定性。另外，对磁性元件而言，如电感等，其体积一般都较大，当采用图2所示的多组件的芯片封装结构时，采用层叠式的封装结构，将电感和芯片封装于一单一的封装结构中，可以容纳更大体积，电感值更大的电感，更有利于系统的高集成化和小体积化。参考图3A，所示为依据本发明第二实施例的多组件的芯片封装结构的剖面图。在该实施例中，多组件的芯片封装结构300包括位于底层的具有多个引脚的引线框架301 ;位于引线框架301之上的芯片303 (第二组件);芯片303通过焊锡球302 (突起结构)电性连·接至芯片303 ;位于芯片303之上的电感308 (第三组件);位于电感303的一个侧边的外延结构306 ;位于外延结构306上的焊垫307通过键合引线305连接至引线框架的相应引脚301-1。参考图3B，所示为图3A所示的芯片封装结构中位于上层的电感308和外延结构306的俯视图。两个外延结构306位于电感303的一个侧边，以将电感的两个电极性(例如电感的输入端和输出端)通过外延结构306向外引出。进一步的，芯片封装结构300还包括位于芯片303和电感308之间的粘合层304，以实现芯片303和电感308之间的电气隔离，防止相互之间的干扰，增强系统的稳定性；以及增加芯片封装结构300的稳定性。另外，在该实施例中，电感308的一个电极性通过一外延结构306连接至引线框架的一引脚301-1，同时芯片303上的一个电极性通过焊锡球302同样连接至引脚301-1，从而在封装结构内部就将电感的电极性与芯片上的电极性直接进行电性连接。这样的连接方式，相比通过封装结构的引脚在封装结构外部进行电性连接的实现方式，不仅节省了引脚的数目，也避免了通过引脚之间的外部连接方式所带来的干扰以及功耗等缺陷。采用图3所示的多组件的芯片封装结构，芯片封装结构的体积大大减小，并且具有很好的机械稳定性，同时也具有很好的电气稳定性。另外，对磁性元件而言，如电感等，其体积一般都较大，当采用图3所示的多组件的芯片封装结构时，将电感和芯片封装于一单一的封装结构中，可以容纳更大体积，电感值更大的电感，更有利于系统的高集成化和小体积化。需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和 等效物的限制。
权利要求
1.一种多组件的芯片封装结构，其特征在于，包括，位于底层的第一组件；位于所述第一组件之上的至少一个第二组件；每一所述第二组件通过一组突起结构电性连接至所述第一组件；层叠在所述第二组件之上的至少一个第三组件；位于所述第三组件的至少一侧边的至少一外延结构，所述外延结构的厚度小于所述第三组件的厚度；所述外延结构将所述第三组件的电极性引出；一组键合引线将所述外延结构连接至所述第一组件。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述外延结构的厚度小于所述组件的厚度。
3.根据权利要求1所述的芯片封装结构，其特征在于，所述第一组件包括一印刷电路板
4.根据权利要求1所述的芯片封装结构，其特征在于，所述第一组件包括一引线框架。
5. 根据权利要求1所述的芯片封装结构，其特征在于，所述第二组件包括一芯片。
6.根据权利要求1所述的芯片封装结构，其特征在于，所述第三组件包括一芯片。
7.根据权利要求1所述的芯片封装结构，其特征在于，所述第三组件包括一磁性元件。
8.根据权利要求1所述的芯片封装结构，其特征在于，还包括位于所述第二组件和所述第三组件之间，以及所述第三组件之间的粘合层。
9.根据权利要求1所述的芯片封装结构，其特征在于，所述突起结构包括凸块或者焊锡球。
10.根据权利要求1所述的芯片封装结构，其特征在于，所述第三组件的电极性通过所述键合引线在所述芯片封装结构内直接与第二组件的电极性连接。
全文摘要
本发明涉及一种多组件的芯片封装结构，包括，位于底层的第一组件；位于所述第一组件之上的至少一个第二组件；所述第二组件之间相互间隔排列，并且互相不接触；每一所述第二组件通过一组突起结构电性连接至所述第一组件；层叠在所述第二组件之上的至少一个第三组件；位于所述第三组件的至少一侧边的至少一外延结构，所述外延结构的厚度小于所述第三组件的厚度；所述外延结构将所述第三组件的电极性引出；一组键合引线将所述外延结构连接至所述第一组件。
文档编号H01L23/488GK103021989SQ20121053874
公开日2013年4月3日 申请日期2012年12月11日 优先权日2012年12月11日
发明者谭小春, 叶佳明, 陈伟 申请人:矽力杰半导体技术(杭州)有限公司