肖特基垫垒二极管及其制造方法
【专利摘要】本发明涉及肖特基垫垒二极管及其制造方法。一种肖特基势垒二极管，可以包括配置在n+型碳化硅衬底的第一表面上的第一n-型外延层，配置在第一n-型外延层中的第一p+区，配置在第一n-型外延层和第一p+区上的第二n型外延层，配置在第二n型外延层中的第二p+区，配置在第二n型外延层和第二p+区上的肖特基电极，以及配置在n+型碳化硅衬底的第二表面上的欧姆电极，其中第一p+区和第二p+区可以彼此接触。
【专利说明】肖特基垫垒二极管及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求2012年9月14日提交的韩国专利申请第10-2012-0101967号的优先权，该申请的全部内容结合于此用于通过该引用的所有目的。
【技术领域】
[0003]本发明涉及一种包括碳化硅(SiC)的肖特基势垒二极管，及其制造方法。
【背景技术】
[0004]肖特基势垒二极管(SBD)使用肖特基结，肖特基结为金属与半导体的连接，而不像一般的PN二极管使用PN结，肖特基势垒二极管显示出高速的开关特性，并且具有导通电压比PN 二极管的导通电压低的特性。
[0005]在一般的肖特基势垒二极管中，结势垒肖特基(JBS)结构通过使得在施加反向电压时扩散的PN 二极管耗尽层重叠而应用于阻挡漏电流和提高击穿电压，在结势垒肖特基结构中，P+区形成在肖特基结部分的低端，以改进降低漏电流的特性。
[0006]然而，由于p+区存在于肖特基结部分，存在的问题是，作为前向电流路径的肖特基电极与n-漂移层的接触面积减小以提高电阻值，并且肖特基势垒二极管的导通电阻增力口。另外，由于P+区浮动，阻挡漏电流的耗尽层宽度并不大，因而P+区之间的间隔变小的过程中存在着困难。
[0007]公开于该发明【背景技术】部分的信息仅仅旨在加深对本发明的一般【背景技术】的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。
【发明内容】
[0008]本发明的各个方面致力于最大化肖特基结的面积以降低前向电压施加于肖特基势垒二极管时的导通电阻。
[0009]在本发明的示例性实施方案中，肖特基势垒二极管可以包括配置在n+型碳化硅衬底的第一表面上的n-型外延层，配置在n-型外延层中的第一 p+区，配置在n-型外延层与第一 P+区上的n型外延层，配置在n型外延层中的第二 p+区，配置在n型外延层和第二P+区上的肖特基电极，以及配置在n+型碳化硅衬底的第二表面上的欧姆电极，其中第一 P+区与第二 P+区彼此接触。
[0010]第一 P+区可以在n-型外延层的表面上形成为晶格形状。
[0011]第二 p+区可以包围n型外延层的边缘形成为四边形形状。
[0012]在本发明的另一方面，一种肖特基势垒二极管的制造方法可以包括在n+型碳化硅衬底的第一表面上形成n-型外延层，注入p+离子进入n-型外延层的表面以形成第一 p+区，在n-型外延层和p+区上形成n型外延层，注入n+离子进入n型外延层的表面以形成第二 P+区，在n型外延层和第二 p+区上形成肖特基电极，以及在n+型碳化硅衬底的第二表面上形成欧姆电极，其中第一 P+区和第二 P+区彼此接触。
[0013]第一 p+区可以在n-型外延层的表面上形成为晶格形状。
[0014]第二 p+区可以包围n型外延层的边缘形成为四边形形状。
[0015]如上所述，根据本发明的示例性实施方案，有可能最大化肖特基结的面积，因此降低施加前向电压时的导通电阻。
[0016]通过纳入本文的附图以及随后与附图一起用于说明本发明的某些原理的【具体实施方式】，本发明的方法和装置所具有的其他特征和优点将更为具体地变得清楚或得以阐明。
【专利附图】
【附图说明】
[0017]图1为根据本发明的示例性实施方案的肖特基势垒二极管的截面图。
[0018]图2为图1中的n-型外延层的俯视图。
[0019]图3为图1中的n型外延层的俯视图。
[0020]图4到图7为依次显示根据本发明的示例性实施方案的肖特基势垒二极管的制造方法的图。
[0021]应当了解，附图并不必须是按比例绘制的，其示出了某种程度上经过简化了的本发明的基本原理的各个特性。在此所公开的本发明的特定的设计特征，包括例如特定的尺寸、方向、位置和外形，将部分地由特定目的应用和使用环境外所确定。
[0022]在这些附图中，在贯穿附图的多幅图形中，附图标记指代本发明的相同或等效的部分。
【具体实施方式】
[0023]现在将具体参考本发明的各个实施方案，在附图中和以下的描述中示出这些实施方案的实例。虽然本发明与示例性实施方案相结合进行描述，但应当了解，本说明书并非旨在将本发明限制为那些示例性实施方案。相反，本发明旨在不但覆盖这些示例性实施方案，而且覆盖可以被包括在由所附权利要求所限定的本发明的精神和范围之内的各种替换、修改、等效形式以及其它实施方案。
[0024]本发明的示例性实施方案将参考附图进行详细描述。但是，本发明并不限制为在此描述的示例性实施方案，而是可以实施为其它形式。提供在此公开的示例性实施方案，使得公开的内容可以是透彻和完整的，并且使本发明的精神可以被本领域技术人员充分地理解。
[0025]在图中，层和区的厚度为了清晰起见而被放大。另外，在提到层出现在其它层或者衬底“上”的情况，则该层可以直接形成在其它层上或者衬底上，或者第三层可以插入其间。在整个说明书中，同样的附图标记表示同样的组成元件。
[0026]图1为根据本发明的示例性实施方案的肖特基势垒二极管的截面图，图2为图1中的n-型外延层的俯视图，以及图3为图1中的n型外延层的俯视图。
[0027]参考图1到图3，在根据本示例性实施方案的肖特基势垒二极管中，n-型外延层200，n型外延层300，以及肖特基电极400依次层压在n+型碳化硅衬底100的第一表面上，并且欧姆电极500层压在n+型碳化硅衬底100的第二表面上。[0028]p+离子注入的第一 p+区210形成在n-型外延层200中，并且p+离子注入的第二P+区310形成在n型外延层300上。
[0029]第一 p+区210在n-型外延层200上形成为晶格形状。第二 p+区310区包围n型外延层300的边缘形成为四边形形状，并且与第一 P+区210接触。
[0030]如上所述，由于第一 p+区210和第二 p+区310彼此接触因而在电气上是连接的，当施加反向偏置时，第一 P+区210和n-型外延层200的结区被施加反向偏置，因此形成的耗尽层比已知方法中的宽，以大大地降低漏电流。
[0031]此外，第一 p+区210可以形成在n-型外延层200的表面上，并且与第一 P+区210接触的第二 P+区310可以形成在n型外延层300的边缘，以增加肖特基结的面积，因而降低施加前向电压时的导通电阻。
[0032]然后，参考图4到图7以及图1，根据本发明的示例性实施方案的半导体器件的制造方法将被详细描述。
[0033]图4到图7为依次显示根据本发明的示例性实施方案的肖特基势垒二极管的制造方法的图。
[0034]如图4所示，n+型碳化硅衬底100为准备好的，并且n_型外延层200通过外延生长形成在n+型碳化娃衬底100的第一表面上。
[0035]然后，如图5所示，第一 P+区210通过注入p+离子进入n-型外延层200的表面部分而形成。第一 P+区210在n-型外延层200的表面上形成为晶格形状。
[0036]接下来，如图6所示，n型外延层300通过外延生长形成在n_型外延层200和第一 p+ 区 210 上。
[0037]然后，如图7所示，第二 P+区310通过注入p+离子进入n型外延层300的表面部分而形成。第二 P+区310包围n型外延层300的边缘形成为四边形形状。第二 p+区310与第一 P+区210接触。
[0038]接下来，如图1所示，肖特基电极400形成在n型外延层300和第二 p+区310上，并且欧姆电极500形成在n+型碳化硅衬底100的第二表面上。
[0039]为了方便解释和精确限定所附权利要求，术语“上”、“下”、“内”和“外”被用于参考附图中所显示的这些特征的位置来描述示例性实施方式的特征。
[0040]前面对本发明具体示例性实施方案所呈现的描述是出于说明和描述的目的。这些描述并非想穷尽本发明，或者将本发明限制为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。选择示例性实施方案并进行描述是为了解释本发明的特定原理及其实际应用，从而使得本领域的其它技术人员能够实现并利用本发明的各种示例性实施方案及其不同选择形式和修改形式。本发明的范围旨在由所附权利要求书及其等价形式所限定。
【权利要求】
1.一种肖特基势鱼二极管，包括: n-型外延层，所述n-型外延层配置在n+型碳化硅衬底的第一表面上； 第一 p+区，所述第一 p+区配置在所述n-型外延层中； n型外延层，所述n型外延层配置在所述n-型外延层和所述第一 p+区上； 第二 P+区，所述第二 P+区配置在所述n型外延层中； 肖特基电极，所述肖特基电极配置在所述n型外延层和所述第二 p+区上；以及 欧姆电极，所述欧姆电极配置在所述n+型碳化硅衬底的第二表面上， 其中，所述第一 P+区和所述第二 P+区彼此接触。
2.根据权利要求1所述的肖特基势垒二极管，其中所述第一P+区在所述n-型外延层的表面上形成为晶格形状。
3.根据权利要求2所述的肖特基势垒二极管，其中所述第二p+区包围所述n型外延层的边缘形成为四边形形状。
4.一种肖特基势垒二极管的制造方法，包括: 在n+型碳化娃衬底的第一表面上形成n-型外延层； 注入P+离子进入所述n-型外延层的表面以形成第一 p+区； 在所述n-型外延层和所述第一 p+区上形成n型外延层； 注入n+离子进入所述n型外延层的表面以形成第二 p+区； 在所述n型外延层和所述第二 p+区上形成肖特基电极；以及 在所述n+型碳化硅衬底的第二表面上形成欧姆电极， 其中所述第一 P+区和所述第二 P+区彼此接触。
5.根据权利要求4所述的肖特基势垒二极管的制造方法，其中所述第一p+区在所述n-型外延层的表面上形成为晶格形状。
6.根据权利要求5所述的肖特基势垒二极管的制造方法，其中所述第二p+区包围n型外延层的边缘形成为四边形形状。
【文档编号】H01L29/872GK103681883SQ201210570518
【公开日】2014年3月26日 申请日期:2012年12月25日 优先权日:2012年9月14日
【发明者】李钟锡, 洪坰国 申请人:现代自动车株式会社