专利名称：一种具有低导通饱和压降的igbt的制作方法
技术领域：
本实用新型涉及一种IGBT器件，尤其是一种具有低导通饱和压降的IGBT，属于功率半导体器件的技术领域。
背景技术：
IGBT(Insulated Gate Bipolar Transistor)目前的主要器件结构类型包括穿通型 IGBT(Punch Through IGBT，简称为 PT-IGBT)、非穿通型 IGBT(Non Punch ThroughIGBT，简称为NPT-IGBT)和场截止型IGBT (Field Stop IGBT，简称为FS-IGBT)，三者之间的 主要结构差异是设置不同的背面集电极结构和不同的半导体漂移区厚度。PT-IGBT是较早期的IGBT结构，由于采用了较厚的背面集电极结构，因此其过高比重的空穴注入电流不利于器件的开关功率损耗及导通饱和压降Vcesat的温度特性，而且其使用了外延晶圆材料和载流子寿命控制技术也大大增加了产品成本；NPT_IGBT采用了较薄的背面集电极结构和较厚的漂移区，虽然器件的开关功率损耗得到了改善，Vcesat也获得了正温度特性，但是较厚的漂移区限制了器件Vcesat下降的空间，从而增加了 IGBT的功率损耗，如图I和图2所不。随着半导体薄片加工工艺的进步，FS-IGBT采用了更薄的漂移区厚度，因此其导通饱和压降Vcesat对比PT-IGBT和NPT-IGBT的Vcesat得到了明显的下降，以1200V25A的IGBT为例，NPT-IGBT的半导体晶圆厚度大约为180um，而FS-IGBT只需要120um，厚度降低了三分之一，其Vcesat也从2. 5V降低至I. 6V，降幅近40%。然而，薄片加工设备的价格、工艺复杂度和碎片率随着半导体晶圆尺寸的增加和半导体晶圆厚度的变薄都会大幅增加，已成为IGBT产品进一步提高性价比的一个重要瓶颈，这也是IGBT迟迟无法在更大晶圆尺寸上(例如12英寸)推广生产的重要原因。
发明内容本实用新型的目的是克服现有技术中存在的不足，提供一种具有低导通饱和压降的IGBT，其具有较低的饱和压降Vcesat和较高的耐冲击性能。按照本实用新型提供的技术方案，一种具有低导通饱和压降的IGBT，在所述IGBT器件的俯视平面上，包括位于半导体基板上的有源区和终端保护区，所述有源区位于半导体基板的中心区域，终端保护区环绕包围有源区；在所述IGBT器件的截面上，所述半导体基板具有两个相对的主面，所述主面包括第一主面和第二主面，半导体基板的第一主面与第二主面间包括第一导电类型漂移区；所述有源区内包含并联连接的导电多晶硅；其创新在于在所述IGBT器件的截面上，在有源区对应的第一导电类型漂移区内设置第二导电类型层，所述第二导电类型层通过导电多晶硅及绝缘栅介质层分隔成若干第二导电类型层第一区域及第二导电类型层第二区域，第二导电类型层第一区域与第二导电类型层第二区域在第一导电类型漂移区内相互交替规则排布，并通过导电多晶硅及绝缘栅介质层间隔;在所述IGBT器件的截面上，半导体基板的第一主面上覆盖有绝缘介质层，且所述绝缘介质层覆盖在相应的导电多晶硅上；第二导电类型层第一区域内设置对称分布的第一导电类型注入区，所述第一导电类型注入区与相应的绝缘栅介质层相接触，且第二导电类型层第一区域上方设有发射极接触孔，所述发射极接触孔贯通绝缘介质层并延伸到第一主面上；发射极接触孔内填充有发射极金属层，且所述发射极金属层覆盖于绝缘介质层上，发射极金属层与第二导电类型层第一区域欧姆接触。在所述IGBT器件的截面上，第二导电类型层第一区域具有第一宽度，第二导电类型层第二区域具有第二宽度，第二导电类型层第一区域与第二导电类型层第二区域为同一制造层。在所述IGBT器件的截面上，所述第一导电类型漂移区内包括第一导电类型场截止区，所述第一导电类型场截止区位于第一导电类型漂移区的底部，并靠近半导体基板的第二主面；第一导电类型场截止区的第一导电类型杂质浓度不低于第一导电类型漂移区的 第一导电类型杂质浓度。在所述IGBT器件的截面上，在所述第一导电类型漂移区内对应第一导电类型场截止区下方设置第二导电类型注入区，第二导电类型注入区与第一导电类型场截止区相接触，第二导电类型注入区对应与第一导电类型场截止区相接触的另一表面为第二主面；半导体基板的第二主面上覆盖有集电极金属层，所述集电极金属层与第二导电类型注入区欧姆接触。在所述IGBT器件的截面上，所述有源区采用沟槽元胞结构，所述元胞沟槽位于第二导电类型层内，深度伸入第二导电类型层下方的第一导电类型漂移区内；绝缘栅氧化层生长并覆盖于元胞沟槽的内壁及底部表面，导电多晶硅填充于生长有绝缘栅氧化层的元胞沟槽内；元胞沟槽及元胞沟槽内的导电多晶硅将第二导电类型层分隔成第二导电类型层第一区域及第二导电类型层第二区域，第二导电类型层第一区域内的第一导电类型层注入区与对应元胞沟槽一侧侧壁相接触；绝缘介质层覆盖在元胞沟槽的槽口，元胞沟槽内的绝缘栅氧化层与导电多晶硅形成沟槽型元胞结构。在所述IGBT器件的截面上，所述有源区采用平面元胞结构；所述导电多晶硅位于第一主面上，导电多晶硅与第一主面间生长有绝缘栅氧化层，所述导电多晶硅与导电多晶硅两侧侧下方的第二导电类型层第一区域、第二导电类型层第二区域部分交叠，且导电多晶娃与部分交叠的第二导电类型层第一区域内第一导电类型注入区相交叠，导电多晶娃被上方的绝缘介质层包裹覆盖，第一主面上方的绝缘栅氧化层及导电多晶硅构成平面型元胞结构。所述“第一导电类型”和“第二导电类型”两者中，对于N型IGBT器件，第一导电类型指N型，第二导电类型为P型；对于P型IGBT器件，第一导电类型与第二导电类型所指的类型与N型IGBT器件正好相反。本实用新型的优点I、本实用新型在所述有源区设置第二导电类型层第二区域，所述第二导电类型层第二区域上方覆盖有绝缘介质层，所述绝缘介质层上方覆盖有发射极金属层，第二导电类型层第二区域与第二导电类型层第一区域之间间隔有第一导电类型漂移区，因此，所述第二导电类型层第二区域是浮置设置(floating)。当IGBT正向导通工作时，由IGBT半导体基板背面的第二导电类型注入区注入进第一导电类型漂移区的空穴会在第二导电类型层第二区域下方积累，从而在此区域形成电导调制效应，大大降低了此区域的电阻率，因此，明显改善了器件的导通饱和压降Vcesat。2、在所述IGBT正向导通时，所述第二导电类型层第一区域内会形成导电沟道，而第二导电类型层第二区域内则不会形成导电沟道，因此，器件有源区内的沟道数量较普通IGBT器件有源区内的沟道数量有明显减少，器件的饱和电流也会明显降低，从而提高了器件的短路电流承受耐量，增强了器件的抗冲击性，而器件的导通饱和压降因为沟道数量减少而增加的部分也会由第二导电类型层第二区域下方的空穴载流子增加所带来的电导调制效应所远远弥补，所以并不会影响器件最终的导通饱和压降。3、本实用新型在所述第一导电类型漂移区下方设置第一导电类型场截止区，当所述第一导电类型场截止区的掺杂浓度明显高于第一导电类型漂移区时，并且同时将所述半 导体基板减薄至指定的厚度，所述厚度使得器件在耐压工作时，器件的耗尽区并不会在第一导电类型漂移区中完全终止，但会在所述第一导电类型场截止区中完全终止且保有一定余量，那么，器件的半导体基板的厚度就可以根据实际减薄工艺能力来控制到最薄，从而在确保器件耐压要求的同时，进一步降低了导通饱和压降。综上所述，结合两种降低器件导通饱和压降的方法，在确保器件耐压能力不变，增加器件抗冲击能力的前提下，器件的导通饱和压降可以最大化的改善，并且本实用新型所涉及的工艺制造流程不需要增加任何制造成本，简便易行，适宜于大批量的生产。
图I 图2为现有NPT型IGBT的剖面结构示意图，其中图I为沟槽型IGBT的剖面图图2为平面型IGBT的剖面图图3 图4为本实用新型IGBT的剖面结构示意图，其中图3为沟槽型IGBT的剖面图图4为平面型IGBT的剖面图图5为本实用新型IGBT俯视平面示意图。图6为图5中A-A的剖面图。图7为图5中B-B的剖面图。图8-图18为本实用新型IGBT器件具体实施工艺步骤剖面图，其中图8为本实用新型半导体基板的剖面图。图9为在半导体基板的第一主面上形成元胞沟槽后的剖面图。图10为在元胞沟槽内填充导电多晶硅后的剖面图。图11为形成P阱层第一区域与P阱层第二区域后的剖面图。图12为在P阱层第一区域内形成N型注入区后的剖面图。图13为在第一主面上淀积绝缘介质层后的剖面图。图14为在P阱层第一区域正上方形成发射极接触孔后的剖面图。图15为在发射极接触孔内填充发射极金属层后的剖面图。[0038]图16为在N型漂移区下方形成N型场截止区后的剖面图。图17为在N型场截止区下面形成P型注入区后的剖面图。图18为在第二主面上形成集电极金属层后的剖面图。图19为本实用新型实施例IGBT器件在正向导通时的电流走向示意图。图20为采用本实用新型机构与采用另外两种常用结构制作的一款1200V25A的IGBT的Vcesat实测值比较。图21为本实用新型实施例IGBT器件在耐压工作时的电场分布示意图。附图标记说明1-N型漂移区、2-P阱层、3-P型注入区、4-集电极金属层、5-发射极金属层、6-绝缘介质层、7-元胞沟槽、8-绝缘栅氧化层、9-导电多晶硅、IO-N+注入区、II-P阱层第一区域、12-P阱层第二区域、13-发射极接触孔、14-N型场截止区、15-有源区、16-终端保护区、17-半导体基板、18-第一主面、19-第二主面、20-硬掩膜层、21-注入遮挡层、22-导电沟道、23-电子电流、24-空穴电流、25-集电极端、26-栅极端及27-发射极端。
具体实施方式
下面结合具体附图和实施例对本实用新型作进一步说明。如图3、图4、图5、图6、图7和图18所示本实用新型以N型IGBT为例，来说明本实用新型的结构及相应的工作原理。如图5所示，在所述IGBT器件的俯视图上，所述器件包括有源区15和环绕包围有源区15的终端保护区16 ;所述有源区15包含平行条状设置的导电多晶硅9，所述导电多晶硅9将有源区15内的P阱层2分隔成P阱层第一区域11及P阱层第二区域12，所述P阱层第一区域11与P阱层第二区域12相互交替规则排布，所述P阱层第一区域11中设置有N+注入区10，且在P阱层第一区域11的上方设有发射极接触孔13，所述发射极接触孔13贯通绝缘介质层6，并从绝缘介质层6上延伸到半导体基板17的第一主面18上。如图3和图6所示，在沿图5中A-A的截面上，为IGBT器件的有源区15采用沟槽结构的示意图。所述IGBT器件的N型半导体基板17包括两个主面，所述半导体基板17的上表面为第一主面18，下表面为第二主面19 ;所述第一主面18与第二主面19之间包括有N型漂移区I，在所述N型漂移区I的上方设置有P阱层2和元胞沟槽7，所述元胞沟槽7由第一主面18垂直向下延伸，深度深入至P阱层2下方，所述元胞沟槽7将P阱层2分隔为多个相互交替排布的P阱层第一区域11和P阱层第二区域12，所述P阱层第一区域11具有第一宽度m，P阱层第二区域12具有第二宽度n，一般地，第一宽度m与第二宽度η相等，P阱层第一区域11与P阱层第二区域12为同一制造层，在N型漂移区I内的深度相一致。所述元胞沟槽7内壁表面生长有绝缘栅氧化层8，元胞沟槽7内淀积填充有导电多晶硅9，在所述P阱层第一区域11上方设置有左右对称的N型注入区10，所述N型注入区10与元胞沟槽7外侧壁相接触；Ρ阱层第二区域12对应的第一主面上覆盖有绝缘介质层5，所述绝缘介质层5同时覆盖元胞沟槽7槽口，P阱层第一区域11对应的第一主面18上设置有发射极接触孔13，所述发射极接触孔13正对其下方的P阱层第一区域11，在所述绝缘介质层6上方覆盖有发射极金属层5，所述发射极金属层5填充发射极接触孔13内，并与P阱层第一区域11保持相等电位；所述N型漂移区I下方包含有N型场截止区14，所述N型场截止区14位于N型漂移区I底部，并靠近半导体基板17的第二主面19，所述N型场截止区14的N型杂质浓度高于N型漂移区I的N型杂质浓度；所述N型场截止区14下面设置有P型注入区3，所述P型注入区3对应的上表面与N型场截止区14相接触，所述P型注入区3对应的下表面为第二主面19，所述第二主面19表面覆盖有集电极金属层4，通过集电极金属层4能够形成IGBT器件的集电极端25 ;同时,通过发射极金属层5能够形成IGBT器件的发射极端27，通过有源区15内的导电多晶硅并联后形成IGBT器件的栅极端26。如图7所示，在沿图3中B-B的截面上，所述P阱层第一区域11上部的N型注入区10连接成整体，其上方发射极接触孔13内的发射极金属层5与N型注入区10相连接，并保持相等电位。如图4所示为本实用新型IGBT器件的有源区15采用平面型元胞结构的示意图。当有源区15采用平面型结构时，在所述IGBT器件的截面上行，所述导电多晶硅9位于第一主面18上，导电多晶硅9与第一主面18间生长有绝缘栅氧化层8，所述导电多晶硅9与导电多晶硅9两侧侧下方的P阱层第一区域11、P阱层第二区域12部分交叠，且导电多晶硅9与部分交叠的P阱层第一区域11内N型注入区10相交叠，导电多晶硅9被上方的绝缘 介质层6包裹覆盖，第一主面18上方的绝缘栅氧化层8及导电多晶硅9构成平面型元胞结构。在N型漂移区I内，P阱层第一区域11与P阱层第二区域12通过N型漂移区I及上方的绝缘栅氧化层8、导电多晶硅9相隔离。所述N型漂移区I下方包含有N型场截止区14，所述N型场截止区14位于N型漂移区I底部，并靠近半导体基板17的第二主面19，所述N型场截止区14的N型杂质浓度高于N型漂移区I的N型杂质浓度；所述N型场截止区14下面设置有P型注入区3，所述P型注入区3对应的上表面与N型场截止区14相接触，所述P型注入区3对应的下表面为第二主面19，所述第二主面19表面覆盖有集电极金属层4，通过集电极金属层4能够形成IGBT器件的集电极端25 ;同时，通过发射极金属层5能够形成IGBT器件的发射极端27，通过有源区15内的导电多晶硅并联后形成IGBT器件的栅极端26。如图8 图18所示当IGBT器件的有源区15采用元胞沟槽结构时，上述IGBT器件可以通过下述工艺步骤形成a、提供具有两个相对主面的N型的半导体基板17，所述两个主面包括第一主面18和第二主面19 ;半导体基板17的第一主面18与第二主面19间包括N型漂移区I ;如图8所不半导体基板17的材料包括娃,半导体基板17的上表面形成第一主面18，半导体基板17的下表面形成第二主面19 ；b、在上述第一主面上淀积硬掩膜层20 ;所述硬掩膜层20可以采用LPTEOS (低压化学气相沉积四乙基原硅酸盐)、热氧化二氧化硅加化学气相沉积二氧化硅或热二氧化硅加氮化硅；C、选择性的掩蔽和刻蚀硬掩膜层20，形成沟槽刻蚀的硬掩膜，并在第一主面18上刻蚀形成沟槽，所述沟槽包括元胞沟槽7 ;如图9所示示出了本实用新型中有源区15内的沟槽结构，终端保护区16的结构可以与现有结构一致；d、去除所述第一主面18上的硬掩膜层20，在所述沟槽内壁表面生长绝缘栅氧化层8，并在所述内壁表面生长有绝缘栅氧化层8的沟槽内淀积导电多晶硅9 ;e、刻蚀去除第一主面18上的导电多晶硅9，得到沟槽内导电多晶硅9 ；[0061]如图10所示当向沟槽内淀积导电多晶硅9时，相应的导电多晶硅9除填充在元胞沟槽7内外还会覆盖第一主面18上，需要除去第一主面18上的导电多晶硅9 ；f、在第一主面18上，自对准注入P型杂质离子，并通过高温推结形成P阱层2，P阱层2通过元胞沟槽7及导电多晶硅9分隔形成P阱层第一区域11及P阱层第二区域12 ；如图11所示；g、在所述第一主面18上，进行源区光刻，并注入高浓度的N型杂质离子，并通过高温推结得到位于P阱层第一区域11内的N+注入区10 ；如图12所示为了能够在P阱层第一区域11内的N+注入区10，在与P阱层第二区域12对应的第一主面18上设置注入遮挡层21，通过注入遮挡层21能够避免在P阱层第二区域12内形成N+注入区10，注入遮挡层21可以为光刻胶；h、在上述第一主面18上,淀积绝缘介质层6 ；如图13所示所述绝缘介质层6覆盖于半导体基板17的第一主面18，即同时覆盖元胞沟槽7的槽口及元胞沟槽7两侧区域；绝缘介质层6为非掺杂硅玻璃(USG)、硼磷硅玻璃(BPSG)或磷硅玻璃(PSG)，所述半导体基板的材料包括硅；i、选择性的掩蔽和刻蚀绝缘介质层6，形成位于P阱层第一区域11上方的发射极接触孔13 ；如图14所示通过刻蚀绝缘介质层6能够得到发射极接触孔13，所述发射极接触孔13从绝缘介质层6的表面延伸到第一主面18上；j、在所述绝缘介质层6上方淀积金属层，所述金属层的材料可以常规的金属材料；k、选择性的掩蔽和刻蚀金属层，形成发射极金属层5，所述发射极金属层5填充发射极接触孔13内，并与P阱层第一区域11相接触保持等电位，如图15所示；I、对所述半导体基板17的第二主面19进行研磨减薄；所述研磨减薄的厚度根据IGBT的使用环境进行设置；m、对经过减薄后的第二主面19注入N型杂质离子，形成N型场截止区14 ；如图16所示形成N型场截止区14的N型杂质离子浓度不低于N型漂移区I的N型杂质离子浓度；η、对第二主面19注入P型杂质离子，并通过高温退火进行杂质激活，形成P型注入区3 ;如图17所示；O、在第二主面19表面淀积金属层，形成集电极金属层4，所述集电极金属层4与P型注入区3欧姆接触，如图18所示。当IGBT器件的有源区15采用平面型结构时，可以通过下述工艺步骤形成，具体为a、提供具有两个相对主面的N型的半导体基板17，所述两个主面包括第一主面18和第二主面19 ;半导体基板17的第一主面18与第二主面19间包括N型漂移区I ;b、在所述第一主面18上生长绝缘栅氧化层8 ；C、在生长有绝缘栅氧化层8的第一主面18上淀积导电多晶硅9 ；d、选择性的掩蔽和刻蚀导电多晶硅9 ；e、在第一主面18上，以导电多晶娃9为掩蔽层自对准注入P型杂质，并通过高温推结形成P阱层第一区域11和P阱层第二区域12 ；f、在所述第一主面18上，进行源区光刻，并注入高浓度的N型杂质离子，并通过高温推结得到位于P阱层第一区域11内的N+注入区10 ；g、在上述第一主面18上，淀积绝缘介质层6 ；h、选择性的掩蔽和刻蚀绝缘介质层6，形成位于P阱层第一区域11上方的发射极接触孔13 ；i、在所述绝缘介质层6上方淀积金属层；j、选择性的掩蔽和刻蚀金属层，形成发射极金属层5，所述发射极金属层5填充发射极接触孔13内，并与P阱层第一区域11相接触保持等电位； k、对所述半导体基板17的第二主面19进行研磨减薄；I、对经过减薄后的第二主面19注入N型杂质离子，形成N型场截止区14 ；m、对第二主面19注入P型杂质离子，并通过高温退火进行杂质激活,形成P型注入区3 ;η、在第二主面19表面淀积金属层,形成集电极金属层4。其中，当有源区15采用平面型元胞结构时，相应形成过程的工艺条件及采用的材料均可以参照采用沟槽型元胞结构，此处不再详述。如图19所示，使用时，通过集电极金属层4形成IGBT器件的集电极端25，通过发射极金属层5形成IGBT器件的发射极端27，通过并联的导电多晶硅9形成IGBT器件的栅极端26。在所述IGBT器件正向导通时，即器件的栅极导电多晶硅施加高于器件开启电压Vth的栅极-发射极电压Vge，同时，集电极端25施加一个正电压Vce，所述IGBT器件的第二主面19处的P型注入区3向N型漂移区I内注入空穴载流子，所述空穴载流子的一部分穿过P阱层第一区域11直至发射极金属层5，从而形成空穴电流24，而空穴载流子的另一部分由于P阱层第二区域12为浮置设置，因此无法穿越P阱层第二区域12而在P阱层第二区域12下方附近区域累积增多，当此处的空穴载流子积累到浓度远远超过此处N型漂移区I的本征载流子浓度时，即出现电导调制效应，此处半导体基板17的电阻率因大量积累的空穴载流子而明显降低，从而降低了器件的导通饱和压降Vcesat。如图20所示，是采用本实用新型结构与另外两种目前常用结构(NPT结构和场截止结构)制作同一款1200V 25AIGBT后的Vcesat实测值比较，三种结构的IGBT器件使用相同的半导体基板材料和芯片面积，其中本实用新型结构与场截止结构具有相同厚度的N型漂移区，而NPT结构的N型漂移区比前两者厚约30um，由图中曲线可以看出，采用本实用新型结构的IGBT的Vcesat明显比另两种结构的Vcesat要低，在电流密度为80A/cm2时，本实用新型结构要比NPT型结构低约40 %，比场截止结构低约20 %。由于器件在正向导通时P阱层第一区域11内会形成导电沟道来流通电子电流23，原理同普通N型MOSFET的导电沟道22，而P阱层第二区域12则不会形成导电沟道，因此，器件并联的沟道数量会明显减少，从而大大降低器件的饱和电流，饱和电流降低会有利于提高器件的短路电流耐量，具体来讲，当给定器件的短路电流测试条件时，器件的短路电流持续时间会增长，这样可以提高器件的抗冲击能力。如图21所示，在所述IGBT器件耐压工作时，即器件的栅极导电多晶硅9与发射极端27保持零电位，同时，集电极端25上保持一个正向高电位Vce，此时，器件的耗尽层会绝大部分向N型漂移I区内扩展延伸，方向指向第二主面19，图21中右侧的电场强度坐标系与左侧本实用新型IGBT器件工作时的电场强度相对应一致,横坐标表不相应的电场强度，纵坐标与IGBT器件的位置相对应。由于半导体基板经过背面减薄，因此剩余的N型漂移区I厚度不足以完全承担所有电场，当耗尽层扩展到N型漂移区I与N型场截止区14时会继续向N型场截止区内扩展，由于N型场截止区14具有较高的杂质浓度，因此，电场梯度会在此处变陡，并完全终止于N型场截止区14内，达到承担指定Vce电压的目的；由于半导体基板17厚度经过减薄，因此器件在正向导通时的Vcesat也会明显降低。本实用新型中的P阱层第一区域11与P阱层第二区域12为同一制造层，对比现有IGBT制造工艺并未增加任何工艺步骤，因此，器件的制造成本并未增加，可以与现有成熟的IGBT制造工艺兼容；除此以外，P阱层第一区域11的第一宽度m与P阱层第二区域12的第二宽度η可以依照指定设计尺寸来设置，从而方便的调节器件的Vcesat与饱和电流， 简单易行。
权利要求1.一种具有低导通饱和压降的IGBT，在所述IGBT器件的俯视平面上，包括位于半导体基板上的有源区和终端保护区，所述有源区位于半导体基板的中心区域，终端保护区环绕包围有源区；在所述IGBT器件的截面上，所述半导体基板具有两个相对的主面，所述主面包括第一主面和第二主面，半导体基板的第一主面与第二主面间包括第一导电类型漂移区；所述有源区内包含并联连接的导电多晶硅；其特征是 在所述IGBT器件的截面上，在有源区对应的第一导电类型漂移区内设置第二导电类型层，所述第二导电类型层通过导电多晶硅及绝缘栅介质层分隔成若干第二导电类型层第一区域及第二导电类型层第二区域，第二导电类型层第一区域与第二导电类型层第二区域在第一导电类型漂移区内相互交替规则排布，并通过导电多晶硅及绝缘栅介质层间隔； 在所述IGBT器件的截面上，半导体基板的第一主面上覆盖有绝缘介质层，且所述绝缘介质层覆盖在相应的导电多晶硅上；第二导电类型层第一区域内设置对称分布的第一导电类型注入区，所述第一导电类型注入区与相应的绝缘栅介质层相接触，且第二导电类型层第一区域上方设有发射极接触孔，所述发射极接触孔贯通绝缘介质层并延伸到第一主面上；发射极接触孔内填充有发射极金属层，且所述发射极金属层覆盖于绝缘介质层上，发射极金属层与第二导电类型层第一区域欧姆接触。
2.根据权利要求I所述的具有低导通饱和压降的IGBT，其特征是在所述IGBT器件的截面上，第二导电类型层第一区域具有第一宽度，第二导电类型层第二区域具有第二宽度，第二导电类型层第一区域与第二导电类型层第二区域为同一制造层。
3.根据权利要求I所述的具有低导通饱和压降的IGBT，其特征是在所述IGBT器件的截面上，所述第一导电类型漂移区内包括第一导电类型场截止区，所述第一导电类型场截止区位于第一导电类型漂移区的底部，并靠近半导体基板的第二主面；第一导电类型场截止区的第一导电类型杂质浓度不低于第一导电类型漂移区的第一导电类型杂质浓度。
4.根据权利要求3所述的具有低导通饱和压降的IGBT，其特征是在所述IGBT器件的截面上，在所述第一导电类型漂移区内对应第一导电类型场截止区下方设置第二导电类型注入区，第二导电类型注入区与第一导电类型场截止区相接触，第二导电类型注入区对应与第一导电类型场截止区相接触的另一表面为第二主面；半导体基板的第二主面上覆盖有集电极金属层，所述集电极金属层与第二导电类型注入区欧姆接触。
5.根据权利要求I所述的具有低导通饱和压降的IGBT，其特征是在所述IGBT器件的截面上，所述有源区采用沟槽元胞结构，所述元胞沟槽位于第二导电类型层内，深度伸入第二导电类型层下方的第一导电类型漂移区内；绝缘栅氧化层生长并覆盖于元胞沟槽的内壁及底部表面，导电多晶娃填充于生长有绝缘栅氧化层的元胞沟槽内；元胞沟槽及元胞沟槽内的导电多晶硅将第二导电类型层分隔成第二导电类型层第一区域及第二导电类型层第二区域，第二导电类型层第一区域内的第一导电类型层注入区与对应元胞沟槽一侧侧壁相接触；绝缘介质层覆盖在元胞沟槽的槽口，元胞沟槽内的绝缘栅氧化层与导电多晶硅形成沟槽型元胞结构。
6.根据权利要求I所述的具有低导通饱和压降的IGBT，其特征是在所述IGBT器件的截面上，所述有源区采用平面元胞结构；所述导电多晶硅位于第一主面上，导电多晶硅与第一主面间生长有绝缘栅氧化层，所述导电多晶硅与导电多晶硅两侧侧下方的第二导电类型层第一区域、第二导电类型层第二区域部分交叠，且导电多晶硅与部分交叠的第二导电类型层第一区域内第一导电类型注入区相交叠，导电多晶硅被上方的绝缘介质层包裹覆盖，第一主面上 方的绝缘栅氧化层及导电多晶硅构成平面型元胞结构。
专利摘要本实用新型涉及一种具有低导通饱和压降的IGBT，其在有源区区内设置第二导电类型层，第二导电类型层通过导电多晶硅及绝缘栅介质层分隔成若干第二导电类型层第一区域及第二导电类型层第二区域；半导体基板的第一主面上覆盖有绝缘介质层；第二导电类型层第一区域内设置对称分布的第一导电类型注入区，第一导电类型注入区与相应的绝缘栅介质层相接触，且第二导电类型层第一区域上方设有发射极接触孔，发射极接触孔贯通绝缘介质层并延伸到第一主面上；发射极接触孔内填充有发射极金属层，且所述发射极金属层覆盖于绝缘介质层上，发射极金属层与第二导电类型层第一区域欧姆接触。本实用新型具有较低的饱和压降Vcesat和较高的耐冲击性能。
文档编号H01L29/06GK202473930SQ20122008552
公开日2012年10月3日 申请日期2012年3月8日 优先权日2012年3月8日
发明者叶鹏, 朱袁正 申请人:无锡新洁能功率半导体有限公司