专利名称：一种高性能半导体器件的制作方法
技术领域：
一种高性能半导体器件技术领域[0001]本实用新型涉及半导体器件技术领域，特别涉及一种高性能半导体器件。
背景技术：
[0002]随着社会的进步，科技的发展，半导体集成电路芯片因其体积小，处理能力强而得到越来越广泛的使用。而在半导体器件中，特别是具有多个半导体电子元件的半导体器件中，需要采用接合线使电路基板或者管脚与芯片电连接。[0003]在现有的半导体器件中，为了满足高性能半导体电子元件的导电要求，一般采用导电性能良好的金线作为接合线，但众所周知，金线价格昂贵，大大增加了半导体器件的生产成本。因此，有人采用铜线或者铝线替代金线作为连接线，这可大大降低成本，但是铜线的导电性能和可靠性等常常无法满足高性能半导体器件的要求，影响半导体器件的整体性倉泛。[0004]因此，为解决现有技术中的不足之处，提供一种既能节约生产成本，同时能满足高性能芯片的导电要求的高性能半导体器件显得尤为重要。发明内容[0005]本实用新型的目的在于避免上述现有技术中的不足之处而提供一种既能不影响高性能芯片的性能，同时又能有效降低生产成本的高性能半导体器件。[0006]本实用新型的目的通过以下技术方案实现[0007]提供了一种高性能半导体器件，包括电路基板和管脚，还包括分别设置于对应的电路基板上的MOS芯片和IC芯片，所述MOS芯片通过铜线分别与管脚和电路基板电连接， 所述IC芯片通过金线分别与MOS芯片、管脚和电路基板电连接。[0008]其中，还包括有引线框架，所述管脚和电路基板设置于引线框架的焊接区上。[0009]其中，所述引线框架的焊接区对应的外部设置有散热片。[0010]其中，所述铜线和金线表面均包覆有包覆层。[0011]本实用新型的有益效果本实用新型提供了一种高性能半导体器件，包括有电路基板和管脚，还包括分别设置于对应的电路基板上的MOS芯片和IC芯片，所述MOS芯片通过铜线与管脚和电路基板电连接，所述IC芯片通过金线与MOS芯片、管脚和电路基板电连接。由于IC芯片的导电要求较高，所以采用了金线作为导电介质，而MOS芯片的导电要求相对较低，因此采用铜线即可满足要求。与现有技术相比，本实用新型在同一半导体器件中同时采用金线和铜线作为导电介质，可在较低的生产成本下满足高性能半导体芯片的，获得低成本，高性能的半导体器件。
[0012]利用附图对本实用新型作进一步说明，但附图中的实施例不构成对本实用新型的任何限制，对于本领域的普通技术人员，在不付出创造性劳动的前提下，还可以根据以下附图获得其它的附图。[0013]图I为本实用新型一种高性能半导体器件的实施例的内部结构示意图。[0014]图2为本实用新型一种高性能半导体器件的实施例的结构示意图。[0015]在图I和图2中包括有[0016]I——电路基板、2——管脚、3——MOS芯片、4——IC芯片、5——铜线、6——金线、 7——引线框架、8——散热片。
具体实施方式
[0017]结合以下实施例对本实用新型作进一步描述。[0018]本实用新型一种高性能半导体器件的具体实施方式
，如图I至图2所示，包括有电路基板I和管脚2，还包括分别设置于对应的电路基板I上的MOS芯片3和IC芯片4，所述 MOS芯片3通过铜线5分别与管脚2和电路基板I电连接，所述IC芯片4通过金线6分别与MOS芯片3、管脚2和电路基板I电连接。由于IC芯片4的导电要求较高，所以采用了金线6作为连接线，而MOS芯片3的导电要求相对较低，因此，采用铜线5即可满足要求。与现有技术相比，本实用新型在同一半导体器件中同时采用金线6和铜线5作为连接线，可在较低的生产成本下，满足高性能半导体芯片的要求，从而获得低成本，高性能的半导体器件。[0019]本实施例中，还包括有引线框架7，所述管脚2和电路基板I设置于引线框架7的焊接区上。使各个芯片能够更好的定位以及固定，便于进行封装。[0020]本实施例中，所述引线框架7的焊接区对应的外部设置有散热片8。由于在半导体电子元件工作时会产生大量的热量，如不及时散热会严重影响半导体元件的性能甚至烧坏元件。通过设置散热片8能有效将半导体元件产生的热量向外传导，达到散热的目的，使得高性能半导体元件能正常工作，不影响性能。[0021]本实施例中，所述铜线5和金线6表面均包覆有包覆层。通过设置包覆层能有效提高铜线5以及金线6的耐高温特性，耐迁移特性等，提高半导体器件的稳定性，同时也减少了连接线之间可能产生的寄存性电容，提高半导体器件质量。[0022]最后应当说明的是，以上实施例仅用以说明本实用新型的技术方案，而非对本实用新型保护范围的限制，尽管参照较佳实施例对本实用新型作了详细地说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的实质和范围。
权利要求1.一种高性能半导体器件，包括电路基板(1)和管脚(2)，其特征在于还包括分别设置于对应的电路基板(1)上的MOS芯片(3 )和IC芯片(4)，所述MOS芯片(3 )通过铜线(5 ) 分别与管脚(2)和电路基板(1)电连接，所述IC芯片(4)通过金线(6)分别与MOS芯片(3)、 管脚(2)和电路基板(1)电连接。
2.如权利要求1所述的一种高性能半导体器件，其特征在于还包括引线框架(7)，所述管脚(2 )和电路基板(1)设置于引线框架(7 )的焊接区。
3.如权利要求2所述的一种高性能半导体器件，其特征在于所述引线框架(7)的焊接区对应的外部设置有散热片(8)。
4.如权利要求1所述的一种高性能半导体器件，其特征在于所述铜线(5)和金线(6) 表面均包覆有包覆层。专利摘要本实用新型涉及半导体器件技术领域，特别涉及一种高性能半导体器件，其结构包括有电路基板和管脚，还包括分别设置于对应的电路基板上的MOS芯片和IC芯片，所述MOS芯片通过铜线与管脚和电路基板电连接，所述IC芯片通过金线与MOS芯片、管脚和电路基板电连接。由于IC芯片的导电要求较高，所以采用了金线作为导电介质，而MOS芯片的导电要求相对较低，因此采用铜线即可满足要求。与现有技术相比，本实用新型在同一半导体器件中同时采用金线和铜线作为导电介质，可在较低的生产成本下满足高性能半导体芯片的，获得低成本，高性能的半导体器件。
文档编号H01L23/532GK202816933SQ20122046875
公开日2013年3月20日 申请日期2012年9月14日 优先权日2012年9月14日
发明者罗艳玲 申请人:杰群电子科技(东莞)有限公司