半导体存储器装置制造方法

半导体存储器装置制造方法
【专利摘要】根据实施例的一种半导体存储器装置包括存储器基元阵列，该存储器基元阵列包括存储器基元层，所述存储器基元层包含可通过操作以根据不同的电阻状态存储数据的多个存储器基元；以及可通过操作对所述存储器基元进行存取的存取电路，所述存储器基元在施加具有第一极性的电压时，将所述电阻状态从第一电阻状态改变为第二电阻状态，以及在施加具有第二极性的电压时，将所述电阻状态从所述第二电阻状态改变为所述第一电阻状态，所述存取电路将对所述存储器基元进行存取所需的电压施加到与选择的存储器基元相连的所述第一线和所述第二线，并将与未选择的存储器基元相连的所述第一线和所述第二线中的至少一者置于浮动状态以对所述选择的存储器基元进行存取。
【专利说明】半导体存储器装置
[0001]相关申请的交叉引用
[0002]本申请基于并要求2011年3月24日提交的编号为2011-65619的在先日本专利申请的优先权，该申请的全部内容通过弓I用的方式并入于此。
【技术领域】
[0003]本发明涉及半导体存储器装置。
【背景技术】
[0004]作为能够存储大量使用数据的半导体存储器装置，可以容易地在三维空间内形成的可变电阻存储器(ReRAM:电阻随机存取存储器)等存储器已经引起了人们的关注。这些可变电阻存储器的基元(cell)特征在于非对称的电压-电流特性，此特性根据施加到存储器基元的电压的极性而显著变化。
[0005]通常，包括可变电阻存储器基元的半导体存储器装置通过将与施加到选择的存储器基元的偏压不同的偏压从外部施加到所有未选择的存储器基元以对这些选择的存储器基元进行存取，将作为选择目标的存储器基元(下面称为“选择的存储器基元”)与其它存储器基元(下文称为“未选择的存储器基元”)区分开来。根据偏压设置，可以增加未选择的存储器基元的失败操作界限，从而确保基元阵列可靠地操作。但是设置偏压并不容易，当要在最优偏压条件下进行存取时，会出现例如电流消耗增加的问题。
[0006]因此，当这些可变电阻存储器在大容量存储半导体存储器装置中使用时，存取目标基元阵列的大小不能充分增加。因此，存储器基元在半导体存储器装置中的占有率降低，无法充分发挥三维结构的优势。
[0007][专利文献I] JP2OlO-33675A

【发明内容】

[0008]半导体存储器装置包括存储器基元阵列，该存储器基元阵列包括存储器基元层，存储器基元层包含多个第一线、多个与第一线交叉的第二线，以及设置在多个第一线和第二线的交叉处并且通过操作根据不同的电阻状态存储数据的多个存储器基元；以及存取电路，其通过操作经由第一线和第二线存取存储器基元，存储器基元在施加具有第一极性的特定电压时，将电阻状态从第一电阻状态变为第二电阻状态，以及在施加具有极性与第一极性相反的第二极性的特定电压时，将电阻状态从第二电阻状态变为第一电阻状态，以及存取电路将对存储器基元进行存取所需的电压施加到与选择的存储器基元相连的第一线和第二线，并将与未选择的存储器基元相连的第一线和第二线中的至少一者置于浮动状态以对选择的存储器基元进行存取。
【专利附图】

【附图说明】
[0009]图1是示出根据第一实施例的半导体存储器装置的结构的图。[0010]图2是根据同一实施例的半导体存储器装置中的存储器基元阵列的一部分的透视图。
[0011]图3A是示出根据同一实施例的半导体存储器装置中的存储器基元的电路符号的图。
[0012]图3B是示出根据同一实施例的半导体存储器装置中的存储器基元的电压-电流特性的图。
[0013]图4是根据同一实施例的半导体存储器装置中的存储器基元阵列的一部分的等价电路图。
[0014]图5是示出根据同一实施例的半导体存储器装置中的浮动存取方法的图。
[0015]图6是示出根据同一实施例的半导体存储器装置中的浮动存取方法的处于待命状态的存储器基元阵列的偏压状态的图。
[0016]图7是示出根据同一实施例的半导体存储器装置中的浮动存取方法的处于主动待命状态的存储器基元阵列的偏压状态的图。
[0017]图8是示出根据同一实施例的半导体存储器装置中的浮动存取方法的处于存取状态的存储器基元阵列的偏压状态的图。
[0018]图9是示出根据同一实施例的半导体存储器装置中的浮动存取方法的存取状态的存储器基元阵列的电压状态的图。
[0019]图10是示出根据同一实施例的半导体存储器装置中的浮动存取方法的处于存取状态的存储器基元阵列的偏压状态的图。
[0020]图11是示出根据同一实施例的半导体存储器装置中在出现缺陷时的处理方法的图。
[0021]图12是示出根据第二实施例的半导体存储器装置中的位线和字线的选择实例的图。
[0022]图13是示出根据同一实施例的半导体存储器装置中的位线和字线的选择实例的图。
[0023]图14是示出根据同一实施例的半导体存储器装置中的位线和字线的选择实例的图。
[0024]图15是示出根据第三实施例的半导体存储器装置中的读操作的图。
[0025]图16是示出根据同一实施例的半导体存储器装置中的选择的位线和未选择的位线上的电压变化的图。
[0026]图17是示出根据第四实施例的半导体存储器装置中的浮动存取方法的处于存取状态的电流路径的影响的图。
[0027]图18是示出根据同一实施例的半导体存储器装置中的浮动存取方法的处于存取状态的存储器基元阵列的偏压状态的图。
[0028]图19是示出根据同一实施例的半导体存储器装置中的浮动存取方法的处于存取状态的存储器基元阵列的偏压状态的图。
[0029]图20是示出根据第五实施例的半导体存储器装置中的行控制电路的结构的图。【具体实施方式】[0030]下面将参照附图描述根据实施例的半导体存储器装置。
[0031][第一实施例]
[0032]<半导体存储器装置的结构>
[0033]图1是示出根据第一实施例的半导体存储器装置的结构的图。该半导体存储器装置包括存储器基元阵列I。存储器基元阵列I包括多个堆叠的存储器基元垫(存储器基元层)。每个存储器基元垫(mat)包含多个位线BL (第一线)和多个字线WL (第二线)，以及通过这些字线WL和位线BL选择的存储器基元MC。
[0034]存储器基元垫中的位线BL电连接到列控制电路2，该控制电路可通过操作控制位线BL并执行擦除存储器基元MC中的数据，将数据写入存储器基元MC以及从存储器基元MC读取数据(在下文中，擦除存储器基元MC中的数据和将数据写入存储器基元MC被统称为“写操作”，从存储器基元MC读取数据被称为“读操作”。此外，写操作和读操作被统称为“存取操作”)。列控制电路2包括位线驱动器2’，该驱动器可通过操作将存取操作所需的电压提供给位线BL，列控制电路2还包括感测放大器SA，该放大器可通过操作感测和放大在读操作时在存储器基元MC流动的电流以确定在存储器基元MC中存储的数据。
[0035]另一方面，存储器基元垫中的字线WL电连接到行控制电路3，该电路可通过操作，在存取操作时在字线EL中进行选择。行控制电路3包括字线驱动器3’，该驱动器可通过操作将存取操作所需的电压提供给字线WL。行控制电路3与列控制电路2 —起包含在存取电路中。
[0036]图2是示出存储器基元阵列I的一部分的透视图。
[0037]存储器基元阵列I是交叉点类型的存储器基元阵列。存储器基元阵列I中的存储器基元垫MM包括多个平行布置的位线BL，以及多个在与位线BL交叉的方向上平行布置的字线WL。位线BL和字线WL的每个交叉处设置有夹在这两种线之间的存储器基元MC。存储器基元阵列I包括以多层堆叠的多个这样的存储器基元垫MM，如上所述，其中垂直相邻的存储器基元垫MM共用字线WL或位线BL。在图2的实例中，位于存储器基元阵列I的最低层的存储器基元垫MMO和邻近地位于存储器基元垫MMO之上的存储器基元垫MMl共用字线 WL00-WL02。
[0038]在下文中，一组布置在存储器基元垫丽中相同位置的位线BL (例如，位线BL00、BLlO和BL20)被称为“位线组”。类似地，一组布置在存储器基元垫丽中相同位置的字线WL (例如，字线WLOO和WL10)被称为“字线组”。此外，如图2中的虚线所示，在一个位线组和一个字线组的交叉处设置的一组存储器基元MC被称为“存储器基元组”。
[0039]图3A是示出存储器基元MC的电路符号的图。图3B是示出存储器基元MC的电压-电流特性的图。在下文中，图3A所示的节点Na被称为“阳极”，节点Ne被称为“阴极”。图3A中箭头所示的从阳极Na面向阴极Ne的方向被称为“正向”，与其相反的方向被称为“反向”。因此，当阴极Ne上的电压低于阳极Na上的电压时，偏压为正向偏压(第一极性)，而当阴极Ne上的电压高于阳极Na上的电压时，偏压为反向偏压(第二极性)。
[0040]存储器基元MC包括可变电阻元件并根据可变电阻元件的不同电阻状态存储数据。在下文中，包括处于高电阻状态(第一电阻状态)的可变电阻元件的存储器基元MC的状态被称为“复位状态”，而包括处于低电阻状态(第二电阻状态)的可变电阻元件的存储器基元MC的状态被称为“置位状态”。此外，将处于复位状态的存储器基元MC改变为置位状态的操作被称为“置位操作”，而将处于置位状态的存储器基元MC改变为复位状态的操作被称为“复位操作”。因此，写操作也包含“置位操作”和“复位操作”。
[0041]存储器基元MC具有固体电解质的性质。这是根据偏压方向(施加电压的极性)而使电压-电流特性非对称的性质，如图3B所示。从图3B可看出，存储器基元MC的电压-电流特性使得基元电流可以通过I?A exp (aV) (Α和α均为常数)来估计，除了施加电压V=O附近。当处于复位状态的存储器基元MC被施加正向偏压时，系数α几乎与当处于复位状态的存储器基元MC被施加反向偏压时以及当处于置位状态的存储器基元MC被施加反向偏压时的系数相同。相反，当处于置位状态的存储器基元MC被施加正向偏压时，系数α变得非常大。进一步地，在施加电压V=O的附近InI变为土
[0042]当处于复位状态的存储器基元MC被施加正向偏压时，存储器基元MC在从OV附近到置位电压Vset的施加电压V的范围内仍保持复位状态。在该实例中，流入存储器基元MC的基元电流I根据施加电压V的变化而可逆地变化(箭头a0)。当施加电压V变得等于或高于置位电压Vset时,存储器基元MC的状态从复位状态不可逆地改变为置位状态(置位操作)(箭头al)。
[0043]另一方面，当处于置位状态的存储器基元MC被施加正向偏压时，流入存储器基元MC的电流I根据施加电压V的变化而可逆地变化(箭头a2)。但是，即使在施加电压V升高时，只要处于置位状态的存储器基元MC被施加正向偏压，便不转换为复位状态。
[0044]当处于复位状态的存储器基元MC被施加反向偏压时，流入存储器基元MC的电流I根据施加电压V的变化而可逆地变化(箭头a3)。但是，即使在施加电压V升高时，只要处于复位状态的存储器基元MC被施加反向偏压，便不转换为置位状态。
[0045]另一方面，当处于置位状态的存储器基元MC被施加反向偏压时，存储器基元MC在从OV (从OV起的反向偏压)到电压-Vreset的施加电压范围内仍保持处于置位状态(在下文中，Vreset被称为“复位电压”)。在该实例中，流入存储器基元MC的基元电流I根据施加电压V的变化而可逆地变化(箭头a3)。当施加电压V变得等于或低于电压-Vreset时，存储器基元MC的状态从置位状态不可逆地改变为复位状态(复位操作)。
[0046]图4是示出存储器基元阵列I的一部分的等价电路图，即，图2中的虚线所示的存储器基元组MG。当使用图3A和3B所示的存储器基元MC配置具有三维结构的交叉点类型的存储器基元阵列I时，存储器基元垫MM以图4所示的这样的方式堆叠:使存储器基元MC的上下表面在每层反转。例如，存储器基元垫MMO中的存储器基元MC002和在邻近地位于存储器基元垫MMO之上的存储器基元垫MMl中的存储器基元MC102被布置成使得上下表面反转，夹住存储器基元垫MMO和MMl共用的字线WL00。这是因为即使垂直相邻的存储器基元垫丽共用位线BL或字线WL，存储器基元MC被设置成使得从位线BL面向字线WL的方向成为所有存储器基元垫MM中的正向。
[0047]<对存储器基元的存取操作>
[0048]下面的描述涉及对具有上述结构的半导体存储器装置中的存储器基元MC执行的存取操作。在下文中，使用图3B中的双极型存储器基元MC描述存取操作。但是，此处描述的存取操作的方法可应用于一般的存储器基元，前提是这些基元具有非对称的电压-电流特性。
[0049]在该实施例中，在选择存储器基元垫MM中的特定存储器基元MC时，存取操作所需的电压被施加到与选择的存储器基元MC相连的位线BL和字线WL，将其它位线BL和字线WL置于浮动状态。此处描述的浮动状态是未从外部提供/施加特定电位的状态。换言之，它对应于将与不期望进行存取的存储器基元MC相连的位线BL和字线WL中的至少一者置于浮动状态。在下文中，与选择的存储器基元相连的位线还可被称为“选择的位线”，与选择的存储器基元相连的字线还可被称为“选择的字线”，不与选择的存储器基元相连的位线还可被称为“未选择的位线”，不与选择的存储器基元相连的字线还可被称为“未选择的字线”，以及与未选择的位线和未选择的字线中的至少一者相连的存储器基元还可被称为“未选择的存储器基元”。
[0050]首先，描述的基础是基于通过所述方法对选择的存储器基元MC进行存取的可能性。存储器基元MC的阳极连接到位线BL，阴极连接到字线WL。因此，当对位线BL施加高电压，并且对字线WL施加低电压时，存储器基元MC被施加正向偏压。
[0051]如上所述，在该实施例的半导体存储器装置中，位线BL和字线WL由垂直相邻的存储器基元垫MM共用。当需要选择特定存储器基元垫MM中的一个存储器基元MC时，通过位线驱动器2’和字线驱动器3’驱动选择的位线BL和选择的字线WL，其中选择的存储器基元MC位于交叉点处。考虑此时在存储器基元阵列I中出现的电流路径。
[0052]在该实施例的半导体存储器装置实例中，选择位于选择的位线BL和选择的字线WL的交叉处的存储器基元MC。在该实例中，由于位线BL和字线WL在垂直相邻的存储器基元垫丽中反向使用，因此，从选择的位线BL导向选择的字线WL的电流路径(除了通过选择的存储器基元MC的电流路径)至少通过3个未选择的存储器基元MC (在下文中，仅通过3个未选择的存储器基元MC的最短电流路径可被称为“最短电流路径”)。在该实例中，最短电流路径其次通过的未选择的存储器基元被施加反向偏压。
[0053]例如，在图5所示的存储器基元阵列I中，位于位线BLll和字线WLOO的交叉处的存储器基元垫MMl中的存储器基元MClOl被视为选择的存储器基元。考虑这种情况。
[0054]选择的位线BLll被施加电压Vb，选择的字线WLOO被施加低于电压Vb的电压Vw。电压Vb-Vw是对存储器基元MC的存取操作所需的电压。此时，在从选择的位线BLll导向选择的字线WLOO的方向上，出现多个电流路径。电流路径PO是经由选择的存储器基元MClOl从选择的位线BLlI导向选择的字线WLOO的电流路径。通过该电流路径PO，对选择的存储器基元MClOl施加约为电压Vb-Vw的正向偏压。电流路径Pl是经由未选择的存储器基元MClIUMCOlI和MC001从选择的位线BLll导向选择的字线WLOO的最短电流路径。通过该电流路径Pl，存储器基元MCOl I被施加反向偏压。因此，存储器基元MCl 11和MCOl I仅被施加小于电压Vb-Vw的电压。电流路径P2是经由存储器基元MC211、MC210和MC100从选择的位线BLll导向选择的字线WLOO的最短电流路径。通过该电流路径P2，存储器基元MC210被施加反向偏压。因此，存储器基元MC211和MC100仅被施加小于电压Vb-Vw的电压。总之，可以确保未选择的存储器基元MC仅被施加小于施加到选择的存储器基元MC的电压的电压。
[0055]施加到未选择的存储器基元MC的电压是源自从位线驱动器2’和字线驱动器3’施加到选择的位线BL和选择的字线WL的电压并被多个未选择的存储器基元MC分压的电压。这可以在基元阵列垫MM的每个位置处通过自对准的方式确定。
[0056]对于传统的交叉点类型存储器基元阵列，跨未选择的存储器基元施加恒定偏压以避免对未选择的存储器基元的存取操作失败。在此存取方法的情况下，最短电流路径中点位于固定电压处。因此，根据在存储器基元垫中布置的未选择的存储器基元的位置，跨这些未选择的存储器基元施加非常大的偏压。因此，自对准情况被破坏，使得在很大程度上强制未选择的存储器基元接受在其中流动基元电流。
[0057]在此方面，在该实施例中，将未选择的位线BL和未选择的字线WL置于浮动状态。因此，只有施加到选择的位线BL和选择的字线WL的电压被用作固定条件。在这些条件下，存储器基元阵列I以自对准的方式稳定于这样的电压分布:将流入未选择的存储器基元中的基元电流总量降为最小。因此，可使存取操作时存储器基元阵列I中的电流消耗低于传统半导体存储器装置中的电流消耗。
[0058]在下文中，该实施例的存取操作方法被称为“浮动存取方法”。
[0059]<存储器基元存取过程>
[0060]下面的描述涉及通过浮动存取方法对存储器基元MC进行存取的过程。此处描述了简单的实例，其目标是存储器基元阵列I中堆叠的3X3存储器基元垫MM，其中对设置在存储器基元垫MMl中的位线BLll和字线WLOl的交叉处的存储器基元MClll进行存取。
[0061]图6是示出在对存储器基元MC进行存取之前的状态的图，即，保持存储器基元MC的电阻状态的存储器基元阵列I的偏压状态。在下文中，该状态被称为“待命状态”。
[0062]在待命状态中，所有位线BL和字线WL被设为几乎等于接地电压的电压Ns (第一电压或第四电压。在待命状态中，保持存储器基元MC的电阻状态，因此存储器基元阵列I中的数据可以固定。在待命状态下，任何存储器基元MC都不被施加偏压。
[0063]图7是示出即将对存储器基元MC进行存取之时存储器基元阵列I的偏压状态的图。在下文中，该状态被称为“主动待命状态”。
[0064]在主动待命状态下，存储器基元阵列I中的所有位线BL和字线WL被设为特定电压V (第二电压或第五电压)。该电压V根据写操作(置位操作和复位操作)和读操作具有不同的值。在写操作实例中，电压V变为几乎等于置位电压Vset、复位电压Vreset或这些电压附近的电压Vd —半的电压(?Vset/2、?Vreset/2、?Vd/2)。另一方面，在读操作实例中，电压V变为几乎等于存取电压Vacc的电压。存取电压Vacc是在读操作时在选择的位线BL上设定的电压。该电压低于置位电压Vset和复位电压Vreset，因此它无法改变存储器基元MC的状态。另外在主动待命状态中，与待命状态类似，任何存储器基元MC都没被施加偏压。
[0065]当在主动待命状态下在所有位线BL和字线WL上设置的电压V等于或低于在下面描述的存取状态下在位线BL或字线WL上设置的最大电压时，电压V便足够。因此，可针对感测放大器SA将电压设为适当的值。例如，在读操作实例中设定V=?Vacc/2或在写操作实例中设定V=Vd,这允许用于稳定基元电流的时间与感测放大器SA的激活相匹配。此外，可以对选择的位线、未选择的位线、选择的字线以及未选择的字线分别设置不同的最优电压。
[0066]图8是示出当数据实际被读出存储器基元MC时存储器基元阵列I的偏压状态的图。在下文中，除了该状态，下面将描述的存储器基元MC实际被改变为置位状态的状态，以及存储器基元MC实际被改变为复位状态的状态分别被称为“存取状态”。因此，存取操作包括3个状态:待命状态、主动待命状态和存取状态.[0067]在读操作(第一存取操作)的存取状态下，选择的位线BL被施加存取电压Vacc (第三电压)，选择的字线WLOl被施加电压Vs，同时将未选择的位线BL和未选择的字线WL置于浮动状态。图8使用V?表示处于浮动状态的位线BL和字线WL上的电压。
[0068]在该实例中，在主动待命状态下，所有位线BL和字线WL之前已被设为电压V=Vacc0因此，选择的位线BLll无法为处于浮动状态的未选择的位线BL和未选择的字线WL充电。因此，选择的位线BLll迅速根据选择的存储器基元MClll中的数据而展现出基元电流。当在感测放大器SA处感测到流入选择的位线BLll的基元电流时，可判定选择的存储器基元MClll的状态(置位状态或复位状态)。选择的存储器基元MC的置位状态和复位状态分别对应于“O”和“I”。因此，通过判定存储器基元MC的状态，可以读出在选择的存储器基元MClll中存储的数据。
[0069]处于浮动状态的位线BL和字线WL上的电压(电压V?)可根据布置在存储器基元阵列I中的存储器基元MC的位置以自对准方式稳定于特定电压。在处理期间，电流也流入未选择的存储器基元MC。流入未选择的存储器基元MC的电流可粗略分为间接正向电流和间接反向电流。当流经最短电流路径的电流在路上沿正向通过未选择的存储器基元时，该未选择的存储器基元被称为“间接正向电流流动的存储器基元”。当流经最短电流路径的电流在路上沿反向通过未选择的存储器基元时，该未选择的存储器基元被称为“间接反向电流流动的存储器基元”。图8分别利用空心箭头示出流入选择的存储器基元MC的基元电流，利用实线箭头示出间接正向电流流动的未选择存储器基元MC，以及利用虚线箭头示出间接反向电流流动的未选择存储器基元MC。空心箭头、实线箭头和虚线箭头还指示电流方向。
[0070]例如，当观察经由未选择的存储器基元MC10UMC100和MCllO从选择的位线BLll导向选择的字线WLOl的最短电流路径PO时，间接正向电流流入未选择的存储器基元MClOl和MCl 10，而间接反向电流流入未选择的存储器基元MC100。
[0071 ] 总之，可以发现，间接正向电流流入与选择的位线BLl I或选择的字线WLOl相连的未选择的存储器基元MC，而间接反向电流流入与连接到间接正向电流流动的存储器基元的未选择位线或未选择字线相同的未选择的位线BL或未选择的字线WL相连的未选择的存储器基元MC。此外，可以发现，间接正向电流或间接反向电流流动的未选择存储器基元MC可以仅存在于包含选择的存储器基元MClll的存储器基元垫MMl以及邻近地位于存储器基元垫MMl之上和之下的存储器基元垫MMO和丽2的范围内，而不存在于与存储器基元垫丽I不相邻的存储器基元垫MM3中。
[0072]图9是示出处于存储器基元MC的置位操作(第一存取操作)的存取状态的存储器基元阵列I的偏压状态的图。
[0073]在置位操作的存取状态下，选择的位线BLll被施加置位电压Vset (第三电压)，选择的字线WLOl被施加电压Vs，同时将未选择的位线BL和未选择的字线WL置于浮动状态。
[0074]在该实例中，在主动待命状态下，所有位线BL和字线WL之前已被设为电压V=?Vset/2。因此，放电电流无法集中于选择的字线WLOI，它还作为充电电流被提供给选择的位线BL11。此外，对于远离位线驱动器2’且接近字线驱动器3’的位置处的未选择的存储器基元MC，可以防止置位电压Vset附近的电压施加到其上，甚至防止瞬间施加。
[0075]处于浮动状态的位线BL和字线WL上的电压(电压V?)可根据存储器基元阵列I中布置的存储器基元MC的位置以自对准方式稳定在特定电压处。在处理期间，电流也流入未选择的存储器基元MC。该点与在读操作的存取状态下的情况相同。但是电压V的值不同，因此，存储器基元阵列I的偏压状态和电流的瞬态变化与其不同。
[0076]图10是示出处于存储器基元MC的复位操作(第二存取操作)的存取状态的存储器基元阵列I的偏压状态的图。
[0077]在复位操作的存取状态中，选择的位线BLl I被施加电压Vs，选择的位线WLOl被施加复位电压Vreset (第六电压)。该偏压状态与置位操作时的偏压状态相反。另一方面，将未选择的位线BL和未选择的字线WL置于浮动状态。
[0078]在实例中，在主动待命状态下，所有位线BL和字线WL之前已被设为电压V=?Vreset/2。因此，放电电流无法集中于选择的位线BLl I，它还作为充电电流被提供给选择的字线WL01。此外，对于远离字线驱动器3’且接近位线驱动器2’的位置处的未选择的存储器基元MC，可以防止复位电压Vreset附近的电压施加到其上，甚至防止瞬间施加。
[0079]处于浮动状态的位线BL和字线WL上的电压(电压V?)可根据在存储器基元阵列I中布置的存储器基元MC的位置以自对准方式稳定在特定电压处。在处理期间，电流也流入未选择的存储器基元MC。该点与在读操作和置位操作的存取状态下的情况相同。但是将选择的存储器基元MClll置于反向偏压状态。为此，间接正向电流流动的未选择存储器基元MC和间接反向电流流动的未选择存储器基元MC变得与在读操作和置位操作的存取状态下的情况完全相反。
[0080]使用上述浮动存取方法可以容易地处理存储器基元阵列I中的缺陷发生。接下来描述这一点。
[0081]在传统半导体存储器装置中，当它包含故障存储器基元时，考虑对其它存储器基元进行存取的影响。因此，使用备用存储器基元替代故障存储器基元或者通过电路方式将故障存储器基元与存储器基元阵列进行隔离作为为此提供的措施。
[0082]在此方面，在该实施例的浮动存取方法实例中，故障存储器基元可以在与该故障存储器基元相连的位线BL与字线WL之间短路。即使在这种情况下，在待命状态和主动待命状态下，这些位线BL和字线WL之间也没有电压差，不会导致问题。此外，在存取状态下，选择的存储器基元MC之外的存储器基元处于浮动状态。因此，当存储器基元阵列I内的电阻分布变化时，便呈现出缺陷的影响。因此，只要对位于远离包含缺陷发生部分的区域的存储器基元MC进行存取，便可忽略此影响。即，在读操作和写操作时，可通过地址管理充分地将异常电流流动区域和失败操作区域指示为禁止存取区域。
[0083]这就像不在磁盘和光盘中使用包含缺陷的区域，并且不将包含缺陷的区域作为存储元件而专门处理。当然可以提供地址信息来禁止像对存储元件那样进行内部存取。但是，不需要存储器基元阵列的电路系统使用冗余等提供支持。可以仅通过地址管理提供支持。
[0084]例如，缺陷在存储器基元阵列I中的特定部分发生。此时，在最坏情况下，如图11所示，在缺陷发生部分周围出现沿位线BL方向和字线WL方向延伸的十字形禁止存取区域。根据缺陷类型，禁止存取区域中甚至包含可正常存取的位置。它们取决于当对其进行存取时何时发生故障。因此，在实际使用状态中管理地址。
[0085]< 结论 >
[0086]因此，根据该实施例，在存取操作时，将选择的存储器基元之外的存储器基元置于浮动状态。这样，可以减少电流消耗。此外，仅需要产生浮动状态。因此，诸如线驱动器之类的周边电路可以包括在小空间内。进一步地，当缺陷在存储器基元阵列中发生时，不需要任何特殊电路来补偿缺陷，只需要地址管理来处理缺陷。因此，可以提供适合用于大容量文件存储器的半导体存储器装置。
[0087][第二实施例]
[0088]第一实施例描述了对一个存储器基元MC进行存取，而第二实施例描述了同时对多个存储器基元MC进行存取。
[0089]首先描述同时对多个存储器基元执行读操作。
[0090]图3A和3B所示的非对称可变电阻存储器基元(存储器基元MC)在大量电流持续流入其中时改变其特性。因此，对于用于监测基元电流的位线BL，需要在每个线上选择一个存储器基元以监测在每个存储器基元MC处的基元电流并对其进行控制。
[0091]因此，在该实施例中，在同时对多个存储器基元MC进行存取时，通过执行仅选择一个字线WL并选择多个位线BL。选择的字线WL与字线驱动器3’之间的距离缩短以在选择的字线WL的容许电流内选择尽可能多的位线BL。
[0092]检测流入选择的位线BL的基元电流大小Icell，需要与选择的位线BL处于同一环境的参考位线RBL。在读操作中，驱动位线BL和参考位线RBL(至少两个位线)，并且流入参考位线RBL的电流和流入选择的位线BL的基元电流Icell在感测放大器SA中进行比较，该放大器设置在选择的位线BL上一端处。该比较允许判定选择的存储器基元MC的电阻状态，即，选择的存储器基元MC中存储的数据。
[0093]下面的描述涉及同时对多个存储器基元MC执行置位操作。
[0094]在置位操作实例中，一个选择的字线WL被施加电压Vs，多个选择的位线BL被施加置位电压Vset，同时将未选择的位线BL和未选择的字线WL置于浮动状态。
[0095]在置位操作时，可以使用感测放大器SA。与选择的位线BL相连的该感测放大器SA在上述监测基元电流方面发挥作用。因此，感测放大器SA用于在置位操作中监测选择的存储器基元MC中的基元电流Icell。仅当感测放大器SA在从复位状态(高电阻状态)转变为置位状态(低电阻状态)时感测到基元电流Icell增加之时，位线BL才与位线驱动器2’进行隔离。这样可以防止额外的电流流入选择的存储器基元MC并且防止选择的存储器基元MC的特性发生变化。这可通过在感测放大器SA处对流入选择的位线BL的基元电流Icell分别进行监测来实现。
[0096]下面的描述涉及同时对多个存储器基元MC执行复位操作。
[0097]在复位操作实例中，一个选择的字线WL被施加复位电压Vreset，多个选择的位线BL被施加电压Vs,同时将未选择的位线BL和未选择的字线WL置于浮动状态。
[0098]在复位操作实例中，选择的存储器基元MC被施加反向偏压。在该实例中，因为使用图3B描述的非对称可变电阻存储器基元特性的关系，基元电流非常小。因此，选择位线BL的方法不会变得重要。因此，按原样转用置位操作中使用的选择解码器，从而通过与在置位操作时的相同方法选择位线BL。
[0099]在读操作、置位操作和复位操作的任一项中，位线BL仅接受由一个存储器基元MC引起的基元电流Icell流过。因此，可以使位线BL比字线WL长仍毫无问题。另一方面，字线WL同时驱动包括参考位线RBL在内的多个位线BL。这样，当选择包括参考位线RBL在内的η个位线BL时，需要字线WL容许大小为ηX Icell的电流。[0100]此外，以这样的方式选择多个位线BL:所述多个位线BL连接到与同一字线WL相连的存储器基元。
[0101]图12-14示出根据本实施例的选择位线BL的实例。图12_14中利用虚线示出的存储器基元和位线分别表示参考基元RC和参考位线RBL。
[0102]图12示出从同一存储器基元垫MM中选择多个存储器基元MC的实例。选择字线WLOO、位线BLlO和BLll使得能够同时对存储器基元垫丽I中的两个存储器基元MC100和MClOl进行存取。
[0103]图13示出从共用一个字线WL的垂直相邻的两个存储器基元垫MM中选择多个存储器基元MC的实例。选择字线WLOl、位线BLOO和BLll使得能够同时对存储器基元垫MMO中的存储器基元MC000以及存储器基元垫MMl中的存储器基元MClOl进行存取。
[0104]图14与图13类似，还示出从共用一个字线WL的垂直相邻的两个存储器基元垫MM中选择多个存储器基元的实例。在图14的实例中，不同于图13，选择属于同一位线组的位线BLOl和BLlI。这使得能够同时对存储器基元垫MMO中的存储器基元MC001以及存储器基元垫MMl中的存储器基元MClOl进行存取。
[0105]除了图12-14所示的实例，当落在共用同一个字线WL的存储器基元垫丽的范围内时，可以在字线WL的容许电流的范围内任意选择多个位线BL。
[0106]这样，该实施例可以发挥与第一实施例相同的效用，另外同时对多个存储器基元进行存取。这样，可以缩短存取操作的处理时间。
[0107][第三实施例]
[0108]第三实施例描述了一种从不同的存储器基元连续读取数据的方法。在下文中，通过此方法的读操作被称为“连续读操作”。
[0109]连续读操作方法可以从两方面考虑。第一种是固定选择的字线并在每个存取周期按顺序在位线中进行切换和选择的方法。第二种是固定选择的位线并在每个存取周期按顺序在字线中进行切换和选择的方法。在这些方法中，第二种在浮动存取方法实例中更有利。
[0110]图15是示出根据本实施例的半导体存储器装置中的连续读操作的图。图16是示出当本实施例的浮动存取方法用于对存储器基元进行一次存取时，位线上电压变化的图。
[0111]在读操作中，如在第一实施例中所述，在主动待命状态下，所有位线BL和字线WL被施加存取电压Vacc0之后，在存取状态下，选择的位线BL被施加存取电压Vacc，选择的字线WL被施加电压Ns’同时将未选择的位线BL和未选择的字线WL置于浮动状态。
[0112]在该实例中，如图16所示，选择的位线BL上的电压Vb在存取操作开始时(在时刻t0处)几乎不会从存取电压Vacc进行变化。另一方面，尽管在每个位线BL发生变化，但是未选择的位线上的电压Vb朝着电压Ns降低，从而降为显著地低于存取电压Vacc。
[0113]因此，如在第二方法中那样，位线BL上的电压Vb固定不变以减少存储器基元阵列I的偏压状态变化。这样可以更快地执行连续读操作。
[0114]总之，如图15所示，选择的位线BL上的电压Vb固定到存取电压Vacc(第七电压)，同时按顺序切换选择的字线WL。这需要使用接地电压附近的电压Vs (第九电压)驱动选择的字线WL。在浮动存取方法实例中，选择的字线Wl之外的字线处于浮动状态，并且相应地已经被放电为接近电压Vs。这样，当按顺序切换选择字线WL时，存储器基元阵列I的偏压状态无法显著变化。[0115]在连续读操作实例中，需要在切换选择的字线WL的每个存取周期初始化感测放大器SA。
[0116]这样，该实施例可以发挥与第一实施例相同的效用。此外，在连续读操作时，使用固定选择的位线并按顺序切换选择的字线的方法可以能够执行高速度、低功耗连续读操作的半导体存储器装置。
[0117][第四实施例]
[0118]第四实施例描述了具有共用字线驱动器3’的多个字线WL的半导体存储器装置。
[0119]在浮动存取方法实例中，仅使用特定电压驱动选择的位线BL和选择的字线WL。在该实例中，当字线WL属于不同的存储器基元垫MM时，它们可以共用字线驱动器3’。
[0120]首先描述在对特定存储器基元MC进行存取时改变偏压状态的存储器基元阵列I中的范围。
[0121]包含选择的存储器基元MC的选择的存储器基元垫MM上的电压主要对邻近地位于该选择的存储器基元垫MM的之上和之下并且被最短电流基元通过的存储器基元垫MM产生影响。在图17所示的实例中，当对设置在位线BLOl和字线WLlO的交叉处的存储器基元垫MMl中的存储器基元MClOl进行存取时，出现在图17中利用虚线示出的最短电流路径PO和Plo电流路径PO是经由邻近地位于存储器基元垫MMl之下的存储器基元垫MMO中的未选择的存储器基元MCOOl和MC000以及存储器基元垫MMl中的未选择的存储器基元MC100从选择的位线BLlO导向选择的字线WLlO的路径。电流路径Pl是经由存储器基元垫丽I中的未选择的存储器基元MClll以及邻近地位于存储器基元垫MMl之上的存储器基元垫MM2中的未选择的存储器基元MC210和MC200从选择的位线BLlO导向选择的字线WLlO的路径。因此，可以发现，当对存储器基元垫MMl中的存储器基元MC进行存取时，两个邻近地位于之上和之下的存储器基元垫MMO和MM2形成主要受到影响的范围。在下文中，此范围被称为“电流路径范围”。图17中由“float*”表示的字线是需要保持浮动状态并停留在自对准电压上的字线WL。
[0122]如在第二实施例中，当选择多个位线BL时，选择的存储器基元MC落在共用选择的字线WL的两个选择的存储器基元垫MM的范围内。当同时对多个存储器基元MC进行存取时，位于选择的字线WL的层之上和之下的每两个存储器基元垫MM形成主电流路径范围。
[0123]相反，主电流路径范围之外的区域中的电压设置几乎不对选择的存储器基元MC及其周边区域产生任何影响。因此，在主电流电路范围内利用“float*”示出的字线可以保持浮动状态并且不固定到特定电压的条件下，可以使用一个字线驱动器3’同时驱动包含选择的存储器基元垫MM在内的多个选择的存储器基元垫MM中的字线。因此，可以简单配置字线驱动器3’。
[0124]在该实施例中，在存储器基元垫MM堆叠方向上对齐的字线每隔一个共用字线驱动器3’。总之，在同一字线组中，从低层起偶数编号的字线WL和从低层起奇数编号的字线WL被分到各自的集合中，每个集合被确定为共用一个字线驱动器3a’ (第一驱动器)、3b’ (第二驱动器)。
[0125]如果选择的字线WL为奇数编号的字线，则字线驱动器3a’使用电压Vw驱动该字线，同时也驱动其它奇数编号的字线WL。当选择的字线WL为偶数编号的字线时，字线驱动器3b’使用电压Vw驱动该字线，同时也驱动其它偶数字线WL。此类驱动字线WL的方法可以保持主电流路径范围的偏压状态。
[0126]图18和19提供示出在该实施例中当对特定存储器基元MC进行存取时存储器基元阵列I的偏压状态的图。图18示出当选择奇数编号的字线WL时的情况，图19示出当选择偶数编号的字线WL时的情况。在附图中，与图17类似，“float*”示出需要保持浮动状态并停留在自对准电压上的字线WL。
[0127]字线WL从低层到高层WL00、WL01-WL80、WL81进行堆叠。在这些字线当中，奇数编号的字线WL10、WL30、WL50和WL70共用一个字线驱动器3a’，如图18所示。此外，偶数编号的字线WL00、WL20、WL40、WL60和L80共用一个字线驱动器3b’，如图19所示。
[0128]如图18所示，在选择存储器基元垫丽5中的存储器基元MC500和存储器基元垫MM6中的存储器基元MC600时，邻近地位于存储器基元垫MM5之下的存储器基元垫MM4到邻近地位于存储器基元垫MM6之上的存储器基元垫MM7形成主电流路径范围。在该实例中，从字线驱动器3a’向奇数编号的字线WL施加电压Vw，同时偶数编号的字线WL被置于浮动状态。这样可以在电流路径范围内，将电压Vw施加到选择的字线WL30并将未选择的字线WL置于浮动状态。因此，不对未选择的存储器基元MC施加任何额外的电压，仅对选择的存储器基元MC500和MC600执行存取操作。
[0129]如图19所示，在选择存储器基元垫丽7中的存储器基元MC700和存储器基元垫MM8中的存储器基元MC800时，邻近地位于存储器基元垫MM7之下的存储器基元垫MM6到邻近地位于存储器基元垫MM8之上的存储器基元垫MM9形成主电流路径范围。在该实例中，从字线驱动器3b’向偶数编号的字线WL施加电压Vw，同时奇数编号的字线WL被置于浮动状态。这样可以在电流路径范围内，将电压Vw施加到选择的字线WL40并将未选择的字线WL置于浮动状态。因此，不对未选择的存储器基元MC施加任何额外的电压，仅对选择的存储器基元MC500和MC600执行存取操作。
[0130]这样，该实施例可以发挥与第一实施例相同的效用。此外，字线驱动器3’可以在多个存储器基元垫MM之中共用。因此，可以缩小行控制电路3的电路规模并且还提供芯片尺寸减小的半导体存储器装置。
[0131][第五实施例]
[0132]在第五实施例中，描述与半导体存储器装置中列控制电路2和行控制电路3的结构有关的实施例，该半导体存储器装置包括存储器基元阵列1，该阵列包括多个堆叠的存储器基元垫丽。
[0133]就芯片大小而言，在每个存储器基元垫MM中的每个字线WL处单独提供字线驱动器3’是不利的。因此，根据该实施例的半导体器件被配置为在由特定数量的字线组构成的每个字线块处共用一个字线驱动器3’。
[0134]图20是示出根据该实施例的半导体存储器装置中的行控制电路3的结构的图。除了字线驱动器3’，行控制电路3还包括存储器基元垫选择电路、存储器基元垫内位置选择电路，以及线块选择电路。
[0135]在每个字线块处设置一个线块选择电路。线块选择电路是可通过操作选择字线块的电路，该字线块包含存储器基元阵列I中的选择的字线WL。
[0136]在每个字线块处设置一个存储器基元垫内位置选择电路。存储器基元垫内位置选择电路是可通过操作，选择存储器基元垫MM中选择的字线WL的位置的电路。换言之，它是可通过操作，选择在线块选择电路处所选择的字线块中包含选择的字线WL的字线组的电路。
[0137]在每个字线组处设置一个存储器基元垫选择电路。存储器基元垫选择电路是可通过操作，选择在线块选择电路处所选择的字线块中包含选择的字线WL的存储器基元垫MM的电路。如在第四实施例中那样，当需要统一驱动作为奇数编号的字线集合和偶数编号的字线集合的字线组时，将存储器基元垫选择电路形成为分支选择电路。
[0138]在图20所示的结构实例中，两个选择电路(S卩，存储器基元垫内位置选择电路和存储器基元垫选择电路)使得可以选择特定存储器基元垫MM中的一个字线WL。从字线驱动器3’提供的电压Vw经由线块选择电路、线组选择电路和存储器基元垫选择电路被提供给选择的字线WL。
[0139]至于列控制电路2，与图20类似，其可被配置为通过设置线块选择电路、存储器基元垫内位置选择电路和存储器基元垫选择电路，在由特定数量的位线组构成的每个位线块处共用一个位线驱动器2’。但是，如在第四实施例中描述的那样，在位线BL实例中，一个位线驱动器2’无法同时驱动多个位线BL。因此需要注意，列控制电路2中的存储器基元垫选择电路无法像在行控制电路3中那样被配置为分支选择电路。
[0140]这样，该实施例可以发挥与第一实施例相同的效用。此外，位线驱动器2’或字线驱动器3’可以设置在每个线块处。因此，可以提供芯片尺寸减小的半导体存储器装置。
[0141][其它]
[0142]尽管描述了特定实施例，但是这些实施例仅是通过示例的方式展现的，并非旨在限制本发明的范围。实际上，此处描述的新颖方法和系统可以通过各种其它形式体现:此夕卜，在不偏离本发明的精神的情况下，可以对此处描述的方法和系统的形式做出各种省略、替换和改变。所附权利要求及其等同物旨在涵盖落在本发明的范围和精神内的此类形式或修改。
【权利要求】
1.一种半导体存储器装置，包括: 存储器基元阵列，其包括存储器基元层，所述存储器基元层包含多个第一线、与所述第一线交叉的多个第二线，以及设置在所述多个第一线和第二线的交叉处、并通过操作以根据不同的电阻状态存储数据的多个存储器基元；以及 存取电路，其通过操作，经由所述第一线和第二线对所述存储器基元进行存取， 所述存储器基元在施加具有第一极性的特定电压时，将所述电阻状态从第一电阻状态改变为第二电阻状态，以及在施加具有极性与所述第一极性相反的第二极性的特定电压时，将所述电阻状态从第二电阻状态改变为所述第一电阻状态，以及 所述存取电路将对所述存储器基元进行存取所需的电压施加到与选择的存储器基元相连的所述第一线和所述第二线，并将与未选择的存储器基元相连的所述第一线和所述第二线中的至少一者置于浮动状态以对所述选择的存储器基元进行存取。
2.根据权利要求1的半导体存储器装置，其中 处于所述第一极性的所述存储器基元的电压-电流特性在所述存储器基元处于所述第二电阻状态时具有的梯度大于在所述存储器基元处于所述第一电阻状态时具有的梯度，以及 处于所述第二极性的所述存储器基元的电压-电流特性在所述存储器基元处于所述第一电阻状态时具有的梯度基本等于在所述存储器基元处于所述第二电阻状态时具有的梯度。
3.根据权利要求1的半导体存储器装置，其中 所述存取电路，在用于对所述选择的存储器基元进行存取的第一存取操作时，将所述多个第一线和所述多个第二线设为`第一电压， 然后将所述多个第一线或所述多个第二线设为高于所述第一电压的第二电压， 然后将与所述选择的存储器基元相连的所述第一线设为等于或高于所述第二电压的第三电压，将与所述选择的存储器基元相连的所述第二线设为所述第一电压，并将与所述未选择的存储器基元相连的所述第一线和所述第二线中的至少一者置于所述浮动状态。
4.根据权利要求1的半导体存储器装置，其中 所述存取电路，在用于对所述选择的存储器基元进行存取的第二存取操作时，将所述多个第一线或所述多个第二线设为第四电压， 然后将所述多个第一线和所述多个第二线设为高于所述第四电压的第五电压， 然后将与所述选择的存储器基元相连的所述第二线设为等于或高于所述第五电压的第六电压，将与所述选择的存储器基元相连的所述第一线设为所述第四电压，并将与所述未选择的存储器基元相连的所述第一线和所述第二线中的至少一者置于所述浮动状态。
5.根据权利要求1的半导体存储器装置，其中 所述存取电路，当缺陷部分存在于所述存储器基元阵列中时，对包含所述缺陷部分的禁止存取区域执行地址管理，并根据所述地址管理对所述禁止存取区域之外的存储器基元进行存取。
6.根据权利要求1的半导体存储器装置，其中 所述存取电路包括感测放大器，其通过操作感测经由所述第一线流入所述存储器基元的基元电流，并且所述存取电路将对所述存储器基元进行存取所需的电压施加到一个第二线和与连接到所述一个第二线的特定数量的选择的存储器基元相连的特定数量的第一线，以同时对所述特定数量的选择的存储器基元进行存取。
7.根据权利要求1的半导体存储器装置，其中 所述存取电路选择所述多个第一线中的一个第一线并将所述选择的第一线固定到第七电压，按顺序切换和选择所述多个第二线中的一个第二线，将所述选择的第二线设为低于所述第七电压的第八电压，并将其它第二线置于所述浮动状态以按顺序对设置在所述选择的第一线和所述选择的第二线的交叉处的所述选择的存储器基元进行存取。
8.根据权利要求1的半导体存储器装置，其中 所述存储器基元阵列包括堆叠的多个存储器基元层， 每个存储器基元层与在所述多个存储器基元层的堆叠方向的一侧邻近所述存储器基元层的另一存储器基元层共用所述第一线，并且与在另一侧邻近所述存储器基元层的另一存储器基元层共用所述第二线， 所述存取电路包括通过操作感测经由所述第一线流入所述存储器基元的基元电流的感测放大器，以及通过操作为所述第二线提供对所述存储器基元进行存取所需的电压的驱动器，以及 所述驱动器包括在所述存储器基元层中相同位置上布置的第二线的、在沿所述堆叠方向以奇数编号的计数顺序布置的第二线中所共用的第一驱动器，以及在沿所述堆叠方向以偶数编号的计数顺序布置的第二线中所共用的第二驱动器。
9.根据权利要求1的半导体存储器装置，其中 所述存储器基元阵列包括堆叠的多个存储器基元层， 所述存取电路包括通过操作选择布置于所述存储器基元层中的特定第一线或第二线的位置的线位置选择电路，以及通过操作选择所述多个存储器基元层中的特定存储器基元层的存储器基元层选择电路 。
10.一种半导体存储器装置，包括: 存储器基元阵列，其包括存储器基元层，所述存储器基元层包含多个第一线、与所述第一线交叉的多个第二线，以及设置在所述多个第一线和第二线的交叉处、并且通过操作以根据不同的电阻状态存储数据的多个存储器基元；以及 存取电路，其通过操作经由所述第一线和第二线对所述存储器基元进行存取， 所述存储器基元在施加具有第一极性的特定电压时，将所述电阻状态从第一电阻状态改变为第二电阻状态，以及在施加具有极性与所述第一极性相反的第二极性的特定电压时，将所述电阻状态从第二电阻状态改变为所述第一电阻状态， 处于所述第一极性的所述存储器基元的电压-电流特性和处于所述第二极性的所述存储器基元的电压-电流特性不对称，以及 所述存取电路将对所述存储器基元进行存取所需的电压施加到与选择的存储器基元相连的所述第一线和所述第二线，并将与未选择的存储器基元相连的所述第一线和所述第二线中的至少一者置于浮动状态以对所述选择的存储器基元进行存取。
11.根据权利要求10的半导体存储器装置，其中 处于所述第一极性所述存储器基元的所述电压-电流特性在所述存储器基元处于所述第二电阻状态时具有的梯度大于在所述存储器基元处于所述第一电阻状态时具有的梯度，以及 处于所述第二极性的所述存储器基元的所述电压-电流特性在所述存储器基元处于所述第一电阻状态时具有的梯度基本等于在所述存储器基元处于所述第二电阻状态时具有的梯度。
12.根据权利要求10的半导体存储器装置，其中 所述存取电路，在用于对所述选择的存储器基元进行存取的第一存取操作时，将所述多个第一线和所述多个第二线设为第一电压， 然后将所述多个第一线或所述多个第二线设为高于所述第一电压的第二电压， 然后将与所述选择的存储器基元相连的所述第一线设为等于或高于所述第二电压的第三电压，将与所述选择的存储器基元相连的所述第二线设为所述第一电压，并将与所述未选择的存储器基元相连的所述第一线和所述第二线中的至少一者置于所述浮动状态。
13.根据权利要求10的半导体存储器装置，其中 所述存取电路，在用于对所述选择的存储器基元进行存取的第二存取操作时，将所述多个第一线或所述多个第二线设为第四电压， 然后将所述多个第一线和所述多个第二线设为高于所述第四电压的第五电压， 然后将与所述选择的存储器基元相连的所述第二线设为等于或高于所述第五电压的第六电压，将与所述选择的存储器基元相连的所述第一线设为所述第四电压，并将与所述未选择的存储器基元相连的所述第一线和所述第二线中的至少一者置于所述浮动状态。
14.根据权利要 求10的半导体存储器装置，其中 所述存取电路，当缺陷部分存在于所述存储器基元阵列中时，对包含所述缺陷部分的禁止存取区域执行地址管理，并根据所述地址管理对所述禁止存取区域之外的存储器基元进行存取。
15.根据权利要求10的半导体存储器装置，其中 所述存取电路包括感测放大器，其通过操作感测经由所述第一线流入所述存储器基元的基元电流，并且所述存取电路将对所述存储器基元进行存取所需的电压施加到一个第二线和与连接到所述一个第二线的特定数量的选择的存储器基元相连的特定数量的第一线，以同时对所述特定数量的选择的存储器基元进行存取。
16.一种半导体存储器装置，包括: 存储器基元阵列，其包括堆叠的多个存储器基元层，每个存储器基元层包含多个第一线、与所述第一线交叉的多个第二线，以及设置在所述多个第一线和第二线的交叉处、并且通过操作以根据不同的电阻状态存储数据的多个存储器基元；以及 存取电路，其通过操作经由所述第一线和第二线对所述存储器基元进行存取， 每个存储器基元层与在所述多个存储器基元层的堆叠方向的一侧邻近所述存储器基元层的另一存储器基元层共用所述第一线，并且与在另一侧邻近所述存储器基元层的另一存储器基元层共用所述第二线， 所述存储器基元在施加具有第一极性的特定电压时，将所述电阻状态从第一电阻状态改变为第二电阻状态，以及在施加具有极性与所述第一极性相反的第二极性的特定电压时，将所述电阻状态从所述第二电阻状态改变为所述第一状态， 所述存取电路将对所述存储器基元进行存取所需的电压施加到与所述选择的存储器基元相连的所述第一线和所述第二线，并将与未选择的存储器基元相连的所述第一线和所述第二线中的至少一者置于浮动状态以对所述选择的存储器基元进行存取。
17.根据权利要求16的半导体存储器装置，其中 处于所述第一极性的所述存储器基元的电压-电流特性和处于所述第二极性的所述存储器基元的电压-电流特性不对称。
18.根据权利要求16的半导体存储器装置，其中 处于所述第一极性的所述存储器基元的所述电压-电流特性在所述存储器基元处于所述第二电阻状态时具有的梯度大于在所述存储器基元处于所述第一电阻状态时具有的梯度，以及 处于所述第二极性的所述存储器基元的所述电压-电流特性在所述存储器基元处于所述第一电阻状态时具有的梯度基本等于在所述存储器基元处于所述第二电阻状态时具有的梯度。
19.根据权利要求16的半导体存储器装置，其中 所述存取电路，在用于对所述选择的存储器基元进行存取的第一存取操作时，将所述多个第一线和所述多个 第二线设为第一电压， 然后将所述多个第一线或所述多个第二线设为高于所述第一电压的第二电压， 然后将与所述选择的存储器基元相连的所述第一线设为等于或高于所述第二电压的第三电压，将与所述选择的存储器基元相连的所述第二线设为所述第一电压，并将与所述未选择的存储器基元相连的所述第一线和所述第二线中的至少一者置于所述浮动状态。
20.根据权利要求16的半导体存储器装置，其中 所述存取电路，在用于对所述选择的存储器基元进行存取的第二存取操作时，将所述多个第一线或所述多个第二线设为第四电压， 然后将所述多个第一线和所述多个第二线设为高于所述第四电压的第五电压， 然后将与所述选择的存储器基元相连的所述第二线设为等于或高于所述第五电压的第六电压，将与所述选择的存储器基元相连的所述第一线设为所述第四电压，并将与所述未选择的存储器基元相连的所述第一线和所述第二线中的至少一者置于所述浮动状态。
【文档编号】H01L27/10GK103460295SQ201280014572
【公开日】2013年12月18日 申请日期:2012年3月7日 优先权日:2011年3月24日
【发明者】户田春希 申请人:株式会社 东芝