专利名称：芯片结构及其制造方法
技术领域：
本发明属于半导体制造技术领域，具体涉及ー种芯片结构及其制造方法。
背景技术：
晶圆级芯片封装(Wafer Level Chip Size Packaging,WLCSP)技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片一致。晶圆级芯片顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。经晶圆级芯片封装技术封装后的芯片尺寸达到了高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的増大而显著降低。随着科技生活的发展，对单颗芯片的集成度要求日益增高，单颗芯片的外部焊垫数(即I/o数)也相应增多，导致单颗芯片尺寸相应増大，一整片晶圆上可供共同封装的单颗芯片颗数相应减少，导致生产单颗芯片的效率降低，生产单颗芯片的成本增加。在现有技术中，一般是通过縮小焊垫尺寸来保证在晶圆上的单颗芯片的颗数，然而，縮小了焊垫尺寸会导致焊垫与导电线路电性连接的面积变小(现有技术中焊垫与导电线路的电连接面为切割焊垫后形成的切割面)，降低了芯片的稳定性。
发明内容
为解决上述技术问题，本发明的目的在于提供一种芯片结构及其制造方法，该结构及其制造方法可在提高生产芯片效率、降低生产芯片成本的情况下，进ー步保证芯片的稳定性。为实现上述发明目的之一，本发明提供ー种芯片结构，包括功能区，与所述功能区电性连接的多个焊垫，所述多个焊垫位于所述功能区之外，其中，所述多个焊垫中的至少部分焊垫上设有内壁为电连接面的内孔，所述电连接面的面积大于所述焊垫任意侧壁的面积。
作为本发明的进ー步改进，所述多个焊垫仅设置于所述功能区的两相对侧。作为本发明的进ー步改进，所述焊垫的横截面为正方形。作为本发明的进ー步改进，每个焊垫上均设有内壁为电连接面的内孔。作为本发明的进ー步改进，所述内孔为贯穿所述焊垫的上表面和下表面的通孔。为实现上述另ー发明目的，本发明提供一种芯片制造方法，该方法包括以下步骤
51、提供一晶圆；
52、在所述晶圆上形成多个功能区，以及与每个功能区相对应的多个焊垫，所述多个焊垫位于所述功能区之外；
53、在所述多个焊垫中的至少部分焊垫上形成内壁为电连接面的内孔，所述电连接面的面积大于所述焊垫任意侧壁的面积。作为本发明的进ー步改进，仅在每个功能区的两相对侧形成所述多个焊垫。
作为本发明的进ー步改进，所述焊垫的横截面为正方形。作为本发明的进ー步改进，在所述S3步骤具体包括
通过镭射エ艺在所述多个焊垫中的至少部分焊垫上形成内壁为电连接面的内孔，所述电连接面的面积大于所述焊垫任意侧壁的面积。作为本发明的进ー步改进，所述“在所述多个焊垫中的至少部分焊垫上形成内壁为电连接面的内孔”步骤具体为
在每个焊垫上形成内壁为电连接面的内孔。作为本发明的进ー步改进，所述内孔为贯穿所述焊垫的上表面和下表面的通孔。
与现有技术相比，本发明的芯片结构及其制造方法通过在与功能区电性连接的焊垫上形成内孔，使该内孔的内壁上形成可与导电线路电性连接的电连接面，从而在缩小焊垫尺寸，提高生产芯片效率、降低生产芯片成本的同时，保证了芯片与导电线路的电连接面面积，，保证芯片的稳定性。
图1是本发明芯片结构一具体实施方式
的结构示意 图2是本发明芯片结构的焊垫ー实施方式的俯视 图3是图2所示的焊垫沿A-A’方向的剖视 图4是本发明芯片结构的焊垫另ー实施方式的俯视 图5是图4所示的焊垫沿B-B’方向的剖视 图6是多个芯片结构在晶圆上的排布示意 图7是本发明芯片制造方法一具体实施方式
的流程图。
具体实施例方式以下将结合附图所示的具体实施方式
对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。如图1所示，在本实施方式中，该芯片结构10包括功能区12，以及与该功能区电性连接的多个焊垫13。所述多个焊垫13位于所述功能区之外的切割道中。所述焊垫包括上表面、下表面，以及连接所述上、下表面的側壁。优选地，该焊垫的横截面为正方形，由于正方形的长宽相同，便可更好的平衡该芯片的横轴和纵轴上的尺寸。如图2至图5所示，在本发明的ー实施方式中，在多个焊垫中的至少部分焊垫13上设有内孔131，该内孔131的内壁133为电连接面132。该电连接面132可电性连接导线线路，以通过导电线路连接所述芯片的输出端。所述电连接面的面积大于所述焊垫任意侧壁的面积。优选地，在实施方式中，所述多个焊垫仅设置于所述功能区的两相对侧。每个焊垫上均设有该内孔131，所述内孔为贯穿所述焊垫的上表面和下表面的通孔。由于可控制该内孔131的大小，形成合适的电连接面132面积。使得该芯片结构可在縮小焊垫尺寸，降低芯片生产成本的同时保证芯片与导电线路的电连接面面积，保证芯片的稳定性；并且，通过将焊垫只设置于功能区的相对两侧，可进ー步的縮小芯片面积，増加一片晶圆上形成的芯片颗数。如图2、图3所示，该内孔131的横截面为圆形。如图4、图5所示，该内孔131的横截面为矩形。上述芯片结构中焊垫与焊垫之间的距离可相对现有技术保持不变，克服了缩小焊垫与焊垫间的距离造成的縮小了导电线路间的距离，加大了断路的可能性，提高了封装エ艺的难度，増加了封装成本的缺陷。如图6、图7所示，在本发明ー实施方式中，该芯片的制造方法包括
51、提供一晶圆；
52、在所述晶圆上形成多个功能区，以及与每个功能区相对应的多个焊垫；优选地，仅 在每个功能区的两相对侧形成所述多个焊垫。所述焊垫的横截面为正方形。由于正方形的长宽相同，便可更好的平衡该芯片的横轴和纵轴上的尺寸。S3、在所述多个焊垫中的至少部分焊垫上形成内壁为电连接面的内孔，该电连接面132可电性连接导线线路，以通过导电线路连接所述芯片的输出端。所述电连接面的面积大于所述焊垫任意侧壁的面积。优选地，通过镭射エ艺打穿每个焊垫，以在每个焊垫上形成内壁为电连接面的内孔，简化所述内孔为贯穿所述焊垫的上表面和下表面的通孔。应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为ー个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。
权利要求
1.一种芯片结构，包括功能区，与所述功能区电性连接的多个焊垫，所述多个焊垫位于所述功能区之外，其特征在于所述多个焊垫中的至少部分焊垫上设有内壁为电连接面的内孔，所述电连接面的面积大于所述焊垫任意侧壁的面积。
2.根据权利要求1所述的芯片结构，其特征在于，所述多个焊垫仅设置于所述功能区的两相对侧。
3.根据权利要求2所述的芯片结构，其特征在于，所述焊垫的横截面为正方形。
4.根据权利要求1所述的芯片结构，其特征在于，每个焊垫上均设有内壁为电连接面的内孔。
5.根据权利要求4所述的芯片结构，其特征在于，所述内孔为贯穿所述焊垫的上表面和下表面的通孔。
6.一种芯片制造方法，其特征在于，该方法包括以下步骤 51、提供一晶圆； 52、在所述晶圆上形成多个功能区，以及与每个功能区相对应的多个焊垫，所述多个焊垫位于所述功能区之外； 53、在所述多个焊垫中的至少部分焊垫上形成内壁为电连接面的内孔，所述电连接面的面积大于所述焊垫任意侧壁的面积。
7.根据权利要求6所述的芯片制造方法，其特征在于，仅在每个功能区的两相对侧形成所述多个焊垫。
8.根据权利要求7所述的芯片制造方法，其特征在于，所述焊垫的横截面为正方形。
9.根据权利要求6所述的芯片制造方法，其特征在于，在所述S3步骤具体包括 通过镭射工艺在所述多个焊垫中的至少部分焊垫上形成内壁为电连接面的内孔，所述电连接面的面积大于所述焊垫任意侧壁的面积。
10.根据权利要求6所述的芯片制造方法，其特征在于，所述“在所述多个焊垫中的至少部分焊垫上形成内壁为电连接面的内孔”步骤具体为 在每个焊垫上形成内壁为电连接面的内孔。
11.根据权利要求6或10所述的芯片制造方法，其特征在于，所述内孔为贯穿所述焊垫的上表面和下表面的通孔。
全文摘要
本发明揭示了一种芯片结构及其制造方法，其中，该芯片结构包括功能区，与所述功能区电性连接的多个焊垫，所述多个焊垫位于所述功能区之外，所述多个焊垫中的至少部分焊垫上设有内壁为电连接面的内孔，所述电连接面的面积大于所述焊垫任意侧壁的面积。与现有技术相比，本发明的芯片结构及其制造方法通过在与功能区电性连接的焊垫上形成内孔，使该内孔的内壁上形成可与导电线路电性连接的电连接面，从而在缩小焊垫尺寸，提高生产芯片效率、降低生产芯片成本的同时，保证了芯片与导电线路的电连接面面积，减小芯片断路的可能性，保证芯片的稳定性。
文档编号H01L21/60GK103021990SQ20131000071
公开日2013年4月3日 申请日期2013年1月4日 优先权日2013年1月4日
发明者王之奇, 喻琼, 王蔚 申请人:苏州晶方半导体科技股份有限公司