一种tft阵列基板及其制造方法
【专利摘要】本发明公开了一种TFT阵列基板及其制造方法，TFT阵列基板包括：基板；栅极，位于基板之上；栅极绝缘层，位于基板和栅极之上；半导体层，位于栅极绝缘层之上；像素电极，位于刻栅极绝缘层之上；源极和漏极，位于半导体层和像素电极之上；钝化层，位于源极和漏极之上；TFT阵列基板还包括导电端子，该导电端子包括层叠设置的第一电极和第二电极，第一电极位于第二电极下方，贯穿钝化层的接触孔暴露第二电极，本发明由于在第二电极的下方设置第一电极，能够在进行第二过孔刻蚀时，形成对此处第二电极的补偿，在即使第二电极被过多刻蚀甚至刻光的情况下，也能保证TFT阵列的性能。本发明还提供一种TFT阵列基板的制造方法用于制造所述TFT阵列基板。
【专利说明】一种TFT阵列基板及其制造方法
[0001]本发明涉及一种平板显示器制造【技术领域】，尤其是涉及一种TFT阵列基板及其制造方法。
【背景技术】
[0002]随着科学技术的发展，平板显示器已取代笨重的CRT显示器日益深入人们的日常生活中。目前，常用的平板显示器包括IXD(Liquid Crystal Display:液晶显示器)和OLED (Organic Light-Emitting Diode:有机发光二极管)显示器。尤其是IXD平板显示器，由于其具有体积小、重量轻、厚度薄、功耗低、无辐射等特点，近年来得到了迅速地发展，在当前的平板显示器市场中占据了主导地位，在各种大中小尺寸的产品上得到了广泛的应用，几乎涵盖了当今信息社会的主要电子产品，如液晶电视、电脑、手机、PDA、GPS、车载显示、投影显示、摄像机、数码相机、电子手表、计算器、电子仪器、仪表、公共显示和虚幻显示等多个领域。
[0003]在成像过程中，IXD平板显示器中每一液晶像素点都由集成在TFT阵列基板中的薄膜晶体管(Thin Film Transistor:简称TFT)来驱动，再配合外围驱动电路，实现图像显不；有源矩阵驱动式 OLED (Active Matrix Organic Light Emission Display,简称AM0LED)显示器中由TFT基板中的TFT驱动OLED面板中对应的OLED像素，再配合外围驱动电路，实现图像显示。在上述显示器中，TFT是控制发光的开关，是实现液晶显示器和OLED显示器大尺寸的关键，直接关系到高性能平板显示器的发展方向。
[0004]在现有平板显示器生产技术中，已实现产业化的TFT主要有非晶硅TFT、多晶硅TFT、单晶硅TFT等，用于制备平板显示器中阵列基板使用最多的是非晶硅TFT。目前，随着技术的发展，出现了金属氧化物TFT，金属氧化物TFT具有载流子迁移率高的优点，使得TFT可以做的很小，而使平板显示器的分辨率越高，显示效果越好；同时金属氧化物TFT还具有特性不均现象少、材料和工艺成本降低、工艺温度低、可利用涂布工艺、透明率高、带隙大等优点，备受业界关注。
[0005]目前，如图1所示，一种金属氧化物TFT阵列包括基板11;栅极121，位于基板11之上；栅极绝缘层13，位于基板11和栅极121之上，且覆盖整个基板11范围；半导体层14，位于栅极绝缘层13之上，且位于所述栅极121上方；像素电极163，位于该栅极绝缘层13之上；源极17a和漏极17b，位于像素电极163之上，且与所述半导体层14电连接，源极17a和漏极17b与像素电极163直接接触；钝化层18，位于源极17a和漏极17b之上；公共电极19a和导线19b。该TFT阵列基板还包括导电端子162，导电端子162与源极17a和漏极17b同层。
[0006]试验中发现钝化层18、刻蚀阻挡层15、栅极绝缘层13等与源/漏极金属层(源/漏极金属17与导电端子162同一层)的刻蚀选择比差异较小，导致在接触孔201 (接触孔201贯穿钝化层18而暴露部分导电端子162)刻蚀时，会对接触孔201下的导电端子162造成大量过刻甚至有刻光的风险，使得接触孔162处的电学连接性能变差，甚至不导电，进而造成TFT阵列无法正常工作。
【发明内容】
[0007]本发明提供一种TFT阵列基板及TFT阵列基板的制造方法，用以保护阵列基板上的导电端子不被过刻，保证TFT阵列的正常工作。
[0008]为达到上述目的，本发明的实施例采用如下技术方案:
[0009]—方面,本发明实施例提供一种TFT阵列基板,包括:
[0010]基板；
[0011]栅极，位于所述基板之上；
[0012]栅极绝缘层，位于所述基板和栅极之上；
[0013]半导体层，位于所述栅极绝缘层之上；
[0014]像素电极，位于所述刻栅极绝缘层之上；
[0015]源极和漏极，位于所述半导体层和像素电极之上，所述源极和漏极分别与所述半导体层电连接，所述源极/漏极与所述像素电极直接接触；
[0016]钝化层，位于所述源极和漏极之上；
[0017]所述TFT阵列基板还包括导电端子，所述导电端子包括层叠的第一电极和第二电极，所述第一电极与所述像素电极同层，所述第二电极与所述源极和漏极同层；所述第一电极和第二电极直接接触。
[0018]优选的，还包括刻蚀阻挡层，所述刻蚀阻挡层位于所述源极和漏极之间的区域，并且位于所述钝化层和所述半导体层之间。
[0019]优选的，还包括刻蚀阻挡层，所述刻蚀阻挡层位于所述像素电极与所述半导体层之间，所述源极和漏极分别通过贯穿所述刻蚀阻挡层的第一过孔与所述半导体层连接。
[0020]优选的，所述TFT阵列基板还包括与所述栅极同层的第三电极；公共电极和导线，所述公共电极和所述导线同层；所述导线通过一个贯穿所述钝化层的第二过孔和一贯穿所述栅极绝缘层、刻蚀阻挡层、钝化层的第三过孔，对应电连接所述第二电极和第三电极。
[0021]优选的，所述TFT阵列基板还包括与所述像素电极同层的第四电极，所述第四电极被所述源极和漏极覆盖，并通过所述第一过孔电连接所述半导体层和所述源极和漏极。
[0022]优选的，所述第二电极通过公共电极连接于所述第三电极。
[0023]优选的，所述公共电极、像素电极、第一电极和第四电极的材料为氧化铟锡、氧化铝锌、氧化铟锌、氧化锡、氧化铟、氧化铟镓、或氧化锌。
[0024]优选的，所述公共电极、像素电极、第一电极和第四电极的厚度均为大于等于20nm,小于等于300nm。
[0025]优选的，所述公共电极、像素电极、第一电极和第四电极的厚度均为大于等于50nm,小于等于lOOnm。
[0026]优选的，所述刻蚀阻挡层为氧化硅。
[0027]优选的，所述钝化层和栅极绝缘层为氧化硅、氮化硅氧化硅、或氮化硅中的两种或者多种的任意组合所构成的复合层结构。
[0028]另一方面，还提供了一种TFT阵列基板的制造方法，包括:
[0029]提供基板；
[0030]在所述基板之上形成栅极和第三电极；[0031]在所述基板和栅极之上形成栅极绝缘层；
[0032]在所述栅极绝缘层之上形成半导体层，且位于所述栅极的上方；
[0033]在所述栅极绝缘层之上形成像素电极和第一电极，所述第一电极与所述像素电极同层；
[0034]在所述半导体层和像素电极之上形成源极和漏极，所述源极和漏极分别与所述半导体层电连接，所述源极/漏极与所述像素电极直接接触，在所述第一电极之上形成第二电极，所述第二电极层叠于所述第一电极之上并直接接触第一电极，所述第二电极与所述源极和漏极同层；
[0035]在所述源极和漏极之上形成钝化层，刻蚀钝化层形成第二过孔和第三过孔，所述第二过孔暴露部分第二电极，所述第三过孔暴露部分第三电极；
[0036]优选的，在所述钝化层和所述半导体层之间形成刻蚀阻挡层，所述刻蚀阻挡层位于所述源极和漏极之间的区域。
[0037]优选的，在所述像素电极与所述半导体层之间形成刻蚀阻挡层，所述源极和漏极分别通过贯穿所述刻蚀阻挡层的第一过孔与所述半导体层连接。
[0038]优选的，还包括形成第四电极；所述第四电极通过所述第一过孔接触所述半导体层，后续形成的源极和漏极覆盖所述第四电极，并通过所述第四电极和第一过孔电连接所述半导体层。
[0039]优选的，还包括形成第三电极、公共电极和导线，所述第三电极与所述栅极同层，所述公共电极和所述导线同层，所述导线通过一个贯穿所述钝化层的第二过孔和一贯穿所述栅极绝缘层、刻蚀阻挡层、钝化层的第三过孔，对应电连接所述第二电极和第三电极。
[0040]优选的，所述第二电极通过公共电极连接于所述第三电极。
[0041]优选的，所述公共电极、像素电极、第一电极和第四电极的材料为氧化铟锡、氧化铝锌、氧化铟锌、氧化锡、氧化铟、氧化铟镓、或氧化锌。
[0042]优选的，所述公共电极、像素电极、第一电极和第四电极的厚度均为大于等于20nm,小于等于300nm。
[0043]优选的，所述公共电极、像素电极、第一电极和第四电极的厚度均大于等于50nm，小于等于lOOnm。
[0044]优选的，所述刻蚀阻挡层为氧化硅。
[0045]优选的，所述钝化层和栅极绝缘层为氧化硅、氮化硅氧化硅、或氮化硅中的两种或者多种的任意组合所构成的复合层结构。
[0046]本发明的有益效果如下:本发明的TFT阵列基板及其制造方法，由于设置了层叠设置的第一电极和第二电极，且第一电极在第二电极的下方接触设置，能够在进行接触孔亥IJ蚀时，即便在刻蚀该接触孔的过程中出现过刻，将第二电极也刻蚀了，第一电极也能很好地与导线电连接，使得接触孔处的电连接正常工作，保证TFT阵列的正常工作，并且，由于两个第四电极分别覆盖了两个第一过孔所暴露出来的半导体层，因此既能防止在刻蚀形成像素电极和第一电极时对两个第一过孔处暴露出来的半导体层造成影响，又可以改善此处的欧姆接触性能。即本实施例改善了 TFT阵列的性能，提高了整个TFT阵列的良品率，降低了生产成本。【专利附图】
【附图说明】
[0047]图1为现有技术中的一种TFT阵列基板的结构剖面图；
[0048]图2为本发明的实施例一的一种TFT阵列基板的结构剖面图；
[0049]图3为本发明的实施例一的另一种TFT阵列基板的结构剖面图；
[0050]图4为本发明的实施例一的又一种TFT阵列基板的结构剖面图；
[0051]图5为本发明的实施例一的一种TFT阵列基板的制造方法步骤示意图；
[0052]图6为本发明的实施例一的再一种TFT阵列基板的制造方法步骤示意图；
[0053]图7为本发明的实施例一的另一种TFT阵列基板的制造方法步骤示意图；
[0054]图8为本发明的实施例一的又一种TFT阵列基板的制造方法步骤示意图；
[0055]图9为本发明的实施例二的的一种TFT阵列基板的结构剖面图；
[0056]图10为本发明实施例二的另一种TFT阵列基板的结构剖面图；
[0057]图11为本发明实施例二的又一种TFT阵列基板的结构剖面图；
[0058]图12为本发明的实施例二的一种TFT阵列基板的制造方法步骤示意图；
[0059]图13为本发明的实施例二的另一种TFT阵列基板的制造方法步骤示意图；
[0060]图14为本发明的实施例二的又一种TFT阵列基板的制造方法步骤示意图。
【具体实施方式】
[0061]需要说明的是:
[0062]1、本发明中所述的例如“X设置于Y之上”或“X上设置有Y”中的“之上”、“上”等指的是X可以与Y直接接触，X也可以不与Y直接接触的意思，本发明中如附图所示，将透明基板定义为设置于最下方；
[0063]2、本发明所称的构图工艺包括光刻胶涂覆、用掩模进行曝光、显影、刻蚀、光刻胶剥离等工艺，光刻胶可以采用正性光刻胶也可以采用负性光刻胶，以下实施例中以正性光刻胶为例；
[0064]下面结合说明书附图对本发明实施例的实现过程进行详细说明。
[0065]本发明实施例一，图2为本发明的实施例一的一种TFT阵列基板的结构剖面图。如图2所示，本发明的一种TFT阵列基板主要包括:基板11 ;栅极121，位于基板11之上，其中栅极121可以与基板11直接接触，也可以不与基板11直接接触；栅极绝缘层13，位于基板11和栅极121之上，且覆盖整个基板11范围；半导体层14，位于栅极绝缘层13之上，且位于所述栅极121上方；刻蚀阻挡层15，位于栅极绝缘层13和半导体层14之上，且覆盖整个基板11范围，刻蚀阻挡层15，形成两个第一过孔151，暴露出半导体层14 ;像素电极163，位于栅极绝缘层13和刻蚀阻挡层15之上；源极电极17a和漏极电极17b，且分别通过贯穿刻蚀阻挡层15的两个第一过孔151与半导体层14电连接，漏极电极17b(当然也可以是源极电极17a)与像素电极163直接接触，并且具有交叠部分，在交叠处漏极电极17b位于像素电极163上；钝化层18，位于源极电极17a和漏极电极17b之上，且覆盖整个基板11范围；公共电极19a，位于钝化层18上，工作时，该公共电极19a与像素电极163之间形成横向电场。
[0066]该TFT阵列基板还包括导电端子和贯穿钝化层18的第二过孔201，导电端子包括层叠的第一电极161和第二电极162,第一电极161与像素电极163同层,且米用相同材料；第二电极162与源极电极17a和漏极电极17b同层,且米用相同材料；且第一电极161和第二电极163直接接触；第二过孔201贯穿该钝化层18，以暴露出第二电极162。
[0067]该TFT阵列基板还包括与公共电极19a同层的导线1%，该导线19b通过第二过孔201电连接该导电端子。这样，即便在刻蚀该第二过孔201的过程中出现过刻，将第二电极162也刻蚀了，第一电极161也能很好地与该导线19b电连接。
[0068]如图3所示，作为一种优选的实施方式，该TFT阵列基板还包括与栅极121同层的第三电极122和贯穿栅极绝缘层13、刻蚀阻挡层15、钝化层18的第三过孔202，以暴露出第三电极122。
[0069]该导线19b分别通过第二过孔201和第三过孔202，对应电连接该导电端子和第三电极122。通常第二过孔201和第三过孔202同时刻蚀，但二者的深度不同，第三过孔202比第二过孔201深，当刻蚀第三过孔暴露出第三电极122时，第二过孔201已经被刻蚀完毕并且第二电极162被过刻甚至被刻光。但即便出现过刻，将第二电极162也刻蚀了，第一电极161也能很好地与该导线19b电连接。
[0070]如图4所示，作为一种优选的实施方式，所述TFT阵列基板还包括与所述像素电极163同层的两个第四电极164,所述两个第四电极164被所述源极电极17a和漏极电极17b覆盖，并分别通过所述两个第一过孔151电连接所述半导体层14和所述源极电极17a和漏极电极17b。由于两个第四电极164分别覆盖了两个第一过孔151所暴露出来的半导体层14，因此既能防止在刻蚀形成像素电极163和第一电极161时对第一过孔151所暴露出来的半导体层14造成影响，而起到保护半导体层14的作用，又可以改善此处的欧姆接触性倉泛。
[0071]其中，所述公共电极19a、导线19b、像素电极163、第一电极161和第四电极164的材料可以为氧化铟锡、氧化铝锌、氧化铟锌、氧化锡、氧化铟、氧化铟镓、或氧化锌中的一种或其组合。所述公共电极19a、导线19b、像素电极163、第一电极161和第四电极164的厚度均为大于等于20nm,小于等于300nm。更进一步地,所述公共电极19a、导电19b、像素电极163、第一电极161和第四电极164的厚度均为大于等于50nm,小于等于IOOnm ;所述刻蚀阻挡层15为氧化硅；所述钝化层18和栅极绝缘层13为氧化硅、氮化硅氧化硅、或氮化硅中的两种或者多种的任意组合所构成的复合层结构。半导体层14的材料为铟镓锌氧化物(IGZO)、铟镓锡氧化物(ITGO)、铟锌氧化物(IZO)等，以及与其相关的不同比例的配合物。刻蚀阻挡层15其材料因不同的工艺要求而不同，通常需用如氧化硅等无机绝缘材料，其目的是为了减少在数据线图形化的过程中，对氧化物半导体薄膜造成伤害。
[0072]对应该TFT阵列基板，本发明提供相应的TFT阵列基板的制造方法。
[0073]如图5所示，SlOl，提供基板11。
[0074]S102，在SlOl的基础上，在基板11铺一层栅极金属层，图案化该栅极金属层形成栅极121，其中，栅极121可以是直接接触基板11 ;也可以先在基板11上沉积一层缓冲层，再形成栅极121，这样不直接接触基板11。
[0075]S103，在S102的基础上形成栅极绝缘层13，且栅极绝缘层13覆盖整个基板11。
[0076]S104，在S103的基础上形成氧化物半导体材料的半导体层14，且半导体层14位于栅极121上方。
[0077]S105，在S104的基础上形成刻蚀阻挡层15，刻蚀阻挡层15位于栅极绝缘层13和半导体层14之上，且覆盖整个基板11范围，图案化刻蚀阻挡层15，形成两个第一过孔151，暴露出半导体层14。
[0078]S106,在S105的基础上形成像素电极163和第一电极161,所述第一电极161与所述像素电极163同层，且采用相同材料。
[0079]S107，在S106的基础上形成源极电极17a、漏极电极17b和第二电极162，第二电极162与源极电极17a和漏极电极17b同层，且采用相同材料；源极电极17a和漏极电极17b分别通过贯穿刻蚀阻挡层15的两个第一过孔151与半导体层14电连接，漏极电极17b(当然也可以是源极电极17a)与像素电极163直接接触，并且具有交叠部分，在交叠处漏极电极17b位于像素电极163上；第一电极161和第二电极163组成导电端子,且第二电极163层叠于第一电极161之上并且第一电极161和第二电极163直接接触。
[0080]S108，在S107的基础上形成钝化层18，位于源极电极17a和漏极电极17b和第二电极163之上，且覆盖整个基板11范围，图案化所述钝化层18形成第二过孔202，第二过孔201贯穿该钝化层18，以暴露出第二电极162。
[0081]S109，在S108的基础上形成公共电极19a和与公共电极19a同层的导线19b，公共电极19a和导线19b位于钝化层18上，工作时，该公共电极19a与像素电极163之间形成横向电场该导线19b通过第二过孔201电连接该导电端子。这样，即便在刻蚀该第二过孔201的过程中出现过刻，将第二电极162也刻蚀了，第一电极161也能很好地与该导线19b电连接。
[0082]如图6所示，作为一种优选的实施方式，对图5所示的制备方法进行部分修改，相同的部分不再重述。该TFT阵列基板的制造方法还可以在S105形成刻蚀阻挡层15，且该刻蚀阻挡层15覆盖整个基板11 ;S106，在S105的基础上形成像素电极163和第一电极161 ；S1061，在S106的基础上基础上，图案化刻蚀阻挡层15形成两个第一过孔151，以暴露半导体层14.[0083]如图7所示，作为一种优选的实施方式，对图5所示的制备方法进行部分修改，相同的部分不再重述。该TFT阵列基板的制造方法还包括在S102形成与栅极121同层的第三电极122，在S108还图案化钝化层18还形成贯穿栅极绝缘层13、刻蚀阻挡层15、钝化层18的第三过孔202，以暴露出第三电极122。结合参考图3，导线19b分别通过第二过孔201和第三过孔202，对应电连接该导电端子和第三电极122。通常第二过孔201和第三过孔202同时刻蚀，但二者的深度不同，第三过孔202比第二过孔201深，当刻蚀第三过孔暴露出第三电极122时，第二过孔201已经被刻蚀完毕并且第二电极162被过刻甚至被刻光。但即便出现过刻，将第二电极162也刻蚀了，第一电极161也能很好地与该导线19b电连接。
[0084]如图8所示，作为一种优选的实施方式，对图5所示的制备方法进行部分修改，相同的部分不再重述。所述TFT阵列基板的制造方法还包括在S106形成与所述像素电极163同层的两个第四电极164,结合参考图4,所述两个第四电极164被所述源极电极17a和漏极电极17b覆盖，并分别通过所述两个第一过孔151电连接所述半导体层14和所述源极电极17a和漏极电极17b。由于两个第四电极164分别覆盖了两个第一过孔151所暴露出来的半导体层14，因此既能防止在刻蚀形成像素电极163和第一电极161时对第一过孔151所暴露出来的半导体层14造成影响，而起到保护半导体层14的作用，又可以改善此处的欧姆接触性能。[0085]其中，所述公共电极19a、导线19b、像素电极163、第一电极161和第四电极164的材料可以为氧化铟锡、氧化铝锌、氧化铟锌、氧化锡、氧化铟、氧化铟镓、或氧化锌中的一种或其组合。所述公共电极19a、导线19b、像素电极163、第一电极161和第四电极164的厚度均为大于等于20nm,小于等于300nm。更进一步地,所述公共电极19a、导电19b、像素电极163、第一电极161和第四电极164的厚度均为大于等于50nm,小于等于IOOnm ;所述刻蚀阻挡层15为氧化硅；所述钝化层18和栅极绝缘层13为氧化硅、氮化硅氧化硅、或氮化硅中的两种或者多种的任意组合所构成的复合层结构。栅极121的材料根据不同的器件结构和工艺要求可以进行选择，通常被采用的金属有Mo、Cu、Ti及其合金等，厚度一般采用200nm-350nm。现在半导体层14广为使用的材料为铟镓锌氧化物(IGZO)、铟镓锡氧化物(ITGO)、铟锌氧化物(IZO)等，以及与其相关的不同比例的配合物。刻蚀阻挡层15其材料因不同的工艺要求而不同，通常需用如氧化硅等无机绝缘材料，其目的是为了减少在数据线图形化的过程中，对氧化物半导体薄膜造成伤害。
[0086]本实施例的TFT阵列基板及其制造方法，由于在第二电极162的下方层叠接触设置了第一电极161，能够在进行第二过孔201刻蚀时，即便在刻蚀该第二过孔201的过程中出现过刻，将第二电极162也刻蚀了，第一电极161也能很好地与导线19b电连接，使得第二过孔201处的电连接正常工作，保证TFT阵列的正常工作，并且，由于两个第四电极164分别覆盖了两个第一过孔151所暴露出来的半导体层14，因此既能防止在刻蚀形成像素电极163和第一电极161时对第一过孔151所暴露出来的半导体层14造成影响，而起到保护半导体层14的作用，又可以改善此处的欧姆接触性能。即本实施例改善了 TFT阵列的性能，提高了整个TFT阵列的良品率，降低了生产成本。
[0087]本发明实施例二，图9为本发明的实施例二的一种TFT阵列基板的结构剖面图。如图9所示，本发明的一种TFT阵列基板主要包括:基板11 ;栅极121，位于基板11之上，其中栅极121可以与基板11直接接触，也可以不与基板11直接接触；栅极绝缘层13，位于基板11和栅极121之上，且覆盖整个基板11范围；半导体层14，位于栅极绝缘层13之上，且位于所述栅极121上方；刻蚀阻挡层15，位于栅极绝缘层13和半导体层14之上，暴露出半导体层14 ;像素电极163，位于栅极绝缘层13之上；源极电极17a和漏极电极17b，位于栅极121之上，且与半导体层14电连接，源极电极17a和漏极电极17b都与刻蚀阻挡层15直接接触，并且都具有交叠部分，在交叠处源极电极17a和漏极电极17b都位于刻蚀阻挡层15上，且源极电极17a和漏极电极17b绝缘，漏极电极17b (当然也可以是源极电极17a)与像素电极163直接接触，并且具有交叠部分，在交叠处漏极电极17b位于像素电极163上；钝化层18，位于源极电极17a、漏极电极17b和刻蚀阻挡层15之上，且覆盖整个基板11范围；公共电极19a，位于钝化层18上，工作时，该公共电极19a与像素电极163之间形成横向电场。
[0088]该TFT阵列基板还包括导电端子和贯穿钝化层18的第二过孔201，导电端子包括层叠的第一电极161和第二电极162,第一电极161与像素电极163同层,且米用相同材料；第二电极162与源极电极17a和漏极电极17b同层,且米用相同材料；且第一电极161和第二电极163直接接触；第二过孔201贯穿该钝化层18，以暴露出第二电极162。
[0089]该TFT阵列基板还包括与公共电极19a同层的导线1%，该导线19b通过第二过孔201电连接该导电端子。这样，即便在刻蚀该第二过孔201的过程中出现过刻，将第二电极162也刻蚀了，第一电极161也能很好地与该导线19b电连接。
[0090]如图10所示，作为一种优选的实施方式，该TFT阵列基板还包括与栅极121同层的第三电极122和贯穿栅极绝缘层13、刻蚀阻挡层15、钝化层18的第三过孔202，以暴露出第三电极122。
[0091 ] 该导线19b分别通过第二过孔201和第三过孔202，对应电连接该导电端子和第三电极122。通常第二过孔201和第三过孔202同时刻蚀，但二者的深度不同，第三过孔202比第二过孔201深，当刻蚀第三过孔暴露出第三电极122时，第二过孔201已经被刻蚀完毕并且第二电极162被过刻甚至被刻光。但即便出现过刻，将第二电极162也刻蚀了，第一电极161也能很好地与该导线19b电连接。
[0092]如图11所示，作为一种优选的实施方式，所述TFT阵列基板还包括与所述像素电极163同层的两个第四电极164，所述两个第四电极164被所述源极电极17a和漏极电极17b覆盖，并且都电连接所述暴露出来的半导体层14以及所述源极电极17a和漏极电极17b。由于两个第四电极164分别覆盖了暴露出来的半导体层14，因此既能防止在刻蚀形成像素电极163和第一电极161时对第一过孔151所暴露出来的半导体层14造成影响,而起到保护半导体层14的作用，又可以改善此处的欧姆接触性能。
[0093]其中，所述公共电极19a、导线19b、像素电极163、第一电极161和第四电极164的材料可以为氧化铟锡、氧化铝锌、氧化铟锌、氧化锡、氧化铟、氧化铟镓、或氧化锌中的一种或其组合。所述公共电极19a、导线19b、像素电极163、第一电极161和第四电极164的厚度均为大于等于20nm,小于等于300nm。更进一步地,所述公共电极19a、导电19b、像素电极163、第一电极161和第四电极164的厚度均为大于等于50nm,小于等于IOOnm ;所述刻蚀阻挡层15为氧化硅；所述钝化层18和栅极绝缘层13为氧化硅、氮化硅氧化硅、或氮化硅中的两种或者多种的任意组合所构成的复合层结构。
[0094]对应该TFT阵列基板，本发明提供相应的TFT阵列基板的制造方法。
[0095]如图12所示，S201，提供基板11。
[0096]S202,在S201的基础上,在基板11铺一层栅极金属层，图案化该栅极金属层形成栅极121其中，栅极121可以是直接接触基板11，也可以是不直接接触基板11。
[0097]S203，在S202的基础上形成栅极绝缘层13，且栅极绝缘层13覆盖整个基板11。
[0098]S204，在S203的基础上形成氧化物半导体材料的半导体层14，且半导体层14位于栅极121上方。
[0099]S205，在S204的基础上形成刻蚀阻挡层15，刻蚀阻挡层15位于栅极绝缘层13和半导体层14之上，图案化刻蚀阻挡层15，暴露出半导体层14。
[0100]S206,在S205的基础上形成像素电极163和第一电极161,像素电极163和第一电极161位于栅极绝缘层13之上，且第一电极161与像素电极163同层，且采用相同材料。
[0101]S207，在S206的基础上形成源极电极17a、漏极电极17b和第二电极162，第二电极162与源极电极17a和漏极电极17b同层，且采用相同材料；源极电极17a和漏极电极17b位于栅极121之上，且与半导体层14电连接，源极电极17a和漏极电极17b都与刻蚀阻挡层15直接接触，并且都具有交叠部分，在交叠处源极电极17a和漏极电极17b都位于刻蚀阻挡层15上，且源极电极17a和漏极电极17b绝缘，漏极电极17b(当然也可以是源极电极17a)与像素电极163直接接触，并且具有交叠部分，在交叠处漏极电极17b位于像素电极163上；第二电极163和第一电极161组成导电端子,且第二电极163层叠于第一电极161之上并且第一电极161和第二电极163直接接触。
[0102]S208，在S207的基础上形成钝化层18，位于源极电极17a和漏极电极17b和第二电极163之上，且覆盖整个基板11范围，图案化所述钝化层18形成第二过孔202，第二过孔201贯穿该钝化层18，以暴露出第二电极162 ；
[0103]S209，在S208的基础上形成公共电极19a和与公共电极19a同层的导线19b，公共电极19a和导线19b位于钝化层18上，工作时，该公共电极19a与像素电极163之间形成横向电场该导线19b通过第二过孔201电连接该导电端子。这样，即便在刻蚀该第二过孔201的过程中出现过刻，将第二电极162也刻蚀了，第一电极161也能很好地与该导线19b电连接。
[0104]如图13所示，作为一种优选的实施方式，对图12所示的制备方法进行部分修改，相同的部分不再重述。该TFT阵列基板的制造方法还包括在S202还形成与栅极121同层的第三电极122，在S208，图案化所述钝化层18还形成贯穿栅极绝缘层13、刻蚀阻挡层15、钝化层18的第三过孔202，以暴露出第三电极122。结合图10，导线19b分别通过第二过孔201和第三过孔202，对应电连接该导电端子和第三电极122。通常第二过孔201和第三过孔202同时刻蚀，但二者的深度不同，第三过孔202比第二过孔201深，当刻蚀第三过孔暴露出第三电极122时，第二过孔201已经被刻蚀完毕并且第二电极162被过刻甚至被刻光。但即便出现过刻，将第二电极162也刻蚀了，第一电极161也能很好地与该导线19b电连接。
[0105]如图14所示，作为一种优选的实施方式，对图12所示的制备方法进行部分修改，相同的部分不再重述。该TFT阵列基板的制造方法还包括在S206还形成与所述像素电极163同层的两个第四电极164，结合图11，两个第四电极164分别被源极电极17a和漏极电极17b覆盖，并且两个第四电极164都电连接所述暴露出来的半导体层14以及所述源极电极17a和漏极电极17b。由于两个第四电极164分别覆盖了暴露出来的半导体层14，因此既能防止在刻蚀形成像素电极163和第一电极161时对第一过孔151所暴露出来的半导体层14造成影响，而起到保护半导体层14的作用，又可以改善此处的欧姆接触性能。
[0106]其中，所述公共电极19a、导线19b、像素电极163、第一电极161和第四电极164的材料可以为氧化铟锡、氧化铝锌、氧化铟锌、氧化锡、氧化铟、氧化铟镓、或氧化锌中的一种或其组合。所述公共电极19a、导线19b、像素电极163、第一电极161和第四电极164的厚度均为大于等于20nm,小于等于300nm。更进一步地,所述公共电极19a、导电19b、像素电极163、第一电极161和第四电极164的厚度均为大于等于50nm,小于等于IOOnm ;所述刻蚀阻挡层15为氧化硅；所述钝化层18和栅极绝缘层13为氧化硅、氮化硅氧化硅、或氮化硅中的两种或者多种的任意组合所构成的复合层结构。栅极121的材料根据不同的器件结构和工艺要求可以进行选择，通常被采用的金属有Mo、Cu、Ti及其合金等，厚度一般采用200nm-350nm。现在半导体层14广为使用的材料为铟镓锌氧化物(IGZO)、铟镓锡氧化物(ITGO)、铟锌氧化物(IZO)等，以及与其相关的不同比例的配合物。刻蚀阻挡层15其材料因不同的工艺要求而不同，通常需用如氧化硅等无机绝缘材料，其目的是为了减少在数据线图形化的过程中，对氧化物半导体薄膜造成伤害。
[0107]本实施例的TFT阵列基板及其制造方法，由于在第二电极162的下方层叠接触设置了第一电极161，能够在进行第二过孔201刻蚀时，即便在刻蚀该第二过孔201的过程中出现过刻，将第二电极162也刻蚀了，第一电极161也能很好地与导线19b电连接，使得第二过孔201处的电连接正常工作，保证TFT阵列的正常工作，并且，由于两个第四电极164分别覆盖了两个第一过孔151所暴露出来的半导体层14，因此既能防止在刻蚀形成像素电极163和第一电极161时对第一过孔151所暴露出来的半导体层14造成影响，而起到保护半导体层14的作用，又可以改善此处的欧姆接触性能。即本实施例改善了 TFT阵列的性能，提高了整个TFT阵列的良品率，降低了生产成本。
[0108]实施例三
[0109]本发明实施例还提供一种液晶显示面板(未图示)，包括相对设置的彩膜基板和TFT阵列基板，以及位于二者之间的液晶层。TFT阵列基板采用实施例一、二所示的结构。
[0110]上述实施例一、二中的TFT阵列基板均包括公共电极19a，公共电极19a和像素电极163形成横向电场。但作为另一种优选的实施方式，TFT阵列基板也可以不包含该公共电极19a，但此时彩膜基板靠近液晶层的一侧设置有上基板公共电极(未图示)，与像素电极163形成垂向电场。
[0111]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【权利要求】
1.一种TFT阵列基板，包括: 基板； 栅极，位于所述基板之上； 栅极绝缘层，位于所述基板和栅极之上； 半导体层，位于所述栅极绝缘层之上； 像素电极，位于所述刻栅极绝缘层之上； 源极和漏极，位于所述半导体层和像素电极之上，所述源极和漏极分别与所述半导体层电连接，所述源极/漏极与所述像素电极直接接触； 钝化层，位于所述源极和漏极之上； 所述TFT阵列基板还包括导电端子，所述导电端子包括层叠的第一电极和第二电极，所述第一电极与所述像素电极同层，所述第二电极与所述源极和漏极同层；所述第一电极和第二电极直接接触。
2.根据权利要求1所述的TFT阵列基板，其特征在于，还包括刻蚀阻挡层，所述刻蚀阻挡层位于所述源极和漏极之间的区域，并且位于所述钝化层和所述半导体层之间。
3.根据权利要求1所述的TFT阵列基板，其特征在于，还包括刻蚀阻挡层，所述刻蚀阻挡层位于所述像素电极与所述半导体层之间，所述源极和漏极分别通过贯穿所述刻蚀阻挡层的第一过孔与所述半导体层连接。
4.根据权利要求1所述的TFT阵列基板，其特征在于，所述TFT阵列基板还包括与所述栅极同层的第三电极；公共电极和导线，所述公共电极和所述导线同层；所述导线通过一个贯穿所述钝化层的第二过孔和一贯穿所述栅极绝缘层、刻蚀阻挡层、钝化层的第三过孔，对应电连接所述第二电极和第三电极。
5.根据权利要求1所述的TFT阵列基板，其特征在于，所述TFT阵列基板还包括与所述像素电极同层的第四电极，所述第四电极被所述源极和漏极覆盖，并通过所述第一过孔电连接所述半导体层和所述源极和漏极。
6.根据权利要求1所述的TFT阵列基板，其特征在于，所述第二电极通过公共电极连接于所述第三电极。
7.根据权利要求1-6任一所述的TFT阵列基板，其特征在于，所述公共电极、像素电极、第一电极和第四电极的材料为氧化铟锡、氧化铝锌、氧化铟锌、氧化锡、氧化铟、氧化铟镓、或氧化锌。
8.根据权利要求1-6任一所述的TFT阵列基板，其特征在于，所述公共电极、像素电极、第一电极和第四电极的厚度均为大于等于20nm，小于等于300nm。
9.根据权利要求1-6任一所述的TFT阵列基板，其特征在于，所述公共电极、像素电极、第一电极和第四电极的厚度均为大于等于50nm,小于等于lOOnm。
10.根据权利要求1-6任一所述的TFT阵列基板，其特征在于，所述刻蚀阻挡层为氧化硅。
11.根据权利要求1-6任一所述的TFT阵列基板，其特征在于，所述钝化层和栅极绝缘层为氧化硅、氮化硅氧化硅、或氮化硅中的两种或者多种的任意组合所构成的复合层结构。
12.—种TFT阵列基板的制造方法，包括: 提供基板；在所述基板之上形成栅极和第三电极； 在所述基板和栅极之上形成栅极绝缘层； 在所述栅极绝缘层之上形成半导体层，且位于所述栅极的上方； 在所述栅极绝缘层之上形成像素电极和第一电极，所述第一电极与所述像素电极同层； 在所述半导体层和像素电极之上形成源极和漏极，所述源极和漏极分别与所述半导体层电连接，所述源极/漏极与所述像素电极直接接触，在所述第一电极之上形成第二电极，所述第二电极层叠于所述第一电极之上并直接接触第一电极，所述第二电极与所述源极和漏极同层； 在所述源极和漏极之上形成钝化层，刻蚀钝化层形成第二过孔和第三过孔，所述第二过孔暴露部分第二电极，所述第三过孔暴露部分第三电极。
13.根据权利要求12所述 的TFT阵列基板的制造方法，其特征在于，在所述钝化层和所述半导体层之间形成刻蚀阻挡层，所述刻蚀阻挡层位于所述源极和漏极之间的区域。
14.根据权利要求12所述的，其特征在于，在所述像素电极与所述半导体层之间形成刻蚀阻挡层，所述源极和漏极分别通过贯穿所述刻蚀阻挡层的第一过孔与所述半导体层连接。
15.根据权利要求12所述的TFT阵列基板的制造方法，其特征在于，还包括形成第四电极；所述第四电极通过所述第一过孔接触所述半导体层，后续形成的源极和漏极覆盖所述第四电极，并通过所述第四电极和第一过孔电连接所述半导体层。
16.根据权利要求12所述的TFT阵列基板的制造方法，其特征在于，还包括形成第三电极、公共电极和导线，所述第三电极与所述栅极同层，所述公共电极和所述导线同层，所述导线通过一个贯穿所述钝化层的第二过孔和一贯穿所述栅极绝缘层、刻蚀阻挡层、钝化层的第三过孔，对应电连接所述第二电极和第三电极。
17.根据权利要求12所述的TFT阵列基板的制造方法，其特征在于，所述第二电极通过公共电极连接于所述第三电极。
18.根据权利要求12-15任一所述的TFT阵列基板的制造方法，其特征在于，所述公共电极、像素电极、第一电极和第四电极的材料为氧化铟锡、氧化铝锌、氧化铟锌、氧化锡、氧化铟、氧化铟镓、或氧化锌。
19.根据权利要求12-15任一所述的TFT阵列基板的制造方法，其特征在于，所述公共电极、像素电极、第一电极和第四电极的厚度均为大于等于20nm，小于等于300nm。
20.根据权利要求12-15任一所述的TFT阵列基板的制造方法，其特征在于，所述公共电极、像素电极、第一电极和第四电极的厚度均大于等于50nm，小于等于lOOnm。
21.根据权利要求12-15任一所述的TFT阵列基板的制造方法，其特征在于，所述刻蚀阻挡层为氧化硅。
22.根据权利要求12-15任一所述的TFT阵列基板的制造方法，其特征在于，所述钝化层和栅极绝缘层为氧化硅、氮化硅氧化硅、或氮化硅中的两种或者多种的任意组合所构成的复合层结构。
【文档编号】H01L21/77GK103928455SQ201310013063
【公开日】2014年7月16日 申请日期:2013年1月15日 优先权日:2013年1月15日
【发明者】姜文鑫, 楼均辉 申请人:上海天马微电子有限公司, 天马微电子股份有限公司