薄膜晶体管和显示装置制造方法

薄膜晶体管和显示装置制造方法
【专利摘要】本发明提供了薄膜晶体管和显示装置。根据一个实施例，显示装置包括薄膜晶体管。该薄膜晶体管包括栅绝缘膜、半导体层、栅电极、第一和第二沟道保护膜、第一和第二导电层、和钝化膜。该半导体层被设置在该栅绝缘膜的主表面上。该半导体层包括第一到第七部分。该栅绝缘膜被部署在该半导体层和该栅电极之间。第一沟道保护膜覆盖第三部分。该第二沟道保护膜覆盖该第五部分和第四部分、以及第一沟道保护膜的上表面。该第一导电层覆盖第六部分。该第二导电层覆盖第七部分。该钝化膜覆盖该第一和第二部分、第一和第二导电层、以及第二沟道保护膜。
【专利说明】薄膜晶体管和显示装置
[0001]相关申请的交叉引用
[0002]本申请基于2012年9月26日提交的在先日本专利申请N0.2012-213081并要求其优先权的权益；该申请的全部内容通过引用结合于此。
【技术领域】
[0003]此处描述的实施例一般涉及薄膜晶体管和显示装置。
【背景技术】
[0004]薄膜晶体管(TFT)广泛应用于例如液晶显示装置和有机电致发光(EL)显示装置。
[0005]在大型显示装置中使用的非晶硅TFT具有约IcmVV.s的迁移率，可通过等离子体CVD (化学气相沉积)形成，且因此可在较大的表面积上均匀地且不昂贵地形成。
[0006]用在小至中尺寸的显示装置中的低温多晶硅TFT具有约IOOcmVV.s的迁移率且当运行达较长时间段时具有较高的可靠性。
[0007]近年来，具有高可靠性的TFT是所期望的。因此，被用作TFT的半导体层材料的氧化物半导体吸引了注意。
【专利附图】

【附图说明】
[0008]图1是示出根据第一实施例的显示装置的平面图；
[0009]图2是示出根据第一实施例的薄膜晶体管的平面图；
[0010]图3是示出根据第一实施例的薄膜晶体管的截面图；
[0011]图4是示出根据第一实施例的薄膜晶体管的另一个截面图；
[0012]图5是示出根据第一实施例的显示装置的部分截面图；
[0013]图6是示出根据第一实施例的薄膜晶体管的特性的图；
[0014]图7是示出根据比较实施例的薄膜晶体管的平面图；
[0015]图8是示出根据比较示例的薄膜晶体管的特性的图；
[0016]图9是示出根据第一实施例的第一变形的薄膜晶体管的截面图；
[0017]图10是示出根据第一实施例的第二变形的薄膜晶体管的截面图；
[0018]图11是示出根据第二实施例的薄膜晶体管的平面图；
[0019]图12是示出根据第二实施例的薄膜晶体管的截面图；
[0020]图13A至13F是示出根据第三实施例的用于制造薄膜晶体管的方法的截面图；
[0021]图14A至14D是示出根据第三实施例的用于制造薄膜晶体管的方法的截面图；和
[0022]图15是示出根据第三实施例的用于制造显示装置的方法的流程图。
[0023]详细说明
[0024]根据一个实施例，显示装置包括薄膜晶体管。该薄膜晶体管包括栅绝缘膜、半导体层、栅电极、第一沟道保护膜、第二沟道保护膜、第一导电层、第二导电层、和钝化膜。栅绝缘膜具有主表面。该半导体层被提供在主表面的部分上。该半导体层包括第一部分、与第一部分分离的且位于与主表面平行的平面中的第二部分、被设置在该第一部分和该第二部分之间的第三部分、被设置在该第一部分和该第三部分之间的第四部分、被设置在该第二部分和该第三部分之间的第五部分、被设置在该第一部分和该第四部分之间的第六部分、以及被设置在该第二部分和该第五部分之间的第七部分。该栅绝缘膜被部署在该半导体层和该栅电极之间。第一沟道保护膜覆盖该半导体层的第三部分。第二沟道保护膜覆盖该第五部分、第四部分、和第一沟道保护膜的上表面。第一导电层覆盖第六部分。第二沟道保护膜的一部分被部署在第一导电层和第四部分之间。第二导电层覆盖第七部分。第二沟道保护膜的一部分被部署在第二导电层和第五部分之间。该钝化膜覆盖该第一部分、第二部分、第一导电层、第二导电层、和第二沟道保护膜。该钝化膜包括不小于1.0X 102Clatoms/cm3的氢。
[0025]根据一个实施例，薄膜晶体管包括栅绝缘膜、半导体层、栅电极、第一沟道保护膜、第二沟道保护膜、第一导电层、第二导电层、和钝化膜。该栅绝缘膜具有主表面。该半导体层被提供在该主表面的部分上。该半导体层包括第一部分、与第一部分分离的且位于与主表面平行的平面中的第二部分、被设置在该第一部分和该第二部分之间的第三部分、被设置在该第一部分和该第三部分之间的第四部分、被设置在该第二部分和该第三部分之间的第五部分、被设置在该第一部分和该第四部分之间的第六部分、以及被设置在该第二部分和该第五部分之间的第七部分。该栅绝缘膜被部署在该半导体层和该栅电极之间。该第一沟道保护膜覆盖该半导体层的第三部分。该第二沟道保护膜覆盖该第五部分、第四部分、和第一沟道保护膜的上表面。该第一导电层覆盖第六部分。该第二沟道保护膜的一部分被部署在第一导电层和第四部分之间。该第二导电层覆盖第七部分。该第二沟道保护膜的一部分被部署在第二导电层和第五部分之间。该钝化膜覆盖该第一部分、第二部分、第一导电层、第二导电层、和第二沟道保护膜。该钝化膜包括不小于1.0X 102°atoms/cm3的氢。
[0026]氧化物半导体作为被用在薄膜晶体管(TFT)中的具有高可靠性的半导体材料正在引起注意。例如，诸如氧化铟镓锌(In-Ga-Zn-O(下文称为IGZ0))等之类的氧化物半导体正在引起注意。通过例如溅射，氧化物半导体可在室温下在较大表面积上被均匀地形成膜，且氧化物半导体在可视区域内是透明的。因此，可在具有低热稳定性的塑料膜衬底上形成使用这样的氧化物半导体的TFT ;且可能使用这样的TFT形成柔性显示装置。这样的氧化物半导体具有约10倍于非晶硅的较高的场效应迁移率。还有，通过在300° C到400° C下执行氧化物半导体的高温后退火，可获得在BTS (偏置温度应力)测试中的较高的可靠性。因此，使用氧化物半导体的TFT是显示装置的下一代背板元件的引领之选，因为氧化物半导体具有较高的均匀度、较高的场效应迁移率、和较低的制造成本。
[0027]然而，在其中使用低温工艺形成使用氧化物半导体的薄膜晶体管的情况下，期望的是增加可靠性。
[0028]现在将参考附图详细描述本发明的实施例。
[0029]这些附图是示意性的或概念性的；并且各部分的厚度和宽度之间、各部分之间的尺寸比例之间的关系等不一定与其实际值相同。此外，尺寸和/或比例在附图之间甚至对于相同部分也可不同地示出。
[0030]在本申请的附图和说明书中，与关于上文中的附图所描述的那些组件类似的组件被标示为类似的附图标记，并且酌情省略详细描述。
[0031]第一实施例[0032]图1是示出根据第一实施例的显示装置的平面图。尽管该显示装置可包括有机EL显示装置或液晶显示装置，此处描述的是有源矩阵有机EL显示装置200。有机EL显示装置200包括在显示区域内部署为矩阵配置的多个像素单元I。图1示出一个放大的像素单元I。有机EL显示装置200包括其中部署了多个像素单元I的显示区域100、和作为不同于显示区域100的区域的外围区域110。
[0033]信号线驱动电路2、控制线驱动电路3、和控制器4被提供在外围区域110内。控制器4连接至信号线驱动电路2和控制线驱动电路3。控制器4执行信号线驱动电路2的操作和控制线驱动电路3的操作的时序控制。
[0034]信号线驱动电路2和像素单元I通过沿图中纵向设置的多个信号线DL所连接。控制线驱动电路3和像素单元I通过沿图中横向设置的多个控制线CL所连接。信号线驱动电路2经由信号线DL向像素单元I提供对应于图像信号的信号电压。控制线驱动电路3经由控制线CL向像素单元I提供扫描线驱动信号。
[0035]像素单元I包括电容器123、驱动TFT122、写TFT121、和根据所提供的电流发光的有机EL元件11。写TFT121和驱动晶体管122是背栅型TFT。信号线DL连接至写TFT121的源电极；且控制线CL连接至写TFT121的栅电极。写TFT121的漏电极连接至驱动TFT122的栅电极。
[0036]有机EL元件包括有机EL层、阳极电极、和阴极电极。驱动TFT122的源电极连接至有机EL元件11的阳极电极。电源线124连接至驱动TFT122的漏电极来提供正电源电压Vdd。电容器123被连接在写TFT121的漏电极和驱动TFT122的漏电极之间。有机EL元件11的阴极电极的电压被设置为Vss。例如，写TFT121的配置与驱动TFT122的配置相同。
[0037]现在将使用图2到图4来描述驱动TFT122的示例。图2是示出根据第一实施例的驱动TFT的平面图。图3是示出根据第一实施例的驱动TFT的截面图。图3的截面图示出沿图2的线A-A的截面。图4是示出根据第一实施例的驱动TFT的另一个截面图。图4的截面图示出沿图2的线B-B的截面。
[0038]驱动TFT122包括第一导电层27、第二导电层28、栅电极23、栅绝缘膜24、半导体层25、沟道保护膜26、和钝化膜29。
[0039]栅电极23被设置在衬底20的部分上。栅电极23可包括，例如，诸如钥钨(MoW)、钥钛(MoTa)、钨(W)等之类的难熔金属。栅电极23可包括具有对其进行了防止隆起物的手段的具有铝(Al)作为主要组分的Al合金；且可使用Al和难熔金属的层叠膜。衬底20具有主表面20a(参看图3)。在主表面20a上设置栅电极23。与设置栅电极23的衬底20的主表面20a垂直的方向被取为Z方向。与衬底20的主表面20a平行的一个方向被取为X方向。与衬底20的主表面20a平行且与X方向垂直的方向被取为Y方向。衬底20、栅电极23、和栅绝缘膜24沿Z方向被层叠。
[0040]在栅电极23上设置栅极绝缘膜24。在该示例中，在覆盖栅电极23的同时，在整个衬底20上设置栅绝缘膜24。该栅绝缘膜24具有一个主表面24a。这一个主表面24a平行于XY平面。例如，该栅绝缘膜24可包括绝缘且透光的材料。栅绝缘膜24包括绝缘材料。栅绝缘膜24包括选自以下的至少一个:氧化硅、氮化硅、氧氮化硅、和氧化铝。例如，该栅绝缘膜24可包括氧化硅膜(SiOx,其中X是任何正值)、氮化硅膜(SiNx)、氧氮化硅膜(SiON)、或氧化铝膜(Al2O3X栅绝缘膜24可包括这些膜的层叠膜。[0041]半导体层25被设置在栅绝缘膜24的一个主表面24a上。栅绝缘膜24设置在栅电极23和半导体层25之间，来使栅电极23与半导体层25绝缘。换言之，栅电极23相对着半导体层25，两者之间插有栅绝缘膜24。例如，半导体层25可包括包含选自如下中至少一个的氧化物半导体:铟(In)、镓(Ga)、和锌(Zn)。换言之，例如，半导体层25可包括选自如下中的一个:In-Ga-Zn-O氧化物半导体、In-Ga-O氧化物半导体、和In-Zn-O氧化物半导体。该氧化物半导体可处于非晶状态或处于多晶状态。在该实施例中使用处于非晶状态中的氧化物半导体。该半导体层25可以是P型、η型、CMOS等。该半导体层25的膜厚度例如是不小于5nm且不大于IOOnm ;且有利的是半导体层25的膜厚度不小于5nm且不大于20nm。考虑电特性，半导体层25的膜厚度可以是例如约10nm。
[0042]当用透射电子显微镜术(TEM)或X-射线衍射(XRD)观察时，不对包含非晶氧化物半导体的半导体层25观察表示结晶度等的衍射图案。可通过扫描电子显微术(SEM)、TEM等来观察半导体层25的膜质量和配置。
[0043]半导体层25可包括其中上述氧化物半导体的微晶被分散在上述非晶氧化物半导体中的材料。
[0044]在半导体层25上设置沟道保护膜26。设置沟道保护膜26来覆盖半导体层25和栅绝缘膜24。沟道保护膜26包括第一沟道保护膜261和第二沟道保护膜262。设置第一沟道保护膜261来覆盖半导体层25和栅绝缘膜24。在该第一沟道保护膜261上设置第二沟道保护膜262。第一沟道保护膜261和第二沟道保护膜262保护该半导体层25。
[0045]第一沟道保护膜261和第二沟道保护膜262包括选自如下中的至少一个:氧化硅、氮化娃、氧氮化娃、和氧化招。第一沟道保护膜261和第二沟道保护膜262可包括,例如,诸如氧化硅膜(SiOx,其中X是任何正值)、氮化硅膜(SiNx)、氧氮化硅膜(SiON)、和氧化铝膜(Al2O3)等之类的绝缘材料。第一沟道保护膜261包括，例如，耐酸性比半导体层25的耐酸性更高的含氧绝缘材料，诸如氧化硅等。第二沟道保护膜262也包括耐酸性比半导体层25的耐酸性更高的氧化硅等。第二沟道保护膜262是氧化程度比第一沟道保护膜261的氧化程度更高的膜。换言之，第二沟道保护膜262比第一沟道保护膜261包含更多的氧原子。例如，第二沟道保护膜262的氧浓度高于第一沟道保护膜261的氧浓度。例如，第二沟道保护膜262的氧原子数量与硅原子数量之比高于第一沟道保护膜261的氧原子数量与硅原子数量之比。
[0046]沟道保护膜26具有第一开口 26a和第二开口 26b。例如，沿X方向设置该第一开口 26a和第二开口 26b彼此相对。如图3中所示，第一开口 26a和第二开口 26b暴露出半导体层25的一部分。第一沟道保护膜的部分261a和第二沟道保护膜的部分262a被设置在X方向中第一开口 26a和第二开口 26b之间。位于与第二开口 26b相对的第一开口 26a的侧面上的第一沟道保护膜的侧表面261s被覆盖有第二沟道保护膜的部分262a。位于与第一开口 26a相对的第二开口 26b的侧面上的第一沟道保护膜的侧表面261s被覆盖有第二沟道保护膜的部分262a。
[0047]如图4中所示，Y方向中的半导体层25的侧表面25t被覆盖有第一沟道保护膜261。Y方向中的第一沟道保护膜261的侧表面261t从第二沟道保护膜262中暴露出来。
[0048]第一导电层27被设置于第一开口 26a的部分内。第一导电层27还覆盖位于第一开口 26a侧上的第二沟道保护膜的部分262p。第二导电层28被设置于第二开口 26b的部分内。第二导电层28还覆盖位于第二开口 26b侧上的第二沟道保护膜的部分262p。第一导电层27和第二导电层28彼此相对，且两者之间沿X方向插有沟道保护膜26。
[0049]第一导电层27电连接至半导体层25。第二导电层28电连接至半导体层25。第一导电层27和第二导电层28可包括,例如,钛(Ti)、Al、Mo等。第一导电层27和第二导电层28可包含，例如，包括选自T1、Al和Mo中至少一个的层叠体。第一导电层27和第二导电层28可以是氧化铟锡(ΙΤ0)。或者，第一导电层27和第二导电层28可以是通过对不覆盖有沟道保护膜26的半导体层25的部分进行氩(Ar)等离子体处理而具有低电阻的部分。第一导电层27是选自驱动TFT122的源电极和漏电极中的一个。第二导电层28是选自驱动TFT122的源电极和漏电极中的另一个。在该实施例中，第一导电层27是漏电极；且第二导电层28是源电极。
[0050]第一导电层27、第二导电层28、保护膜26、第一开口 26a、和第二开口 26b被覆盖有钝化膜29。如图3中所示，第二沟道保护膜的以X方向被设置在第一导电层27和第二导电层28之间的部分262a被覆盖有钝化膜29。如图4中所示，位于Y方向从第二沟道保护膜262中暴露出来的第一沟道保护膜261的侧表面261t被覆盖有钝化膜29。半导体层25的部分经由沟道保护膜26的开口 26a和26b接触钝化膜29。例如，该钝化膜29可包括绝缘且透光的材料。例如，该钝化膜29可包括选自如下中的一个:氧化硅、氮化硅、和氧氮化硅。例如，该钝化膜29可包括选自如下中的一个:氧化硅膜、氮化硅膜、和氧氮化硅膜。钝化膜29包括氢。例如，该钝化膜29包含不小于1.0X 102°atoms/cm3的氢。
[0051]当向栅电极23施加电压时，在半导体层25中形成沟道；且电流在第一导电层27和第二导电层28之间流动。
[0052]如图3中所示，半导体层25包括第一部分25a、在X方向与第一部分25a相对的第二部分25b、设置在第一部分25a和第二部分25b之间的第三部分25c、设置在第一部分25a和第三部分25c之间的第四部分25d、设置在第二部分25b和第三部分25c之间的第五部分25e、设置在第一部分25a和第四部分25d之间的第六部分25f、和设置在第二部分25b和第五部分25e之间的第七部分25g。
[0053]该第一沟道保护膜261覆盖该半导体层25的第三部分25c。第二沟道保护膜262覆盖第一沟道保护膜261的上表面261aT、半导体层25的第四部分25d、和半导体层25的第五部分25e。第一导电层27覆盖第六部分25f的同时与半导体层25的第四部分25d相对，第一导电层27和第四部分25d之间插有第二沟道保护膜262。第二导电层28覆盖第七部分25g的同时与半导体层25的第五部分25e相对，第二导电层28和第五部分25e之间插有第二沟道保护膜262。钝化膜29覆盖第二沟道保护膜262、第二导电层28、第一导电层27、半导体层25的第二部分25b、和半导体层25的第一部分25a。
[0054]由氧化物半导体制成的半导体层25的电阻由于覆盖半导体层25的上表面的膜的氧化程度而变化。当被覆盖有具有低氧化程度的膜时，半导体层25的电阻减少。另一方面，当被覆盖有具有高氧化程度的膜时，半导体层25的电阻增加。
[0055]半导体层25的被覆盖有第一沟道保护膜261的第三部分25c的电阻低于被覆盖有第二沟道保护膜262的第四部分25d和第五部分25e的电阻。通过减少第三部分25c的电阻，可增加驱动TFT122的场效应迁移率。
[0056]半导体层25的第四部分25d和第五部分25e的接近第二沟道保护膜262的部分25da和25ea具有相对较高的电阻。一般而言,在其中漏电极与半导体层的部分相对,两者之间插有具有低氧化程度的沟道保护膜的情况下，存在其中半导体层的部分的电阻不期望地减少过多且不能再用作有源层的情况。然而，在该实施例中，作为漏电极的第一导电层27与半导体层25的第四部分25d相对，两者之间插有具有高氧化程度的第二沟道保护膜262。因此，由于第四部分25d的接近第二沟道保护膜262的部分25da具有高电阻，不易于发生这样的问题。
[0057]由于半导体层25和钝化膜29经由开口 26a彼此接触，钝化膜29中所包括的氢易于扩散至半导体层25内。特定地，在其中钝化膜29内的氢被提供至半导体层25的第四部分25d的情况下，第四部分25d的电阻不易于被减少。
[0058]因此，对于半导体层25，与作为漏电极的第一导电层27相对、且其中插入有沟道保护膜26的第四部分25d的电阻高于第三部分25c的电阻。特定地，第四部分25d的在第二沟道保护膜262侧面上的部分25da的电阻高于第四部分25d的位于栅绝缘膜24侧面上的部分25db的电阻。因此，由于用作有源层的半导体层25的部分不短，获得了具有期望特性的驱动TFT122。
[0059]半导体层25的覆盖有第二沟道保护膜262的第二部分25b在X方向的长度是，例如，不大于3 μ m,且更有利的是不大于I μ m。换言之，沿连接第一部分和第二部分的方向的第四部分的长度和第五部分的长度是，例如，不大于3 μ m,且更有利的是不大于I μ m。通过使得第二部分25b在X方向的长度是这样的长度，第四部分25d的电阻可充分高。
[0060]第四部分25d的在第二沟道保护膜262侧上的部分25da的电阻率是，例如，不小于1.0 XlO5 Ω.Cm，且更有利的，不小于1.0 XlO7 Ω.cm。第四部分25d的位于第二沟道保护膜262侧上的部分25da是，例如，被设置在第二沟道保护膜262和栅绝缘膜24之间沿Z方向相比对于栅绝缘膜24而言更接近第二沟道保护膜262的半导体层25的部分的一半。例如，在其中沿Z方向与第二沟道保护膜262的距离的位置不大于半导体层25的厚度的三分之一处位置处的电阻率可不小于1.0 X IO5 Ω.cm,且更有利的是不小于1.0X IO7 Ω.cm。
[0061]另一方面，第四部分25d的在栅绝缘膜24侧上的部分25db的电阻率可以是，例如，不大于1.0X IO5 Ω.Cm，且更有利的，不大于1.0X IO3 Ω.cm。第四部分25d的在栅绝缘膜24侧上的部分25db，例如，是设置在第二沟道保护膜262和栅绝缘膜24之间沿Z方向相比对于第二沟道保护膜262而言更接近栅绝缘膜24的半导体层25的部分的一半。例如，在其中沿Z方向与栅绝缘膜24的距离的位置不大于半导体层25的厚度的三分之一处位置处的电阻率可不大于1.0 XlO5 Ω.cm，且更有利的是不大于1.0 XlO3 Ω.cm。
[0062]在垂直于与X方向平行的连接第一导电层27和第二导电层28的线段L垂直的线与半导体层25的端部相交处的半导体层25的端部25X和25Y，被覆盖有第一沟道保护膜。在形成钝化膜29时，由于热，半导体层25的氧化物半导体内的氧易于逸出。存在的风险是，在其中氧从半导体层25逸出的驱动TFT中，可发生漏电流的风险。然而，通过使半导体层25的上表面和端部25X和25Y被覆盖有沟道保护膜26，在形成钝化膜29时可防止氧从半导体层25逸出。
[0063]为了防止漏电流，使半导体层25的端部25X和25Y的部分覆盖有沟道保护膜26是足够的；且还可能使得沟道保护膜26具有覆盖半导体层25的端部25X和25Y的部分的配置。[0064]尽管在本实施例中的半导体层25具有比XY平面内的栅电极23更小的配置，这足以使得在XY平面内设置在第一导电层27和第二导电层28之间的半导体层25的至少部分与栅电极23相对。
[0065]现在将使用图5来描述包含使用图2到图4描述的驱动TFT122的显示装置。图5是示出根据第一实施例的显示装置的部分截面图。
[0066]该显示装置200包括衬底20、驱动TFT122、像素电极16、和有机EL元件11。该有机EL元件11由有机层33、像素电极31、和相对电极34构成。该有机EL元件11由驱动TFT122控制并驱动。
[0067]衬底20具有主表面20a。衬底20包括主体21、和设置在该主体21上的阻挡层22。主表面20a是在阻挡层22 —侧上的衬底20的主表面。主体21可包括，例如透光材料。主体21可包括，例如玻璃材料或树脂材料。还有,主体21可包括柔性材料。主体21可包括，例如诸如玻璃材料、聚酰亚胺之类的树脂材料。阻挡层22抑制杂质、水分等的渗透来保护驱动TFT122和有机EL元件11。阻挡层22可包括，例如透光且柔性的材料。阻挡层22是可省略的；使衬底20形成为使得在其上设置栅电极23的那侧的主表面20a处抑制杂质、水分等的渗透，是足够的。
[0068]在图2到图4中描述的驱动TFT122被设置在衬底20的主表面20a上。
[0069]在该示例中，在钝化膜29上设置滤色片30。对于每个像素，滤色片30具有不同的颜色。滤色片30可包括，例如，红色、绿色、或蓝色的彩色树脂模(如，彩色抗蚀剂)。如果需要，可设置滤色片30。滤色片30是可省略的。
[0070]在滤色片30上设置像素电极31。像素电极31电连接至第一导电层27和第二导电层28之一。尽管图5中未示出，在该实施例中，像素电极31电连接至第二导电层28(如，漏电极)。在这个实施例中，像素电极31是阳极电极。像素电极31可包括，例如，导电且透光的材料。像素电极31可包括，例如，ITO (氧化铟锡)、IT0/Ag/IT0的层叠结构、AZO (掺杂Al的ZnO)、等。
[0071]在钝化膜29和滤色片30中设置开口来暴露第二导电层28的部分。像素电极31的部分16c经由该开口接触第二导电层28。藉此，像素电极31电连接至第二导电层28。
[0072]平面化膜32设置在像素电极31和滤色片30上。平面化膜32可包括，例如绝缘材料。平面化膜32包括，例如，有机树脂材料。在平面化膜32中设置开口 32a来暴露像素电极31的部分。
[0073]在平面化膜32和开口 32a中设置有机层33。在开口 32a处，有机层33接触像素电极31。平面化膜32防止像素电极31和有机层33在除开口 32a外的区域内接触到彼此。有机层33包括，例如，其中层叠了空穴传输层、发光层、和电子传输层的层叠的本体。或者，可使用空穴注入层替代空穴传输层。还有，可使用电子注入层替代电子传输层。或者，除了空穴传输层外，有机层33可包括空穴注入层。除了电子传输层外，有机层33可包括电子注入层。
[0074]相对电极34设置在有机层33上。相对电极34包括导电材料。在这个实施例中，相对电极34是阴极电极。相对电极34包括,例如,招(Al)和/或镁-银(MgAg)。相对电极34的膜厚度是例如，200nm。
[0075]例如，有机EL元件11由在设置有开口 32a的部分处的像素电极31、相对电极34、和设置在像素电极31和相对电极34之间的有机层33构成。通过被施加至像素电极31和相对电极34的电压，光从有机层33发出。从有机层33发出的光，通过穿过滤色片30、钝化膜29、栅绝缘膜24和衬底20，而发射到外部。换言之，在该实施例中，显示装置200是底发射显示装置。
[0076]密封单元35设置在相对电极34上。该密封单元35包括，例如，氧化硅膜、氧氮化硅膜、氮化硅膜、氧化铝、和氧化钽膜等。
[0077]尽管在图2到图5中未示出写TFT121，该写TFT121可由与驱动TFT122相同的材料形成且具有相同配置。
[0078]尽管在该实施例中，像素电极31是阳极电极且相对电极34是阴极电极，该像素电极31可以是阴极电极；且相对电极34可以是阳极电极。尽管每一个像素单元I具有两个TFT, S卩，写TFT121和驱动TFT122，每一个像素单元I具有诸如图2到图4中所示的至少一个TFT是足够的。
[0079]现在将使用图6来描述通过测量图2到图4中所示的驱动TFT122获得的特性。图6是示出根据第一实施例的薄膜晶体管的特性的图。水平轴代表施加至栅电极的电压Vg(单位为V);且垂直轴代表流过相对漏电极(第一导电单元27)的半导体层25的区域(漏区)的电流(单位为A)。图6示出当施加至漏电极(第一导电单元27)的电压Vd是0.1V和15V时，电压Vg和电流Id之间的关系。在电流Id开始流动时的阈值电压对于0.1V和15V的电压Vd是一样的；当漏电极的电压Vd被改变时，驱动TFT122的特性是稳定的。因此，本实施例的驱动TFT不论漏电极的电压Vd如何，具有稳定的阈值电压。
[0080]现在将使用图7和图8描述本实施例的比较示例。图7是示出根据比较实施例的薄膜晶体管的平面图。图8是示出通过测量根据比较示例的薄膜晶体管获得的特性的图。
[0081]在根据比较示例的TFT312中，形成一个类型的膜作为沟道保护膜326。沟道保护膜326的整个开口 326a被覆盖有第一导电层327;且整个开口 326b被覆盖有第二导电层328。因此，半导体层325不接触钝化膜329。栅电极323和栅绝缘膜324类似于第一实施例的栅电极和栅绝缘膜。
[0082]在图8中，水平轴代表施加至栅电极的电压Vg(单位为V);且垂直轴代表流过相对漏电极(第一导电层27)的半导体层25的区域(漏区)的电流(单位为A)。图8示出当施加至漏电极(第一导电层27)的电压Vd是0.1V和15V时，电压Vg和电流Id之间的关系。当电压Vd是0.1V时的阈值电压高于电压Vd是15V时的阈值电压；且当漏电极的电压Vd变化时，TFT312的特性是不稳定的。因此，对于根据比较示例的TFT312，阈值电压根据漏电极的电压Vd而变得不稳定。
[0083]已知的是，在其中半导体层包括氧化物半导体的情况下，在TFT的半导体层内易于发生很多缺陷；且控制这些缺陷导致TFT的更高的可靠性。
[0084]作为使用氧化物半导体的TFT的勤勉研发的结果，发明人获得了如下知识。即，在诸如图7中所示的常规TFT中，在覆盖有半导体层325的沟道保护膜326的界面处，当氧化物半导体的原子之间的结较弱时，半导体层325的与漏电极(第一导电层327)相对且中间插有沟道保护膜326的第二部分325b的电阻，由于该漏电极(第一导电层327)的场效应，而不期望地减少。在其中半导体层325的第二部分325b的电阻减少的情况下，用作有源层的半导体层25的部分的长度的沟道程度不期望地短于设计值。作为结果，如比较示例中所示，阈值电压由于漏电极的电压Vd而不期望地变化；且没有获得期望的TFT特性。然而，在第一实施例的TFT122中，与漏电极327相对的半导体层的第四部分25d具有较高的电阻。因此，第四部分25d不易于具有低电阻且用作有源层。换言之，不管漏电极的电场强度如何，可稳定化TFT的阈值电压。
[0085]第一实施例的第一变形
[0086]图9是示出根据第一实施例的第一变形的薄膜晶体管的截面图。
[0087]该变形的驱动TFT412与第一实施例的驱动TFT122区别在于YZ平面内的沟道保护膜426的配置不同。沟道保护膜426由第一沟道保护膜426A和第二沟道保护膜426B构成。第一沟道保护膜426A被设置在半导体层425的上表面上。第二沟道保护膜426B覆盖第一沟道保护膜426A的上表面、第一沟道保护膜426A的侧表面、和半导体层425的侧表面。换言之，该变形的驱动TFT412与第一实施例的驱动TFT122区别在于该第二沟道保护膜426B在YZ平面内覆盖第一沟道保护膜426A和半导体层425的侧表面。重申，在垂直于与Y方向平行的连接第一导电层和第二导电层的线段的线与半导体层425的端部相交之处的半导体层425的端部被覆盖有第二沟道保护膜426B。还是根据该变形，在形成钝化膜429时可防止氧逸出半导体层425。
[0088]栅电极423、栅绝缘膜424、钝化膜429、和驱动TFT412的XZ平面的截面图，与第一实施例的一样。换言之，与第一实施例类似，第二沟道保护膜426B的氧化程度高于第一沟道保护膜426A的氧化程度；且钝化膜429经由沟道保护膜426的开口与半导体层425彼此接触。
[0089]在该变形中，类似于第一实施例，半导体层425的部分相对漏电极，两者之间插入有具有高氧化程度的第二沟道保护膜426B。因此,这个部分的邻近第二沟道保护膜426B的侧面具有高电阻。由于半导体层425与钝化膜429经由该开口彼此接触，包括在钝化膜429内的氢易于扩散至半导体层425。因此，与漏电极相对且其中插有沟道保护膜426的半导体层425的部分具有高电阻。特定地，这个部分的沟道保护膜426侧具有高电阻。因此，由于用作有源层的半导体层425的该部分不短，获得了具有期望特性的驱动TFT412。
[0090]第一实施例的第二变形
[0091]图10是示出根据第一实施例的第二变形的薄膜晶体管的截面图。
[0092]该变形的驱动TFT512与第一实施例的驱动TFT122区别在于YZ平面内的沟道保护膜526的配置不同。沟道保护膜526由第一沟道保护膜526A和第二沟道保护膜526B构成。第一沟道保护膜526A覆盖半导体层525的上表面和侧表面。与第一实施例的驱动TFT122不同，第二沟道保护膜526B覆盖第一沟道保护膜526A的上表面和侧表面。重申，在垂直于与Y方向平行的连接第一导电层和第二导电层的线段的线与半导体层525的端部相交之处的半导体层525的端部被覆盖有第一沟道保护膜426A和第二沟道保护膜526B。还是根据该变形，在形成钝化膜529时可防止氧逸出半导体层525。
[0093]栅电极523、栅绝缘膜524、钝化膜529、和驱动TFT512在XZ平面内的截面图，与第一实施例的一样。换言之，与第一实施例类似，第二沟道保护膜526B的氧化程度高于第一沟道保护膜526A的氧化程度；且钝化膜529经由沟道保护膜526的开口与半导体层525彼此接触。
[0094]在该变形中，类似于第一实施例，半导体层525的部分相对着漏电极，两者之间插入有具有高氧化程度的第二沟道保护膜526B。因此，邻近第二沟道保护膜526B的这个部分的侧面具有高电阻。由于半导体层525与钝化膜429经由该开口彼此接触，包括在钝化膜529内的氢易于扩散至半导体层525。因此，半导体层525的与漏电极相对且其中插有沟道保护膜526的部分具有高电阻。特定地，这个部分的沟道保护膜526侧具有高电阻。因此，由于半导体层525的用作有源层的部分不短，获得了具有期望特性的驱动TFT512。
[0095]第二实施例
[0096]图11是示出根据第二实施例的薄膜晶体管的平面图。图12是示出根据第二实施例的薄膜晶体管的截面图。图12是沿图11的线C-C的截面图。图11的线D-D截面图与第一实施例的图4相同。
[0097]在该实施例的驱动TFT122中，沟道保护膜626的配置与第一实施例的不同。换言之，仅在半导体层625的上表面的部分上设置沟道保护膜626。第一沟道保护膜626A被设置在半导体层625的上表面的部分上；且第二沟道保护膜626B沿X方向覆盖第一沟道保护膜626A的上表面和第一沟道保护膜626A的侧表面。第二沟道保护膜626B是氧化程度比第一沟道保护膜626A的氧化程度更高的膜。
[0098]第一导电层627和第二导电层628在X方向中彼此相对。第一导电层627的部分电连接至半导体层625。第一导电层627的一个其他部分覆盖第二沟道保护膜626B的部分。第二导电层628的部分电连接至半导体层625。第二导电层628的一个其他部分覆盖第二沟道保护膜626B的部分。
[0099]第一导电层627、第二导电层628、沟道保护膜626、和半导体层625被覆盖有钝化膜629。在X方向中、在第一导电层627和第二导电层628外，半导体层625接触到钝化膜629。钝化膜629包括氢。例如，该钝化膜629包含不小于1.0X 102Clatoms/cm3的氢。
[0100]栅电极623、栅绝缘膜624、和半导体层625类似于该第一实施例的栅电极、栅绝缘膜、和半导体层。
[0101]半导体层625包括第一部分625a、在X方向与第一部分625a相对的第二部分625b、设置在第一部分625a和第二部分625b之间的第三部分625c、设置在第一部分625a和第三部分625c之间的第四部分625d、设置在第二部分625b和第三部分625c之间的第五部分625e、设置在第一部分625a和第四部分25d之间的第六部分625f、和设置在第二部分625b和第五部分625e之间的第七部分625g。
[0102]该第一沟道保护膜626A覆盖该半导体层625的第三部分625c。第二沟道保护膜626B覆盖第一沟道保护膜626A的上表面、半导体层625的第四部分625d、和半导体层625的第五部分625e。第一导电层627覆盖第六部分625f的同时与半导体层625的第四部分625d相对,在第一导电层627和第四部分625d之间插有第二沟道保护膜626B。第二导电层628覆盖第七部分625g的同时与半导体层625的第五部分625e相对,该第二导电层628和第五部分625e之间插有第二沟道保护膜626B。钝化膜629覆盖第二沟道保护膜626B、第二导电层628、第一导电层627、半导体层625的第二部分625b、和半导体层625的第一部分625a。例如，该钝化膜629包含不小于1.0 X 102Clatoms/cm3的氢。
[0103]半导体层25的覆盖有第二沟道保护膜262的第二部分25b在X方向的长度是，例如，不大于3 μ m，且更有利的是不大于I μ m。通过使得第二部分25b在X方向的长度是这样的长度，第四部分25d的电阻可充分闻。[0104]第四部分625d的在第二沟道保护膜626B侧上的部分625da的电阻率是，例如，不小于1.0Χ105Ω.cm，且更有利的，不小于1.0Χ107Ω.cm。另一方面，第四部分625d的在栅绝缘膜24侧上的部分625db的电阻率可以是，例如，不大于1.0Χ105Ω.αιι，且更有利的，不大于 1.0 XlO3 Ω.cm。
[0105]半导体层625的覆盖有第二沟道保护膜626Β的第二部分625b在X方向的长度是，例如，不大于3 μ m,且更有利的是不大于I μ m。通过使得第二部分625b在X方向的长度是这样的长度，第四部分625d的电阻可充分闻。
[0106]还是在该实施例中，与作为漏电极的第一导电层627相对、其中插有沟道保护膜626的半导体层625的第四部分625d的电阻高于半导体层625的第三部分625c的电阻。特定地，第四部分625d的在第二沟道保护膜626B侧面上的部分625da的电阻高于第四部分625d的位于栅绝缘膜24侧面上的部分625db的电阻。因此，由于半导体层625的用作有源层的部分不短，获得了具有期望特性的驱动TFT612。
[0107]第三实施例
[0108]在该实施例中，将描述用于制造根据第一实施例的薄膜晶体管和显示装置的方法的示例。图13A至13F是示出根据第三实施例的用于制造薄膜晶体管的方法的截面图。图14A至14D是示出继续图13F的，根据第三实施例的制造薄膜晶体管的方法的截面图。
[0109]首先，包括主体21和设置在该主体21上的阻挡层22的衬底20被制备(图13A)。然后在衬底20的主表面20a的设置阻挡层22的部分上形成栅电极23 (图13B)。有利的是作为在栅电极23的侧表面和衬底20的主表面20a之间的角度的斜度为约10°到40°，且更有利的是约30°。通过形成在这个范围内的斜度，可抑制漏电流的发生。斜度角是在与一个主表面24a平行的平面与不平行于栅绝缘膜24的一个主表面24a的栅电极23的侧表面之间的角度。
[0110]然后，形成栅绝缘膜24来覆盖栅电极23和衬底20 (图13C)。继续，将半导体层25形成为与栅电极23相对，两者之间插有栅绝缘膜24(图13D)。有利的是当投影在XY平面上时，半导体层25在栅电极23内。还有，有利的是半导体层25的侧表面具有斜度。换言之，有利的是相对于衬底20的主表面20a倾斜。藉此，可抑制由于电场浓度引起的在半导体层25的侧表面处发生的电特性的突变。
[0111]在半导体层25的上表面和在栅绝缘膜24上形成沟道保护膜26。特定地，形成第一沟道保护膜261来覆盖半导体层25和栅绝缘膜24 (图13E)。然后，在第一沟道保护层261中制成两个开口 261A和261B(图13F)。继续，在比第一沟道保护膜261更为过氧化的条件下，形成第二沟道保护膜262来覆盖第一沟道保护膜261 (图14A)。
[0112]如上所述，在其中InGaZnO膜被用作半导体层的TFT122中，特性根据被形成在该InGaZnO膜上的第一沟道保护膜261的成膜条件显著波动。例如，在其中第一沟道保护膜261和第二沟道保护膜262是使用SiH4.N2O气体的PE-CVD形成的SiO2的情况下，第二沟道保护膜262可以是通过减少包括Si的源材料气体的流速比、减少成膜速率、或减少成膜温度而比第一沟道保护膜261具有更高氧化程度的膜。较高的氧化程度意味着氧与硅的元素比Ο/Si较高。
[0113]接着，在对应于第一沟道保护膜261的两个开口 26IA和26IB的位置处形成第一开口 26a和第二开口 26b(图14B)。有利的是在形成沟道保护膜26之后执行退火。通过退火，可减少半导体层25和沟道保护膜26的界面的缺陷。可在设置第一开口 26a和第二开口26b之前或之后执行退火。有利的是退火温度在200° C到400° C，且更有利的是250° C到350° C。有利的是退火气氛是惰性气体气氛。
[0114]然后，形成第一导电层27来覆盖第一开口 26a的一部分和第二沟道保护膜262的一部分。形成第二导电层28来覆盖第二开口 26b的一部分和第二沟道保护膜262的一部分(图14C)。
[0115]接着，形成钝化膜29来覆盖从第一导电层27中暴露出来的半导体层25、第二导电层28、第二沟道保护膜262、第一开口 26a、和第二开口 26b (图14D)。
[0116]因此，可形成驱动TFT122。
[0117]图15是示出根据第三实施例的用于制造显示装置的方法的流程图。在显示装置的制造中，首先，制备衬底20 (S711)。然后，如上所述，在衬底20上形成TFT (S712)。接着，形成滤色片(S713)。这个过程是可省略的。然后，形成有机EL元件11 (S714)。接着，形成密封单元35 (S715)。因此，形成显示装置。
[0118]在该实施例中获得的驱动TFT122中，与作为漏电极的第一导电层27相对、其中插有沟道保护膜26的半导体层25的第四部分25d的电阻高于第三部分25c的电阻。特定地，第四部分25d的在第二沟道保护膜26B侧面上的部分25da的电阻高于第四部分25d的位于栅绝缘膜24侧面上的部分25db的电阻。因此，由于半导体层25的用作有源层的部分不短，获得了具有期望特性的驱动TFT122和显示装置。
[0119]在上文中，参考特定示例描述本发明的示例性实施例。然而，本发明的实施例不限于这些具体示例。组件的具体配置可从本领域技术人员公知的领域适当地选取，并且只要此类配置也能实现本发明并达到类似的效果，它们就被涵盖在本发明的范围内。
[0120]此外，具体示例的任何两个或更多个组件都可在技术可行的程度内组合，并且被包括在本发明的范围内达包含本发明的主旨的程度。
[0121]另外，可由本领域技术人员基于前述作为本发明实施例的薄膜晶体管和显示装置通过适当设计调整而实践的所有薄膜晶体管和显示装置也落在本发明的范围内达到包含本发明精神的程度。
[0122]在本发明的精神范围内，本领域技术人员可构想各种其他变化和修改，并且应当理解，这些变化和修改也涵盖在本发明的范围内。
[0123]尽管已描述了特定实施例，但这些实施例只作为示例而呈现，并且不旨在限制本发明的范围。实际上，本文中所描述的新颖实施例可以各种其他形式体现；此外，可作出本文中所描述的实施例形式的各种省略、替代和改变，而不背离本发明的精神。所附权利要求书及其等效方案旨在覆盖如可落入本发明的范围和精神的这些形式或修改。
【权利要求】
1.一种包括薄膜晶体管的显示装置，所述薄膜晶体管包括: 具有主表面的栅绝缘膜； 设置在所述主表面的部分上的半导体层，所述半导体层包括 第一部分， 位于与所述主表面平行的平面内与所述第一部分分离的第二部分， 位于所述第一部分和所述第二部分之间的第三部分， 位于所述第一部分和所述第三部分之间的第四部分， 位于所述第二部分和所述第三部分之间的第五部分， 位于所述第一部分和所述第四部分之间的第六部分，和 位于所述第二部分和所述第五部分之间的第七部分； 栅电极，所述栅绝缘膜部署在所述半导体层和所述栅电极之间； 覆盖所述半导体层的所述第三部分的第一沟道保护膜； 覆盖所述第五部分、所述第四部分、和所述第一沟道保护膜的上表面的第二沟道保护膜； 覆盖所述第六部分的第一导电层，所述第二沟道保护膜的部分被部署在所述第一导电层和所述第四部分之间； 覆盖所述第七部分的第二导电层，所述第二沟道保护膜的部分被部署在所述第二导电层和所述第五部分之间；和 覆盖所述第一部分、所述第二部分、所述第一导电层、所述第二导电层、和所述第二沟道保护膜的钝化膜， 所述钝化膜包括不小于1.0X 102°atoms/Cm3的氢。
2.如权利要求1所述的设备，其特征在于，所述第四部分的沿连接所述第一部分和所述第二部分的方向的长度不大于3 μ m，且所述第五部分的沿所述连接方向的长度不大于.3 μ m0
3.如权利要求2所述的设备，其特征在于， 所述第四部分包括位于所述第二沟道保护膜的侧面上的部分，且 所述第四部分的位于所述沟道保护膜的侧面上的所述部分的电阻率不小于.1.0X IO5 Ω.cm。
4.如权利要求3所述的设备，其特征在于， 所述第四部分包括位于所述栅绝缘膜的侧面上的部分，且 所述第四部分的位于所述栅绝缘膜的侧面上的所述部分的电阻率不大于.1.0X IO5 Ω.cm。
5.如权利要求4所述的设备，其特征在于， 所述半导体层包括端部， 与连接所述第一导电层和所述第二导电层的线段垂直的线与所述端部相交，且 所述端部的至少一部分被覆盖有所述第一沟道保护膜。
6.如权利要求4所述的设备，其特征在于， 所述半导体层包括端部， 与连接所述第一导电层和所述第二导电层的线段垂直的线与所述端部相交，且所述端部的至少一部分被覆盖有所述第二沟道保护膜。
7.如权利要求1所述的设备，其特征在于，所述第二沟道保护膜的氧浓度高于所述第一沟道保护膜的氧浓度。
8.如权利要求1所述的设备，其特征在于，所述第二沟道保护膜的氧原子的数量与硅原子的数量的比值高于所述第一沟道保护膜的氧原子的数量与硅原子的数量的比值。
9.如权利要求1所述的设备，其特征在于，所述栅绝缘膜包括选自以下的至少一个:氧化硅、氮化硅、氧氮化硅、和氧化铝。
10.如权利要求1所述的设备，其特征在于，所述半导体层包括包含选自铟、镓、和锌中的至少一种的氧化物。
11.如权利要求1所述的设备，其特征在于，所述半导体层包括处于非晶状态中的部分。
12.如权利要求1所述的设备，其特征在于，选自所述第一沟道保护膜和所述第二沟道保护膜中的至少一个包括选自氧化硅、氮化硅、氧氮化硅、和氧化铝中的至少一个。
13.如权利要求1所述的设备，其特征在于，所述钝化膜包括选自氧化硅、氮化硅、和氧氮化硅中的一个。
14.如权利要求1所述的设备，其特征在于，所述平面和与所述平面不平行的所述栅电极的侧表面之间的角度不小于10度且不大于40度。
15.一种薄膜晶体管，包括: 具有一个主表面的栅绝缘膜； 设置在所述主表面的部分上的半导体层，所述半导体层包括 第一部分， 位于与所述主表面平行的平面内与所述第一部分分离的第二部分， 位于所述第一部分和所述第二部分之间的第三部分， 位于所述第一部分和所述第三部分之间的第四部分， 位于所述第二部分和所述第三部分之间的第五部分， 位于所述第一部分和所述第四部分之间的第六部分，和 位于所述第二部分和所述第五部分之间的第七部分； 栅电极，所述栅绝缘膜部署在所述半导体层和所述栅电极之间； 覆盖所述半导体层的所述第三部分的第一沟道保护膜； 覆盖所述第五部分、所述第四部分、和所述第一沟道保护膜的上表面的第二沟道保护膜； 覆盖所述第六部分的第一导电层，所述第二沟道保护膜的部分被部署在所述第一导电层和所述第四部分之间； 覆盖所述第七部分的第二导电层，所述第二沟道保护膜的部分被部署在所述第二导电层和所述第五部分之间；和 覆盖所述第一部分、所述第二部分、所述第一导电层、所述第二导电层、和所述第二沟道保护膜的钝化膜， 所述钝化膜包括不小于1.0X 102°atoms/Cm3的氢。
16.如权利要求15所述的晶体管，其特征在于，所述第四部分沿连接所述半导体层的所述第一部分和所述第二部分的方向的长度不小于I μ m，且所述第五部分沿所述连接方向的长度不小于I μ m。
17.如权利要求16所述的晶体管，其特征在于， 所述第四部分包括位于所述第二沟道保护膜的侧面上的部分，且所述第四部分的位于所述第二沟道保护膜的侧面上的所述部分的电阻率不小于1.0X IO5 Ω.cm。
18.如权利要求17所述的晶体管，其特征在于， 所述第四部分包括位于所述栅绝缘膜的侧面上的部分，且 所述第四部分的位于所述栅绝缘膜的侧面上的所述部分的电阻率不大于1.0X IO5 Ω.cm。
19.如权利要求15所述的晶体管，其特征在于所述第二沟道保护膜的氧浓度高于所述第一沟道保护膜的氧浓度。
20.如权利要求15所述的晶体管，其特征在于，所述半导体层包括包含选自铟、镓、和锌中的至少一种的氧化物`。
【文档编号】H01L27/32GK103681872SQ201310085212
【公开日】2014年3月26日 申请日期:2013年3月15日 优先权日:2012年9月26日
【发明者】中野慎太郎, 三浦健太郎, 齐藤信美, 坂野龙则, 上田知正, 山口 一 申请人:株式会社东芝