专利名称：一种半导体栅结构及其形成方法
技术领域：
本发明涉及半导体制造领域，具体涉及一种半导体栅结构及其形成方法。
背景技术：
半导体Ge的电子空穴迁移率高，且可利用高k电介质来克服Ge氧化物的不稳定性，使得它被视作先进的器件衬底和沟道材料而受到大量关注。但是，将高k介质材料直接沉积在用稀酸(稀盐酸或稀氢氟酸)清洗过的Ge表面，通常表现出高界面电荷陷阱密度和很差的漏电流特性。因此，需要在沉积高k介质材料之前对Ge表面进行适当的钝化处理，以改善高k介质与Ge之间的界面特性。
现有技术中，通过将Ge在氨气氛围中退火以形成GeON界面层，鉴于该GeON层能够有效阻止Ge向金属氧化物层扩散，从而可以改善采用高k介质的Ge基器件的性能。但这种退火引入氮元素的方法通常需要550°C以上的高温处理，因为洁净的Ge表面在温度低于550°C时对NH3是惰性即不会发生反应的。然而，如此高温的处理往往会导致N元素在Ge/GeON界面堆积，并劣化界面性能。发明内容
本发明旨在至少在一定程度上解决上述技术问题之一或至少提供一种有用的技术选择。为此，本发明的一个目的在于提出一种具有GeSnN或GeSnON钝化层，厚度薄且电学性质好的半导体栅结构的形成方法。本发明的另一个目的在于提出两种具有GeSnN或GeSnON钝化层，厚度薄且电学性质好的半导体栅结构。
根据本发明实施例的半导体栅结构形成方法，包括:S1.提供以Ge层为表面的衬底；S2.在所述Ge层之上形成Sn层，其中，所述Ge与所述Sn层之间的界面为GeSn层；S3.去除所述Sn层以暴露所述GeSn层；S4.对所述GeSn层进行钝化处理以形成GeSnN或GeSnON钝化层；以及S5.在所述钝化层之上形成栅堆叠结构。
优选地，在去除所述Sn层之前进一步包括:通过退火处理强化所述GeSn层。
优选地，利用对GeSn和Sn具有高腐蚀选择比的溶液清洗以去除所述Sn层以露出所述GeSn层。
优选地，所述清洗后保留下来的所述GeSn层的厚度为0.5_40nm。
优选地，所述钝化处理为:在含氮气氛和/或含氮的等离子体气氛中退火钝化，以使所述GeSn层部分或全部变成GeSnN或GeSnON钝化层。
优选地，所述退火钝化的温度为100-600摄氏度。
优选地，所述以Ge层为表面的衬底包括:纯Ge衬底或表层为Ge薄膜的衬底。
根据本发明实施例的半导体栅结构形成方法，首先在Ge衬底上形成Sn金属层，并在界面形成GeSn层，再用湿法腐蚀去除上层Sn层并可以减薄GeSn层，然后将GeSn层部分或全部通过钝化处理转变为GeSnN或GeSnON钝化层，从而提高Ge基上栅堆叠的电学性能，例如低界面陷阱密度和极低的栅泄露电流密度，本方法还具有简便易行的优点。
根据本发明实施例的一种半导体栅结构，包括:以Ge层为表面的衬底；位于所述Ge层之上的GeSn层；位于所述GeSn层之上的GeSnN或GeSnON钝化层；以及位于所述钝化层之上的栅堆叠结构。
优选地，所述GeSn层是首先在所述Ge层上形成Sn层，然后在所述Ge层和所述Sn层之间的界面处自然形成或者通过退火处理强化得到的。
优选地,所述GeSnN或GeSnON钝化层是所述GeSn层的表层部分在含氮和/或氮的等离子体气氛中退火钝化得到的。
优选地，所述退火钝化的温度为100-600摄氏度。
优选地，所述GeSn层的表层部分是利用对GeSn和Sn具有高腐蚀选择比的溶液清洗以去除所述GeSn之上的所述Sn层后暴露出来的。
优选地，所述清洗后保留下来的所述GeSn层的厚度为0.5_40nm。
优选地，所述以Ge层为表面的衬底包括:纯Ge衬底或表层为Ge薄膜的衬底。
根据本发明实施例的另一种半导体栅结构，包括:以Ge层为表面的衬底；位于所述Ge层之上的GeSnN或GeSnON钝化层；以及位于所述钝化层之上的栅堆叠结构。
优选地，所述GeSnN或GeSnON钝化层是通过如下方法得到的:在所述Ge层上形成Sn层，在所述Ge层和所述Sn层之间的界面处自然形成或者通过退火处理强化得到GeSn层；利用对GeSn和Sn具有高腐蚀选择比的溶液清洗以去除所述GeSn之上的所述Sn层后暴露出所述GeSn层；将所述GeSn层的全部在含氮和/或氮的等离子体的气氛中退火钝化得到的。
优选地，所述退火钝化的温度为100-600摄氏度。
优选地，所述以Ge层为表面的衬底包括:纯Ge衬底或表层为Ge薄膜的衬底。
根据本发明实施例的半导体栅结构，具有GeSnN或GeSnON钝化层，同时还可以根据需要在Ge与钝化层之间还形成有高性能的GeSn半导体层，GeSn和钝化层的厚度可控，提高了具有高k介质的Ge基器件的电学性能，例如低界面陷阱密度和极低的栅泄露电流密度，本结构还具有成本低的优点。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中:
图1为本发明实施例的半导体栅结构形成方法的流程图2(a)为本发明第一实施例的半导体栅结构的结构示意图2(b)为本发明第二实施例的半导体栅结构的结构示意图3(a)为经过HCl清洗并在NH3气氛中退火后的Ge样品和Ge/GeSnON样品的XPSGe3d能谱图3 (b)为图3 (a)的两个样品的XPS Sn3d能谱图3 (C)为图3 (a)的两个样品的XPS Nls能谱图4(a)为根据本发明方法得到的Ge/Sn/Hf02/Al叠层结构的剖面高分辨率透射电镜图4(b)为根据本发明方法得到的Ge/GeSn0N/Hf02/Al叠层结构的剖面高分辨率透射电镜图4(C)为Ge/Hf02/Al叠层结构的剖面高分辨率透射电镜图5 为(a) Ge/Hf02/Al 和(b) Ge/GeSn0N/Hf02/Al 结构的 MOS 电容的 Cg-Vg 特性曲线.
图6 为 Ge/Hf02/Al 和 Ge/GeSn0N/Hf02/Al 结构的 MOS 电容的 Jg-Vg 特性曲线。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底” “内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
如图1所示，根据本发明实施例的半导体栅结构的形成方法，包括如下步骤:
S1.提供以Ge层为表面的衬底。
具体地，提供的以Ge层为表面的衬底可以是纯Ge衬底或表层为Ge薄膜的衬底，例如在Si基体上具有Ge薄膜表层的衬底。
S2.在Ge层之上形成Sn层，其中，Ge与Sn层之间的界面为GeSn层。
通常可以采用磁控溅射、电子束蒸发等工艺在Ge层之上形成Sn层。在这些工艺中，衬底温度可控制在室温至200摄氏度之间。工艺过程中，由于原子在两种材料界面间的扩散作用，在Ge/Sn界面自然形成GeSn层。在本发明的一个优选实施例中，还可以通过退火处理来强化该GeSn层，即加厚GeSn层。退火的温度范围为50-200度，温度越高，退火时间越长，则形成的GeSn层越厚。
需要说明的是，本发明中的GeSn不是指Ge与Sn的原子比为1:1的GeSn分子，而是指在Ge的晶体结构中一小部分Ge原子位置被Sn原子替代的GeSn固溶体。扩散形成的GeSn层是一种固溶体，具有与Ge相同的晶体结构，并具有很好半导体特性，如GeSn具有比Ge更高的空穴迁移率。因此，Ge表面形成GeSn层通常不会恶化Ge器件的性能。
S3.去除Sn层以暴露GeSn层。
具体地，利用对GeSn和Sn具有高腐蚀选择比的溶液清洗去除Sn层以露出GeSn层。常见的清洗溶液包括稀盐酸、稀硫酸、氢氟酸溶液等。清洗后保留下来的GeSn层的厚度为0.5-40nm，优选地，GeSn层厚度为0.5-lOnm。
S4.对GeSn层进行钝化处理以形成GeSnN或GeSnON钝化层。
具体地，钝化处理可以为在含氮气氛和/或含氮的等离子体气氛中退火钝化，以使GeSn层部分或全部变成GeSnN或GeSnON钝化层。由于GeSn层具有很好的半导体特性，即便在Ge与钝化层之间存在有未氮化的GeSn层，通常不仅不会恶化Ge器件的性能，还可能会改善器件性能。退火钝化的气氛可以为氮气、氨气、一氧化氮或二氧化氮或者含有氮等离子体的气氛等。退火钝化的温度为100-600摄氏度，优化温度范围为200-400摄氏度。
需要说明的是，理论上在含氮气氛和/或氮的等离子体气氛中退火钝化会形成氮钝化的GeSnN层，但实际工艺中，由于气氛中可能有痕量的氧存在，以及在钝化处理前GeSn表面可能会暴露在含有氧的空气中，而氧与GeSn层的结合能力较强，可能会形成氮氧钝化的GeSnON层。在本发明中，GeSnN或GeSnON不表示其中N或ON与GeSn的原子比以及O与N的原子比为1:1，而是表示形成了 GeSn的氮化物或氧氮化物，具体的氮或氧氮含量与具体的钝化工艺相关。
S5.在钝化层之上形成栅堆叠结构。
具体地，可以先形成介质层后形成栅电极层，以形成栅堆叠结构。在本发明的一个实施例中，介质层为高k材料Hf02、Al2O3或ZrO2，栅电极层为TiN或TaN。需要说明的是，除以上举例外，介质层和栅电极层的材料的选择与匹配可以根据实际情况灵活搭配其他类型，这属于本领域技术人员公知常识的范围。
根据本发明实施例的半导体栅结构形成方法，首先在Ge表面上溅射Sn金属层，再用稀盐酸等湿法工艺去除上层Sn层得到GeSn层，该超薄GeSn层通过钝化处理部分或全部转变为GeSnN或GeSnON钝化层，从而提高Ge基上栅堆叠的电学性能，例如低界面陷阱密度和极低的栅泄露电流密度，本方法还具有简便易行的优点。
如图2(a)所示，根据本发明第一实施例的半导体栅结构，包括:以Ge层100为表面的衬底；位于Ge层100之上的GeSn层200 ;位于GeSn层200之上的GeSnN或GeSnON钝化层300 ;以及位于钝化层300之上的栅堆叠结构400 (包括栅介质410和栅电极420)。
其中，以Ge层100为表面的衬底包括:纯Ge衬底或表层为Ge薄膜的衬底，例如在Si基体上具有Ge薄膜表层的衬底。
其中，GeSn层200是通过在Ge层100上形成Sn层110 (该Sn层110最终被腐蚀掉，故图2中未显示)，然后在Ge层100和Sn层110之间的界面处自然形成或者通过退火处理强化得到的。退火处理强化即加厚GeSn层的厚度，退火的温度范围可为50-200摄氏度，温度越高，时间越长，则形成的GeSn层200越厚。因为退火时扩散形成的GeSn层是一种固溶体，具有与Ge相同的晶体结构，并具有很好半导体特性，如GeSn具有比Ge更高的空穴迁移率，所以，Ge表面形成的GeSn层通常不仅不会恶化Ge器件的性能，还可能会改善器件性能。其中，GeSnN或GeSnON钝化层300是对GeSn层200的表层部分进行钝化处理得到的。具体地，该钝化层300可以是GeSn层200的表层部分在含氮和/或氮的等离子体的气氛中退火钝化得到的。例如，在氮气、氨气、一氧化氮或二氧化氮或者含有氮等离子体等气氛中，温度为100-600摄氏度下退火钝化，优化温度范围为200-400摄氏度。需要说明的是，GeSn层200的表层部分是利用对GeSn和Sn具有高腐蚀选择比的溶液(例如稀盐酸、稀硫酸、氢氟酸溶液等等)清洗以去除GeSn层200之上的Sn层110后暴露出来的，清洗后保留下来的GeSn层200的厚度为0.5_40nm。其中，栅堆叠结构400通常包括介质层410和栅电极层420。在本发明的一个实施例中，介质层为高K材料Hf02、Al2O3或ZrO2，栅电极层为TiN或TaN。需要说明的是，除以上举例外，介质层和栅电极的材料选择与匹配可以根据实际情况灵活搭配其他类型，这属于本领域技术人员公知常识的范围。如图2(b)所示，根据本发明第二实施例的半导体栅结构，包括:以Ge层100’为表面的衬底；位于Ge层100’之上GeSnN或GeSnON钝化层300’ ；以及位于GeSnN或GeSnON钝化层300’之上的栅堆叠结构400’(包括栅介质410’和栅电极420’)。第二实施例的半导体栅结构与第一实施例的半导体栅结构相比，其区别在于缺少了 GeSn层，这是由于在形成过程中GeSn层全部被钝化为GeSnN或GeSnON钝化层，故而不再有残余GeSn层。除此之夕卜，第二实施例的半导体栅结构与第一实施例的半导体栅结构其余的结构组成、具有的有益效果均类似，本文不再赘述。根据本发明实施例的半导体栅结构，具有GeSnN或GeSnON钝化层，同时在Ge与钝化层之间还可以形成有高性能的GeSn半导体层,GeSnN或GeSnON的厚度可控,从而提高Ge基上栅堆叠的电学性能，例如低界面陷阱密度和极低的栅泄露电流密度。本结构还具有成本较低的优点。为使本领域技术人员更好地理解本发明，发明人结合图3-图6阐述一个具体实施例如下:在下面的实施例中，通过引入超薄GeSnN或GeSnON层来钝化高k电介质和Ge衬底间的界面。在Ge衬底上溅射Sn，然后用稀HCl移除顶部Sn层，再对GeSn层进行氮化处理，得到GeSnN或GeSnON层。这一技术可以得到一层超薄钝化层，厚约lnm。结果发现，与无该钝化层的Ge/Hf02M0S电容器件相比，引入钝化层的Ge/Hf02M0S器件具有更好的电学性能。测量结果显示，Ge/GeSn0N/Hf02M0S电容的等效氧化层厚度(EOT)和界面态密度(Dit)分别为 2.3Inm 和 5.3 X IO11CnT2.eV' 具体地:首先，提供的衬底为掺Ga的(100)面的η型Ge晶圆，电阻率为0.09Ω.αιι。用稀HF (1:50)和去离子水循环冲洗Ge衬底后，用磁控溅射的方法在Ge衬底上形成Sn层，溅射时衬底温度为室温。然后将晶圆浸入稀HCl (10%)中3分钟以去除顶部Sn层，在Ge表面上留下一层超薄GeSn层。在原子层沉积(ALD)反应腔中，通入NH3在400°C下氮化处理30分钟，这层超薄GeSn层会转化成GeSnON层。随后，用四双(乙基甲基氨)铪(TEMAH)和水作为前驱体，通过ALD沉积5.5nm厚的HfO2层。最后，蒸栅电极Al并图形化得到MOS电容。对该MOS电容的表征手段主要包括:A.用高分辨率原位X射线光电子能谱(XPS)分析研究叠层结构的成分和化学状态，并采用Ar+离子交替溅射样品表面进行XPS测量，得到各组分的深度分布数据。B.用高分辨率透射电子显微镜观察MOS电容的截面结构和界面层厚度。C.用安捷伦B1500A半导体器件分析仪测量该MOS电容的电容-电压(Cg-Vg)特性曲线和漏电流密度-电压(Jg-Vg)特性曲线，分析其电学特性。同时提供另一同样参数的Ge晶圆，经过前期清洗后，在充满NH3的原子层沉积(ALD)反应腔中，在400°C下氮化处理30分钟，进行后续器件工艺，作为对照样品。图3 (a)为上述的Ge对照样品和Ge/GeSn实验样品在经历稀盐酸清洗和氣气退火后，尚未进行后续工艺时的XPS Ge3d能谱图。如图所示，两个样品在32.3eV处均有Ge3d明显峰值，这表明Ge在退火处理时部分氧化在表面生成了 GeOx ;此外，经过钝化处理得到的Ge/GeSnON实验样品在26.5eV附近具有小峰，是Sn4d峰。图3 (b)为上述两个样品的XPS Sn3d能谱图。Ge对照样品和Ge/GeSnON实验样品在497.5eV处有小峰，说明经过稀盐酸清洗后仍有部分Sn原子残余在样品表面。基于XPS分析，估计GeSnOx层Sn和Ge原子浓度分别为5.7%和40.1%。此外，与Ge对照样品相比，Ge/GeSnON实验样品中新出现了 487.5eV的峰，说明退火钝化过程中形成了 Ge-O-Sn键。图3 (C)为上述两个样品的·XPS Nls能谱图。Ge/GeSnON实验样品399.5eV处有一个峰，而Ge对照样品的能谱中则没有对应峰。399.5eV的Nls峰位表明钝化处理使得GeSn层中出现了 N元素，结合前面的分析可知，GeSn层变成了 GeSnON层。而同样在氨气中退火的纯Ge层却未见N原子，GeSn表面能在400摄氏度NH3气氛中退火后出现N元素，主要是因为Sn元素的化学活性高于Ge元素。接着用TEM观察了 Ge MOS电容的物理结构。图4 (a)为Ge/Sn/Hf02叠层的HRTEM剖面图。可以看到，派射沉积的Sn层厚约16nm,在Sn层和Ge衬底间生成了约Inm厚的GeSn层。如图4(b)所示，经HCl清洗和氮化处理后，形成了一层超薄的GeSnON层，厚度也在Inm左右。这与XPS的测量结果一致。此外，图4(b)中可明显看到GeSn0N/Hf02叠层和Ge衬底间的界面分明，而如图4 (c)所示，没有GeSnON层的Ge/HfO2结构中，Ge与HfO2之间则没有这样的界面层。图5 (a)为Ge对照样品和Ge/GeSnON实验样品MOS电容器的Cg-Vg特性曲线，测试频率为1MHz。用Ge基模拟器拟合Cg-Vg特性图可得等效氧化层厚度(EOT)。等效氧化层厚度由Ge/Hf02/Al电容器的2.2nm轻微增加到Ge/GeSn0N/Hf02/Al电容器的2.43nm。换句话说，GeSnON层的引入仅带来了 EOT层0.2nm的增幅。对于Ge对照样品，因过量的GeO2在Ge和HfO2界面处堆积，致Cg-Vg特性曲线在反转区明显扭转。反之，Ge/GeSnON实验样品的Cg-Vg特性曲线较好，在平带电压附近，未见频散、增长或起伏等现象。如图5(b)所示，仅在IkHz-1MHz之间有轻微频散，这显示出GeSnON/Ge界面的优异性。通过电导测试与分析计算，可得Ge对照样品和Ge/GeSnON实验样品的界面态密度分别近似为1.2X IO1WeV^1和
4.6 X IO11Cm^10而且Ge/GeSnON实验样品的界面态性能与高温(例如彡550°C)氨氛围处理下的Ge/GeON界面相当。这显示了 GeSnON中间层在Ge沟道和沉积于其上的高k介质之间起到了有效的界面钝化作用。图6显示了 Ge对照样品和Ge/GeSnON实验样品栅堆叠的Jg-Vg特性曲线。观察可得，Ge/GeSnON实验样品的栅漏电流密度比Ge对照样品至少低了两个数量级，特别在-1.5V至1.5V范围内，实验样品的栅漏电流密度更是低于2X10_7A/cm2，完全达到了实际应用对器件的栅漏电要求。综上所述，Sn辅助氮钝化技术应用于Ge/高k介质层界面取得了优异的电学性能，其中Dit减至4.6 X IO11CnT2eV'通过XPS和HRTEM分析，明确了预制GeSn层并在氨气氛围退火，可在Ge基和高k介质界面上形成GeSnON钝化层。电学性能测试结果清晰地显示了该钝化方法在提高栅堆叠结构的电学性能方面具有明显效果。在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
权利要求
1.一种半导体栅结构形成方法，其特征在于，包括以下步骤: 51.提供以Ge层为表面的衬底； 52.在所述Ge层之上形成Sn层，其中，所述Ge与所述Sn层之间的界面为GeSn层； 53.去除所述Sn层以暴露所述GeSn层； 54.对所述GeSn层进行钝化处理以形成GeSnN或GeSnON钝化层；以及 55.在所述钝化层之上形成栅堆叠结构。
2.如权利要求1所述的半导体栅结构形成方法，其特征在于，在去除所述Sn层之前进一步包括:通过退火处理强化所述GeSn层。
3.如权利要求1或2所述的半导体栅结构形成方法，其特征在于，利用对GeSn和Sn具有高腐蚀选择比的溶液清洗以去除所述Sn层以露出所述GeSn层。
4.如权利要求3所述的半导体栅结构形成方法，其特征在于，所述清洗后保留下来的所述GeSn层的厚度为0.5_40nm。
5.如权利要求1或2所述的半导体栅结构形成方法，其特征在于，所述钝化处理为:在含氮和/或氮的等离子体的气氛中退火钝化，以使所述GeSn层部分或全部变成GeSnN或GeSnON钝化层。
6.如权利要求5所述的半导体栅结构形成方法，其特征在于，所述退火钝化的温度为100-600摄氏度。
7.如权利要求1所述的半导体栅结构形成方法，其特征在于，所述以Ge层为表面的衬底包括:纯Ge衬底或表层为Ge薄膜的衬底。
8.一种半导体栅结构，其特征在于，包括: 以Ge层为表面的衬底； 位于所述Ge层之上的GeSn层； 位于所述GeSn层之上的GeSnN或GeSnON钝化层；以及 位于所述钝化层之上的栅堆叠结构。
9.如权利要求8所述的半导体栅结构，其特征在于，所述GeSn层是首先在所述Ge层上形成Sn层，然后在所述Ge层和所述Sn层之间的界面处自然形成或者通过退火处理强化得到的。
10.如权利要求8所述的半导体栅结构，其特征在于，所述GeSnN或GeSnON钝化层是所述GeSn层的表层部分 在含氮和/或氮的等离子体的气氛中退火钝化得到的。
11.如权利要求10所述的半导体栅结构，其特征在于，所述退火钝化的温度为100-600摄氏度。
12.如权利要求10或11所述的半导体栅结构，其特征在于，所述GeSn层的表层部分是利用对GeSn和Sn具有高腐蚀选择比的溶液清洗去除所述GeSn之上的所述Sn层后暴露出来的。
13.如权利要求12所述的半导体栅结构，其特征在于，所述清洗后保留下来的所述GeSn层的厚度为0.5_40nm。
14.如权利要求8所述的半导体栅结构，其特征在于，所述以Ge层为表面的衬底包括:纯Ge衬底或表层为Ge薄膜的衬底。
15.一种半导体栅结构，其特征在于，包括:以Ge层为表面的衬底； 位于所述Ge层之上的GeSnN或GeSnON钝化层；以及 位于所述钝化层之上的栅堆叠结构。
16.如权利要求15所述的半导体栅结构，其特征在于，所述GeSnN或GeSnON钝化层是通过如下方法得到的: 在所述Ge层上形成Sn层，在所述Ge层和所述Sn层之间的界面处自然形成或者通过退火处理强化得到GeSn层； 利用对GeSn和Sn具有高腐蚀选择比的溶液清洗以去除所述GeSn之上的所述Sn层后暴露出所述GeSn层； 将所述GeSn层的全部在含氮和/或氮的等离子体的气氛中退火钝化得到的。
17.如权利要求16所述的半导体栅结构，其特征在于，所述退火钝化的温度为100-600摄氏度。
18.如权利要求15所述的半导体栅结构，其特征在于，所述以Ge层为表面的衬底包括:纯Ge衬底或表层为Ge薄膜 的衬底。
全文摘要
本发明提出一种半导体栅结构及其形成方法，其中，该方法包括提供以Ge层为表面的衬底；在Ge层之上形成Sn层，其中，Ge与Sn层之间的界面为GeSn层；去除Sn层以暴露GeSn层；对GeSn层进行钝化处理以形成GeSnN或GeSnON钝化层；以及在钝化层之上形成栅堆叠结构。本发明能够提高Ge基上栅堆叠结构的电学性能，例如低界面陷阱密度和极低的栅泄露电流密度，具有简便易行、成本低的优点。
文档编号H01L29/51GK103165433SQ20131011166
公开日2013年6月19日 申请日期2013年4月1日 优先权日2013年4月1日
发明者赵梅, 梁仁荣, 王敬, 许军 申请人:清华大学