芯片封装基板及其制作方法

芯片封装基板及其制作方法
【专利摘要】一种芯片封装基板，包括电路板芯板、第一胶层、第一玻璃基底及第三导电线路层。该电路板芯板包括绝缘基底及形成该绝缘基底相对两侧的第一导电线路层和第二导电线路层，该第一导电线路层包括多个第一电性连接垫，该第二导电线路层包括多个第二电性连接垫。该第一胶层形成于该第一导电线路层表面及该绝缘基底露出于该第一导电线路层的表面上，该第一玻璃基底粘接于该第一胶层上，该第三导电线路层形成于该第一玻璃基底表面，且通过形成于该第一玻璃基底和第一胶层的多个第一导盲孔与该多个第一电性连接垫分别电连接。本发明还涉及一种上述芯片封装基板的制作方法。
【专利说明】
【技术领域】
[0001] 本发明涉及电路板制作领域，尤其涉及一种芯片封装基板及其制作方法。 芯片封装基板及其制作方法

【背景技术】
[0002] 芯片封装基板可为芯片提供电连接、保护、支撑、散热、组装等功效，以实现多引脚 化，缩小封装产品体积、改善电性能及散热性、超高密度或多芯片模块化的目的。
[0003] 现有的芯片封装基板包括一层或多层绝缘基底及形成于该绝缘基底一侧或相对 两侧的导电线路层。随着芯片技术的日益发展，芯片内的线路间距越来越细，使得承载芯片 的芯片封装基板内的导电线路的间距也要求越来越细，造成芯片封装基板的制造难度越来 越大，制造成本增加。在芯片的高密度封装需求下，业界也有采用玻璃材料作为绝缘基底， 采用玻璃材料作绝缘基底可以做到导电线路层的超细线路要求。然而，芯片封装基板的绝 缘基底一般都很薄，在将玻璃材料做成很薄的绝缘基底时，玻璃材料极易碎裂，导致芯片封 装基板的制作难度大，制作良率低。


【发明内容】

[0004] 因此，有必要提供一种制作容易且良率高的芯片封装基板及其制作方法。
[0005] -种芯片封装基板的制作方法，包括步骤：提供电路板芯板，包括绝缘基底及形成 该绝缘基底相对两侧的第一导电线路层和第二导电线路层，该第一导电线路层包括多个第 一电性连接垫，该第二导电线路层包括多个第二电性连接垫；在该第一导电线路层及该绝 缘基底露出于该第一导电线路层的表面设置第一胶层，并将将第一玻璃基底粘接于该第一 胶层上；及在该第一玻璃基底表面形成第三导电线路层，并形成多个贯穿该第一玻璃基底 和第一胶层的第一导盲孔，该多个第一导盲孔的一端电连接于该第三导电线路层，相对的 另一端分别电连接于该多个第一电性连接垫，从而形成芯片封装基板。
[0006] -种芯片封装基板，包括电路板芯板、第一胶层、第一玻璃基底及第三导电线路 层。该电路板芯板包括绝缘基底及形成该绝缘基底相对两侧的第一导电线路层和第二导电 线路层，该第一导电线路层包括多个第一电性连接垫，该第二导电线路层包括多个第二电 性连接垫。该第一胶层形成于该第一导电线路层表面及该绝缘基底露出于该第一导电线路 层的表面上，该第一玻璃基底粘接于该第一胶层上，该第三导电线路层形成于该第一玻璃 基底表面，且通过形成于该第一玻璃基底和第一胶层的多个第一导盲孔与该多个第一电性 连接垫分别电连接。
[0007] 本实施例中，在第一玻璃基底上形成第一盲孔时，该第一玻璃基底被电路板芯板 所支撑，从而防止第一玻璃基底在加工时的碎裂，使芯片封装基板的制作变得容易，并提高 了芯片封装基板的制作良率。另外，玻璃基底上可以制作超细线路并且线路间距也可以做 得很细，因此可以减小整个芯片封装基板的导电线路层的层数以减小芯片封装基板的厚 度，并使得该第一玻璃基底可电连接具有高密度焊点的半导体封装件，从而使芯片封装基 板的适用性更广。

【专利附图】

【附图说明】
[0008] 图1是本发明实施例提供的电路板芯板和玻璃基底的俯视图。
[0009] 图2是图1中所示电路板芯板和玻璃基底的II部分的放大图。
[0010] 图3是图2的电路板芯板和玻璃基底的剖视图。
[0011] 图4是在图3的玻璃基底上形成盲孔后的剖视图。
[0012] 图5是在图4的玻璃基底上形成导电线路层及在盲孔内形成导盲孔后的剖视图。
[0013] 图6是在图5的电路板上进行增层后的剖视图。
[0014] 图7是在图6的电路板两侧形成防焊层后形成的芯片封装基板的剖视图。
[0015] 图8是在图7的芯片封装基板上设置芯片后的剖视图。
[0016] 图9是将图8的芯片进行封装后形成的芯片封装结构的剖视图。
[0017] 图10是图3中的电路板芯板和玻璃基底的连接关系的另一实施方式。
[0018] 主要元件符号说明

【权利要求】
1. 一种芯片封装基板的制作方法，包括步骤： 提供电路板芯板，包括绝缘基底及形成该绝缘基底相对两侧的第一导电线路层和第二 导电线路层，该第一导电线路层包括多个第一电性连接垫，该第二导电线路层包括多个第 二电性连接垫； 在该第一导电线路层及该绝缘基底露出于该第一导电线路层的表面设置第一胶层，并 将将第一玻璃基底粘接于该第一胶层上；及 在该第一玻璃基底表面形成第三导电线路层，并形成多个贯穿该第一玻璃基底和第一 胶层的第一导盲孔，该多个第一导盲孔的一端电连接于该第三导电线路层，相对的另一端 分别电连接于该多个第一电性连接垫，从而形成芯片封装基板。
2. 如权利要求1所述的芯片封装基板的制作方法，其特征在于，该第三导电线路层和 第一导盲孔的制作方法包括步骤： 通过激光蚀孔工艺在该第一玻璃基底上形成多个贯穿该第一玻璃基底和第一胶层的 第一盲孔，该多个第一盲孔分别暴露该多个第一电性连接垫； 在该多个第一盲孔的内壁、该多个第一电性连接垫的表面及该第一玻璃基底表面形成 连续的种子层； 在该第一玻璃基底表面形成图案化的光致抗蚀剂层，该光致抗蚀剂层暴露该多个第一 盲孔； 通过电镀的方法在露出于该光致抗蚀剂层的种子层的表面形成电镀铜层；及 移除该光致抗蚀剂层，并去除该种子层被该光致抗蚀剂层所覆盖的部分，保留于该第 一玻璃基底表面的种子层及电镀铜层构成该第三导电线路层，该多个第一盲孔内的种子层 和电镀铜层构成该多个第一导盲孔。
3. 如权利要求1所述的芯片封装基板的制作方法，其特征在于，该第三导电线路层和 第一导盲孔的制作方法包括步骤： 通过激光蚀孔工艺在该第一玻璃基底上形成多个贯穿该第一玻璃基底和第一胶层的 第一盲孔，该多个第一盲孔分别暴露该多个第一电性连接垫； 在该多个第一盲孔内填充导电膏； 在该第一玻璃基底表面形成连续的种子层； 在该第一玻璃基底表面形成图案化的光致抗蚀剂层，与该多个第一盲孔相对的种子层 暴露于该光致抗蚀剂层； 通过电镀的方法在露出于该光致抗蚀剂层的种子层的表面形成电镀铜层；及 移除该光致抗蚀剂层，并去除该种子层被该光致抗蚀剂层所覆盖的部分，保留于该第 一玻璃基底表面的种子层及电镀铜层构成该第三导电线路层，该多个第一盲孔内导电膏构 成该多个第一导盲孔。
4. 如权利要求1所述的芯片封装基板的制作方法，其特征在于，在形成第三导电线路 层和第一导盲孔后，进一步包括步骤： 在该第三导电线路层一侧依次层叠形成第一介电层和第五导电线路层；及 在该第五导电线路层侧形成第一防焊层，该第一防焊层覆盖部分该第五导电线路层， 露出于该第一防焊层的第五导电线路层构成第五电性连接垫，该第五电性连接垫用于与待 封装芯片电连接。
5. 如权利要求1所述的芯片封装基板的制作方法，其特征在于，该第一玻璃基底凸出 于该第一胶层的表面或嵌入该第一胶层内。
6. 如权利要求1所述的芯片封装基板的制作方法，其特征在于，该芯片封装基板的制 作方法进一步包括步骤： 在将第二导电线路层表面及该绝缘基底露出于该第二导电线路层的表面设置第二胶 层，并将第二玻璃基底粘接于该第二胶层上；及 在该第二玻璃基底表面形成第四导电线路层，并形成多个贯穿该第二玻璃基底和第二 胶层的第二导盲孔，该多个第二导盲孔的一端电连接于该第四导电线路层，相对的另一端 分别电连接于该多个第二电性连接垫。
7. 如权利要求6所述的芯片封装基板的制作方法，其特征在于，该芯片封装基板的制 作方法进一步包括步骤： 在该第四导电线路层一侧依次层叠形成第二介电层和第六导电线路层；及 在该第六导电线路层侧形成第二防焊层，该第二防焊层覆盖部分该第六导电线路层， 露出于该第二防焊层的第六导电线路层构成第六电性连接垫，该第六电性连接垫用于与其 它封装基板或电路板电连接。
8. -种芯片封装基板，包括： 电路板芯板，包括绝缘基底及形成该绝缘基底相对两侧的第一导电线路层和第二导电 线路层，该第一导电线路层包括多个第一电性连接垫，该第二导电线路层包括多个第二电 性连接垫；及 第一胶层、第一玻璃基底及第三导电线路层，该第一胶层形成于该第一导电线路层表 面及该绝缘基底露出于该第一导电线路层的表面上，该第一玻璃基底粘接于该第一胶层 上，该第三导电线路层形成于该第一玻璃基底表面，且通过形成于该第一玻璃基底和第一 胶层的多个第一导盲孔与该多个第一电性连接垫分别电连接。
9. 如权利要求8所述的芯片封装基板，其特征在于，该芯片封装基板进一步包括第二 胶片、第二玻璃基底及第四导电线路层，该第二胶层形成于该第二导电线路层表面及该绝 缘基底露出于该第二导电线路层的表面上，该第二玻璃基底粘接于该第二胶层上，该第四 导电线路层形成于该第二玻璃基底表面，且通过形成于该第二玻璃基底和第二胶层的多个 第二导盲孔与该多个第二电性连接垫分别电连接。
10. 如权利要求8所述的芯片封装基板，其特征在于，该芯片封装基板进一步包括依次 层叠设置于第三导电线路层一侧的第一介电层、第五导电线路层及第一防焊层，以及依次 层叠设置于第四导电线路层一侧的第二介电层、第六导电线路层及第二防焊层，该第五导 电线路层形成于该第一介电层上，该第一防焊层覆盖部分该第五导电线路层，露出于该第 一防焊层的第五导电线路层构成第五电性连接垫，该第六导电线路层形成于该第二介电层 上，该第二防焊层覆盖部分该第六导电线路层，露出于该第二防焊层的第六导电线路层构 成第六电性连接垫。
【文档编号】H01L21/48GK104112673SQ201310137349
【公开日】2014年10月22日 申请日期:2013年4月19日 优先权日:2013年4月19日
【发明者】许诗滨 申请人:宏启胜精密电子(秦皇岛)有限公司, 臻鼎科技股份有限公司