固态成像装置、驱动固态成像装置的方法和电子系统的制作方法

固态成像装置、驱动固态成像装置的方法和电子系统的制作方法
【专利摘要】一种固态成像装置，包括：像素阵列部分，其中布置有包括放大晶体管的多个像素，该放大晶体管被配置为放大基于根据接收光量的光电荷的信号；偏置电流控制部分，其被配置为对像素阵列部分的每个垂直信号线接通或断开通过所述垂直信号线供应给所述放大晶体管的偏置电流；以及驱动控制部分，被配置为控制所述偏置电流控制部分以便接通读取像素信号的垂直信号线的偏置电流，并且断开不读取像素信号的垂直信号线的偏置电流。
【专利说明】固态成像装置、驱动固态成像装置的方法和电子系统
【技术领域】
[0001]本技术涉及固态成像装置、用于驱动该固态成像装置的方法以及电子系统。具体地，本技术涉及使得能够减小电力消耗的固态成像装置、用于驱动该固态成像装置的方法以及电子系统。
【背景技术】
[0002]迄今为止，在CMOS图像传感器中，列AD方法已经是常见的，其中对于每个像素列布置ADC(AD转换器)，且并行操作所述ADC从而增加读取速度。而且，在列AD方法的CMOS图像传感器中，已经提出了通过多个像素列共享ADC的技术(例如，参见日本未经审查的专利申请公开N0.2010-93653)。
[0003]另一方面，近年来，配备有相机的电子系统移动诸如移动电话、智能电话等已经变
得普遍。

【发明内容】

[0004]在这样的移动电子系统中，要求电池的持续时间尽可能延长。因此，期望减小固态成像装置诸如用在相机中的CMOS图像传感器等的电力消耗。
[0005]因此，本技术使得能够减少固态成像装置的电力消耗。
[0006]根据本技术的实施例，提供了一种固态成像装置，包括:像素阵列部分，其中布置有包括放大晶体管的多个像素，该放大晶体管被配置为放大基于根据接收光量的光电荷的信号；偏置电流控制部分，其被配置为，对像素阵列部分的每个垂直信号线接通或断开通过所述垂直信号线供应给放大晶体管的偏置电流；以及驱动控制部分，被配置为控制所述偏置电流控制部分以便接通读取像素信号的垂直信号线的偏置电流，并且断开不读取像素信号的垂直信号线的偏置电流。
[0007]驱动控制部分可被控制为进一步控制在第一模式和第二模式之间切换模式，在第一模式中按时间序列改变其像素信号被读取的像素列，在第二模式中读取所有像素列的像素信号并且随后对多个像素列的像素信号进行平滑化。
[0008]在所述第一模式中，所述驱动控制部分可被配置为进行控制以便接通读取像素信号的垂直信号线的偏置电流，以及断开不读取像素信号的垂直信号线的偏置电流。
[0009]所述固态成像装置还可包括按像素阵列部分的每两个或更多个像素列布置的AD转换器，其中如果要在所述第一模式中和所述第二模式中使用的AD转换器的数目不同，则所述驱动控制部分被配置为进行控制，以在要使用的AD转换器数目较少的模式中、停止未被使用的ADC转换器的操作。
[0010]根据本技术的另一个实施例，还提供了一种驱动固态成像装置的方法，所述固态成像装置包括像素阵列部分，所述像素阵列部分中布置有包括放大晶体管的多个像素，所述放大晶体管被配置为放大基于根据接收光量的光电荷的信号，所述方法包括:在通过像素阵列部分的垂直信号线向所述放大晶体管供应的偏置电流中，对于每个垂直信号线接通或断开所述偏置电流；以及控制偏置电流控制部分，以便接通读取像素信号的垂直信号线的偏置电流，以及断开不读取像素信号的垂直信号线的偏置电流。
[0011]根据本技术的另一个实施例，提供了一种电子系统，包括:固态成像装置，其包括:像素阵列部分，其中布置有包括放大晶体管的多个像素，所述放大晶体管被配置为放大基于根据接收光量的光电荷的信号，偏置电流控制部分，其被配置为通过所述像素阵列部分的垂直信号线对所述像素阵列部分的每个垂直信号线接通或断开通过所述垂直信号线供应给所述放大晶体管的偏置电流，以及驱动控制部分，被配置为控制所述偏置电流控制部分，以便接通读取像素信号的垂直信号线的偏置电流，并且断开不读取像素信号的垂直信号线的偏置电流；以及信号处理部分，被配置为对从像素输出的像素信号进行信号处理。
[0012]在本技术的实施例中，在通过像素阵列部分的垂直信号线向放大晶体管供应的偏置电流中，读取像素信号的垂直信号线的偏置电流被接通，且不读取像素信号的垂直信号线的偏置电流被断开。
[0013]通过本技术的实施例，能够减少固态成像装置的电力消耗。
【专利附图】

【附图说明】
[0014]图1是要与应用本技术的固态成像装置相比较的固态成像装置的基本系统配置的不意图；
[0015]图2是说明单位像素的配置的示例的图；
[0016]图3是用于解释图1中固态成像装置的高分辨率拍摄模式时的操作的时序图；
[0017]图4是用于解释 图1中固态成像装置的高质量拍摄模式时的操作的时序图；
[0018]图5是说明其中更详细地说明图1中固态成像装置的输入控制部分的配置的示例的电路图；
[0019]图6是用于解释图5中电路的高分辨率拍摄模式时的操作的时序图；
[0020]图7是用于解释图5中电路的高质量拍摄模式时的操作的时序图；
[0021]图8是应用本技术的固态成像装置的基本系统配置的示意图；
[0022]图9是用于解释图8中固态成像装置的高分辨率拍摄模式时的操作的时序图；
[0023]图10是用于解释图8中固态成像装置的高质量拍摄模式时的操作的时序图；
[0024]图11是说明其中更详细地说明图8中固态成像装置的输入控制部分的配置的示例的电路图；
[0025]图12是用于解释图11中电路的高分辨率拍摄模式时的操作的时序图；
[0026]图13是用于解释图11中电路的高质量拍摄模式时的操作的时序图；
[0027]图14是说明应用本技术的固态成像装置的基本系统配置的变型例的示意图；以及
[0028]图15是说明根据本技术的电子系统的配置的示例的框图，电子系统是例如成像
>J-U ρ?α装直。
【具体实施方式】
[0029]以下，将给出用于执行本技术的模式(以下称作为实施例)。就这一点而言，将以下述顺序给出描述。[0030]1.要与本技术相比较的固态成像装置的示例
[0031]2.应用本技术的固态成像装置的示例
[0032]3.变型例
[0033]4.电子系统(成像装置)
[0034]1.要与本技术相比较的固态成像装置的示例
[0035]首先，参照图1至图7，将给出对要与应用本技术的固态成像装置相比的固态成像装置的示例的描述。
[0036]1.1基本系统配置
[0037]图1是将与应用本技术的固态成像装置相比的固态成像装置的基本系统配置的示意图，固态成像装置例如是CMOS图像传感器，其是某种X-Y寻址型固态成像装置，。这里，CMOS图像传感器是通过应用CMOS工艺或通过部分使用CMOS工艺生产的图像传感器。
[0038]CMOS图像传感器100包括形成在未在图1中示出的半导体衬底(芯片)上的像素阵列部分111，以及与该像素阵列部分111集成在同一半导体衬底上的外围电路部分。该外围电路部分包括例如，偏置电流控制部分112、输入控制部分113、AD转换部分114、垂直驱动部分115、驱动控制部分116以及水平驱动部分117。
[0039]像素阵列部分111具有如下配置，其中单位像素P (1，I)至P (m，η)在行的方向和列的方向上布置，即以二维m X η矩阵布置，单位像素P (1，1)至P (m，n)包括根据接收光量生成光电荷的光电转换部分。这里，行方向表示以像素行的像素布置方向(即，以水平方向)，且列方向表示以像素列的像素布置方向(即，垂直方向)。
[0040]而且，在像素阵列部分111中，单位像素P (1,1)至P (m, η)根据Bayer布置而布置。具体地，例如，单位像素P (21-l，2j-l) (i和j是自然数)用于检测R (红色)分量，单位像素P (21-l, j)和单位像素P (2i,2j-l)用于检测G (绿色)分量，以及单位像素(2i,2j)用于检测B (蓝色)分量。因此，像素阵列部分111中奇数列中的单位像素用于检测R和G分量，且偶数列中的单位像素用于检测B和G分量。
[0041]就这一点而言，以下,像素阵列部分111的奇数列还称为R列，且偶数列还称为B列。而且，以下，如果没有必要单独区分单位像素P (1，1)至P (m，n)，则所述单位像素简称为单位像素P。此外，以下，单位像素有时简称为像素。
[0042]在像素阵列111中，对每个像素行，沿着行方向将复位控制线LRSTl至LRSTm、传输控制线LTGAl至LTGAm、传输控制线LTGBl至LTGBm以及行选择控制线LSELl至LSELm配线到矩阵状态像素布置。而且，在像素阵列111中，对每个像素列，沿着列方向将垂直信号线LVl至LVn配线到矩阵状态像素布置。
[0043]就这一点而言，下文中，如果没有必要单独区分复位控制线LRSTl至LRSTm，则所述复位控制线简称为复位控制线LRST。而且以下如果没有必要单独区分传输控制线LTGAl至LTGAm，则所述传输控制线简称为传输控制线LTGA。此外以下如果没有必要单独区分LTGBl至LTGBm，则所述传输控制线简称为传输控制线LTGB。而且以下如果没有必要单独区分行选择控制线LSELl至LSELm，则所述行选择控制线简称为行选择控制线LSEL。此外以下如果没有必要单独区分垂直信号线LVl至LVn，则垂直信号线简称为垂直信号线LV。
[0044]偏置电流控制部分112在驱动控制部分116的控制下，进行对用于驱动单位像素P中的放大晶体管(稍后描述)的偏置电流的接通和断开控制。[0045]具体地，偏置电流控制部分112包括开关131-1至131_n，以及电流源132_1至132-n。开关131-1至131_n分别连接在垂直信号线LVl至LVn和电流源132-1至132_n之间。电流源132-1至132-n的与连接到开关131-1至131_n的端部不同的端部连接到地。
[0046]就这一点而言，以下如果没有必要单独区分开关131-1至131-n，则所述开关简称为开关131。而且以下，如果没有必要单独区分电流源132-1至132-n，则所述电流源简称为电流源132。
[0047]从驱动控制部分116向每个开关131供应控制信号Φοη。并且当控制信号Φοη是预定的高电平(以下称作为H电平)时，每个开关131接通，偏置电流流经每个垂直信号线LV，且将该偏置电流供应到每个单位像素P的放大晶体管。另一方面，当控制信号Φοη是预定的低电平(以下称作为L电平)时，每个开关131断开，且偏置电流不流经每个垂直信号线LV。以这种方式，偏置电流控制部分112在驱动控制部分116的控制下、使用每个开关131对每个垂直信号线LV接通或断开向单位像素P的放大晶体管供应的偏置电流。
[0048]输入控制部分113在驱动控制部分116的控制下，对到AD转换部分114的ADC151-1至151-η的信号进行输入控制。
[0049]具体地，该输入控制部分113包括开关141-1至141_η、平均化电路(AVE)142_1至
142-p(=n/3)以及多路复用器(MUX) 143-1 至 143-q (=n/2)。
[0050]就这一点而言，以下如果没有必要单独区分开关141-1至141-n，则开关141_1至141-n简称为开关141。而且，以下如果没有必要单独区分平均化电路142-1至142_p，则平均化电路142-1至142-p简称为平均化电路142。此外，以下如果没有必要单独区分多路复用器143-1至143-q，则多路复用器143_1至143_q简称为多路复用器143。
[0051]对像素阵列部分111的每个像素列布置一个开关141。对像素阵列部分111的每6个像素列布置2个平均化电路142。对像素阵列部分111的每2个像素列布置一个多路复用器143。以及一个单元(unit)由6个开关141、2个平均化电路142和3个多路复用器形成。
[0052]这里，将给出对包括开关141-1至141-6、平均化电路142_1至142_2以及多路复用器143-1至143-3的单元的描述。
[0053]开关141-1的一端连接到垂直信号线LV1，且另一端连接到平均化电路142_1的输入端子和多路复用器143-1的输入端子“a”中的一个。通过从驱动控制部分116供应的控制信号Oave该开关141-1将垂直信号线LVl连接到平均化电路142-1或多路复用器
143-1。
[0054]开关141-2的一端连接到垂直信号线LV2，且另一端连接到平均化电路142_2的输入端子和多路复用器143-1的输入端子“b”中的一个。通过从驱动控制部分116供应的控制信号Oave该开关141-2将垂直信号线LV2连接到平均化电路142-2或多路复用器143-1。
[0055]开关141-3的一端连接到垂直信号线LV3，且另一端连接到平均化电路142_1的输入端子和多路复用器143-2的输入端子“a”中的一个。通过从驱动控制部分116供应的控制信号Oave该开关141-3将垂直信号线LV3连接到平均化电路142-1或多路复用器143-2。
[0056]开关141-4的一端连接到垂直信号线LV4，且另一端连接到平均化电路142_2的输入端子和多路复用器143-2的输入端子“b”中的一个。通过从驱动控制部分116供应的控制信号Oave该开关141-4将垂直信号线LV4连接到平均化电路142-2或多路复用器143-2。
[0057]开关141-5的一端连接到垂直信号线LV5，且另一端连接到平均化电路142_1的输入端子和多路复用器143-3的输入端子“a”中的一个。通过从驱动控制部分116供应的控制信号Oave该开关141-5将垂直信号线LV5连接到平均化电路142-1或多路复用器143-3。
[0058]开关141-6的一端连接到垂直信号线LV6，且另一端连接到平均化电路142_2的输入端子和多路复用器143-3的输入端子“b”中的一个。通过从驱动控制部分116供应的控制信号Oave该开关141-6将垂直信号线LV6连接到平均化电路142-2或多路复用器
143-3。
[0059]平均化电路142-1的输出端子连接到多路复用器143-1的输入端子“C”。平均化电路142-1向多路复用器143-1供应通过对分别从垂直信号线LV1、LV3和LV5供应的像素信号取平均而平滑化的像素信号(以下称为平滑化的像素信号)。因此，向多路复用器143-1供应的平滑化的像素信号指示三个奇数列(R列)的像素信号的平均。
[0060]平均化电路142-2的输出端子连接到多路复用器143-2的输入端子“C”。平均化电路142-2向多路复用器143-2供应通过对从垂直信号线LV2、LV4和LV6输入的像素信号取平均而平滑化的像素信号。因此，向多路复用器143-2供应的平滑化的像素信号指示三个偶数列(B列)的像素信号的平均。
[0061]多路复用器143-1的输出端子连接到AD转换部分114的ADC (AD转换器)151_1的输入端子。并且多路复用器143-1基于从驱动控制部分116供应的控制信号Φπιιιχ从输入到输入端子“a”至“c”的信号中选择一个，并向ADC151-1供应该信号。因此，从多路复用器143-1向ADC151-1供应像素阵列部分111的第一像素列的像素信号、第二像素列的像素信号以及第一、第三和第五像素列的平滑化的像素信号中的任何一个。
[0062]多路复用器143-2的输出端子连接到AD转换部分114的ADC151-2的输入端子。并且多路复用器143-2基于从驱动控制部分116供应的控制信号Φπιιιχ从输入到输入端子“a”至“c”的信号中选择一个，并向ADC151-2供应该信号。因此，从多路复用器143-2向ADC151-2供应像素阵列部分111的第三像素列的像素信号、第四像素列的像素信号以及第二、第四和第六像素列的平滑化的像素信号中的任何一个。
[0063]多路复用器143-3的输出端子连接到AD转换部分114的ADC151-3的输入端子。而且，多路复用器143-3的输入端子“c”接地。并且多路复用器143-3基于从驱动控制部分116供应的控制信号Φπιιιχ从输入到输入端子“a”和“b”的信号中选择一个，并向ADC151-3供应该信号。因此，从多路复用器143-3向ADC151-3供应像素阵列部分111的第五像素列的像素信号或第六像素列的像素信号。
[0064]就这一点而言，输入控制部分113的其它单元具有和上述单元的那些相同的配置。
[0065]AD转换部分114对从输入控制部分113供应的像素信号进行AD转换。具体地，该AD转换部分114包括ADC151-1至151_q。
[0066]就这一点而言，以下如果没有必要单独区分ADC151-1至151_q，则ADC151-1至151-q 简称为 ADC151。
[0067]对于像素阵列部分111的每两个像素列布置一个ADC151。S卩，CMOS图像传感器100是其中每个两个像素列共享ADC的列AD方法的固态成像装置。每个ADC151在水平驱动部分117的控制下对从每个多路复用器143供应的像素信号进行AD转换，并将转换之后的数字像素信号输出到水平信号线LH。
[0068]垂直驱动部分115对每行通过复位控制线LRST向像素阵列部分111的单位像素P供应复位信号Orst，以便对每行复位单位像素P。
[0069]而且，垂直驱动部分115通过传输控制线LTGA对每行向像素阵列部分111的奇数列的单位像素P供应传输信号Otga，以便对每行传输奇数列的单位像素P的光电二极管中存储的光电荷。此外，垂直驱动部分115通过传输控制线LTGB对每行向像素阵列部分111的偶数列的单位像素P供应传输信号Otgb，以便对每行传输偶数列的单位像素P的光电二极管中存储的光电荷。
[0070]而且，垂直驱动部分115对每行通过行选择控制线LSEL向像素阵列部分111的单位像素P供应选择信号Φ%1，以便对每行将像素信号从单位像素P输出到垂直信号线LV。
[0071]如上所描述，驱动控制部分116向偏置电流控制部分112供应控制信号Φοη，以便控制流经每个垂直信号线LV的偏置电流的接通和断开。而且，如上所描述，驱动控制部分116向输入控制部分113供应控制信号Oave和控制信号Φπιιιχ,以便控制对AD转换部分114的每个ADC151的像素信号输入。此外，如稍后所描述，驱动控制部分116控制在高分辨率拍摄模式和高质量拍摄模式之间切换模式，在高分辨率拍摄模式中以时间序列改变其像素信号被读取的像素列以便拍摄高分辨率图像，在高质量拍摄模式中从所有像素列读取像素信号，并且多个像素列的像素信号被平滑化以便拍摄高质量的图像。
[0072]水平驱动部分117控制AD转换部分114的每个ADC151，以便控制每个单位像素P的像素信号的AD转换，以及转换之后数字像素信号到水平信号线LH的输出。
[0073]1.2单位像素P的配置的示例
[0074]图2说明可应用到图1中的像素阵列部分111的单位像素的配置的示例。
[0075]图2中的单位像素Pa包括光电二极管H)、传输晶体管TG、复位晶体管RST、放大晶体管AMP以及选择晶体管SEL。
[0076]光电二极管F1D将入射光光电转换为根据光量的光电荷量。
[0077]传输晶体管TG连接在光电二极管H)和作为输出节点的浮动扩散FD之间。如果该单位像素Pa布置在奇数列中，则传输晶体管TG的栅极(传输栅极)连接到传输控制线LTGA，并且如果该单位像素Pa布置在偶数列中，则传输晶体管TG的栅极连接到传输控制线LTGB。并且如果通过传输控制线LTGA或传输控制线LTGB向传输晶体管TG的栅极分别给出传输信号Otga或传输信号Otgb，则传输晶体管TG向浮动扩散FD传输通过光电二极管H)的光电转换产生的光电荷。
[0078]复位晶体管RST连接在电源Vdd和浮动扩散FD之间。如果通过复位控制线LRST向复位晶体管RST的栅极给出复位信号RST，则复位晶体管RST将浮动扩散FD的电势复位到电源Vdd的电势。
[0079]放大晶体管AMP的栅极连接到浮动扩散FD。该放大晶体管AMP通过选择晶体管SEL连接到垂直信号线LV，且与偏置电流控制部分112的电流源132形成源极跟随器(source follower)。
[0080]并且当通过行选择控制线LSEL向选择晶体管SEL的栅极给出控制信号Φ%1时，选择晶体管SEL导通。当选择晶体管SEL导通时，放大晶体管AMP放大浮动扩散FD的电势，且向垂直信号线LV输出根据该电势的电压。即，从单位像素Pa向垂直信号线LV输出像素信号，该像素信号是通过放大基于依赖于光电二极管接收光量的光电荷的信号而产生的。并且通过垂直信号线LV向输入控制部分113供应从每个单位像素Pa输出的像素信号。[0081 ] 同时对奇数列的一行中的各个像素，或者偶数列的一行中的各个像素进行这些操作，这是因为，例如，对于每行、且对每个奇数列且对每个偶数列连接传输晶体管TG的栅极，并且对每行连接复位晶体管RST的栅极，以及连接选择晶体管SEL的栅极。
[0082]1.3CM0S图像传感器100的操作
[0083]接下来，将参照图3和图4中的时序图给出对CMOS图像传感器100的操作的描述。
[0084]首先，将参照图3中的时序图给出对高分辨率拍摄模式时的CMOS图像传感器100的描述。
[0085]在拍摄开始的时间t0之前，控制信号Φοη和控制信号Oave被设置为L电平。而且，没有输出控制信号Φπιιιχ。
[0086]在时间t0处，控制信号Φοη被设置为H电平。因此，每个开关131接通，且偏置电流流经每个垂直信号线LV。
[0087]而且，设置控制信号Φπιιιχ的值以便每个多路复用器143输出输入到输入端子“a”的像素信号。因此，每个多路复用器143输出输入到输入端子“a”的像素信号，S卩，从像素阵列部分111的奇数列的垂直信号线LV供应的像素信号。
[0088]并且在从时间t0到时间tl的时段期间，在垂直驱动部分115和水平驱动部分117的控制下，对每行读取一帧的奇数列的像素信号。
[0089]接下来，在时间tl，设置控制信号Φπιιιχ的值以便每个多路复用器143输出输入到输入端子“b”的像素信号。因此，每个多路复用器143输出输入到输入端子“b”的像素信号，即，从像素阵列部分111的偶数列的垂直信号线LV供应的像素信号。
[0090]并且在从时间tl到时间t2的时段期间，在垂直驱动部分115和水平驱动部分117的控制下，对每行读取一帧的偶数列的像素信号。
[0091]接下来，在时间t2，设置控制信号Φπιιιχ的值以便每个多路复用器143输出输入到输入端子“a”的像素信号，并且因此状态变为与在时间t0处的相同。
[0092]并且在从时间t2到时间t3的时段期间，在垂直驱动部分115和水平驱动部分117的控制下，对每行读取一帧的奇数列的像素信号。
[0093]接下来，在时间t3，设置控制信号Φπιιιχ的值以便每个多路复用器143输出输入到输入端子“b”的像素信号，并且因此状态变为与在时间tl处的相同。
[0094]并且在从时间t3到时间t4的时段期间，在垂直驱动部分115和水平驱动部分117的控制下，对每行读取一帧的偶数列的像素信号。
[0095]此后，重复同样的操作。
[0096]以这种方式，交替地读取像素阵列111中奇数列(R列)和偶数列(B列)的像素的像素信号。由此，能够获得具有与像素阵列部分111中布置的像素数目相同分辨率的高分辨率图像。[0097]接下来，将参照图4中的时序图给出对高质量拍摄模式时的CMOS图像传感器100的描述。
[0098]在拍摄开始的时间t0之前，控制信号Φοη和控制信号Oave被设置为L电平。而且，没有输出控制信号Φπιιιχ。
[0099]在时间tO处，控制信号Φοη被设置为H电平。由此，每个开关131接通，且偏置电流流经每个垂直信号线LV。
[0100]而且，将控制信号信号Φανθ设置为高电平。由此，从多路复用器143- (3i_2)向ADC151- (31-2)输入指不第i列、第i+2列和第i+4列的垂直彳目号线LVl的像素/[目号的平均的经平滑化的像素信号。而且，从多路复用器143- (31-l)向ADC151- (3i_l)输入指示第i+Ι列、第i+3列和第i+5列的垂直信号线LVl的像素信号的平均的经平滑化的像素信号。
[0101]以及，在垂直驱动部分115和水平驱动部分117的控制下，对每行并行读取指示三个奇数列(R列)的像素信号的平均的经平滑化的像素信号，和指示三个偶数列(B列)的像素信号的平均的经平滑化的像素信号。
[0102]由此，能够获得高质量图像，该高质量图像具有比高分辨率拍摄模式中低的分辨率、但是通过平滑化具有更少噪音。而且，同时读取R列和B列的像素信号，且变得能够以比高分辨率拍摄模式中更高的速度拍摄。
[0103]1.4输入控制部分113的特定示例
[0104]图5说明CMOS图 像传感器100的配置示例的一部分，其中更具体地说明图1中的输入控制部分113。
[0105]就这一点而言,在该配置的示例中，具有与图2中单位像素Pa不同的电路配置的共享的像素Pb (1，1)至Pb (r，s)布置在像素阵列111中。在共享的像素Pb (1，1)至Pb(r，s)中，在具有两行两列的像素间共享组成元件的一部分。因此，如果假定具有m行η列的像素布置在像素阵列部分111中，则变为r=m/2, s=2/n。
[0106]就这一点而言，以下如果没有必要单独区分共享的像素Pb (1，1)至Pb (r，s)，则所述共享的像素简称为共享的像素Pb。
[0107]共享的像素Pb包括光电二极管PDa至rod、传输晶体管TGa至TGd、复位晶体管RST、放大晶体管AMP以及选择晶体管SEL。并且对每个像素布置光电二极管PDa至PDd和传输晶体管TGa至TGd，以及在具有两行两列的像素间共享复位晶体管RST、放大晶体管AMP以及选择晶体管SEL。
[0108]如上所描述，在像素阵列部分111中根据Bayer布置布置各个像素。因此，例如，光电二极管PDa和传输晶体管TGa被用于检测R分量，且光电二极管PDb和F1Dc,以及传输晶体管TGb和TGc被用于检测G分量，并且光电二极管PDd和传输晶体管TGd被用于检测B分量。
[0109]而且，例如，传输晶体管TGa的栅极连接到第i个传输控制线LTGA，传输晶体管TGb的栅极连接到第i个传输控制线LTGB。此外，例如，传输晶体管TGc的栅极连接到第i+Ι个传输控制线LTGA，且传输晶体管TGd的栅极连接到第i+Ι个传输控制线LTGB。
[0110]因此，当经由第i个传输控制线LTGA向传输晶体管TGa的栅极给出传输信号c^tga时，传输晶体管TGa向浮动扩散FD传输由光电二极管PDa通过光电转换产生的光电荷。并且向垂直信号线Lv输出根据浮动扩散ro中存储的光电荷的像素信号。
[0111]而且，当经由第i个传输控制线LTGB向传输晶体管TGb的栅极给出传输信号Otgb时，传输晶体管TGb向浮动扩散FD传输由光电二极管PDb通过光电转换产生的光电荷。并且向垂直信号线LV输出根据浮动扩散FD中存储的光电荷的像素信号。
[0112]此外，当经由第i+Ι个传输控制线LTGA向传输晶体管TGc的栅极给出传输信号c^tga时，传输晶体管TGc向浮动扩散FD传输由光电二极管PDc通过光电转换产生的光电荷。并且向垂直信号线LV输出根据浮动扩散FD中存储的光电荷的像素信号。
[0113]而且，当经由第i+Ι个传输控制线LTGB向传输晶体管TGd的栅极给出传输信号c^tgb时，传输晶体管TGd向浮动扩散FD传输由光电二极管PDd通过光电转换产生的光电荷。并且向垂直信号线LV输出根据浮动扩散FD中存储的光电荷的像素信号。
[0114]以这种方式，在共享的像素Pb中，能够分开地读出基于光电二极管PDa至中存储的光电荷的像素信号。
[0115]而且，在该配置的示例中，输入控制部分113包括开关201-1至201-2s/3、开关202-1 至 202-2s/3、开关 203-1 至 203_2s/3、开关 204-1 至 204-s、开关 205-1 至 205-( s_l )、开关 206-1 至 206- (s-Ι)、开关 207-1 至 207- (s-Ι)以及加法器 208-1 至 208-s。
[0116]就这一点而言，在图5中说明将要成为输入控制部分113的一个操作单位的范围。以下，将给出对在图5中说明的范围中的输入控制部分113的电路配置和操作的描述。
[0117]开关201-1连接在垂直信号线LVl和加法器208-1的输入端子“a”之间。开关
201-2连接在垂直信号线LV2和加法器208-2的输入端子“c”之间。开关201-3连接在垂直信号线LV3和加法器208-4的输入端子“a”之间。
[0118]开关202-1连接在垂直信号线LVl和加法器208-1的输入端子“c”之间。开关
202-2连接在垂直信号线LV2和加法器208-2的输入端子“a”之间。开关202-3连接在垂直信号线LV4和加法器208-4的输入端子“c”之间。
[0119]开关203-1连接在垂直信号线LV3和加法器208_3的输入端子“a”之间。开关
203-2连接在垂直信号线LV3和加法器208-3的输入端子“c”之间。
[0120]开关204-1连接在垂直信号线LVl和加法器208-1的输入端子“b”之间。开关
204-2连接在垂直信号线LV2和加法器208-2的输入端子“b”之间。开关204-3连接在垂直信号线LV3和加法器208-3的输入端子“b”之间。开关204-4连接在垂直信号线LV4和加法器208-4的输入端子“b”之间。
[0121]开关205-1连接在加法器208-1的输入端子“a”和加法器208-2的输入端子“a”之间。开关205-2连接在加法器208-2的输入端子“a”和加法器208-3的输入端子“a”之间。开关205-3连接在加法器208-3的输入端子“a”和加法器208-4的输入端子“a”之间。
[0122]开关206-1连接在加法器208-1的输入端子“b”和加法器208-2的输入端子“b”之间。开关206-2连接在加法器208-2的输入端子“b”和加法器208-3的输入端子“b”之间。开关206-3连接在加法器208-3的输入端子“b”和加法器208-4的输入端子“b”之间。
[0123]开关207-1连接在加法器208-1的输入端子“c”和加法器208_2的输入端子“c”之间。开关207-2连接在加法器208-2的输入端子“c”和加法器208-3的输入端子“c”之间。开关207-3连接在加法器208-3的输入端子“c”和加法器208-4的输入端子“c”之间。
[0124]开关201-1至201-3接收从驱动控制部分116供应的控制信号Φα，并且在当控制信号Oa是H电平时接通，且当控制信号Oa是L电平时断开。
[0125]开关202-1至202-3接收从驱动控制部分116供应的控制信号Φ13，并且在当控制信号Φ13是H电平时接通，且当控制信号Φ13是L电平时断开。
[0126]开关203-1至203-2接收从驱动控制部分116供应的控制信号ΦC，并且在当控制信号Φ(:是H电平时接通，且当控制信号Φ(:是L电平时断开。
[0127]开关204-1至204-4接收从驱动控制部分116供应的控制信号Φ(1，并且在当控制信号Φ(1是H电平时接通，且当控制信号Φ(1是L电平时断开。
[0128]开关205-1至207-1接收从驱动控制部分116供应的控制信号Φθ，并且在当控制信号Φθ是H电平时接通，且当控制信号Φθ是L电平时断开。
[0129]开关205-2至207-2接收从驱动控制部分116供应的控制信号Of，并且在当控制信号Φ?.是H电平时接通，且当控制信号Φ?.是L电平时断开。
[0130]开关205-3至207-3接收从驱动控制部分116供应的控制信号Og，并且在当控制信号Og是H电平时接通，且当控制信号Og是L电平时断开。
[0131]开关206-1至206-3始终是断开的。
[0132]加法器208-1至208-4相加输入到输入端子“a”至“c”的信号，并且分别向ADC151至ADC151-4供应该总和信号。
[0133]就这一点而言，没有在图5中说明的输入控制部分113的范围和图5中说明的范围具有相同的配置。
[0134]1.5图5中电路的操作
[0135]接下来，将参照图6和图7中的时序图给出对图5中电路的操作的描述。
[0136]首先，将参照图6中的时序图给出对高分辨率拍摄模式时图5中电路的操作的描述。
[0137]在拍摄开始的时间tO之前，控制信号Φοη和Og均被设置为L电平。
[0138]在时间tO处，控制信号Φοη被设置为H电平。因此，开关131_1至131_4接通，且偏置电流流经垂直信号线LVl至LV4。
[0139]而且，设置控制信号Φα至Φ(1为H电平。由此，开关201-1至201-3、开关202-1至202-3、开关203-1至203-2以及开关204-1至204-4接通。
[0140]并且流经垂直信号线LVl的像素信号被分为三个，且被输入到加法器208-1以被相加。结果，流经垂直信号线LVl的像素信号没有改变地从加法器208-1输出，并被输入到ADC151-1。以同样地方式，流经垂直信号线LV2至LV4的像素信号没有改变地从加法器208-2至208-4输出，并分别被输入到ADC151-1至151-4。
[0141]并且在垂直驱动部分115和水平驱动部分117的控制下，交替地进行针对每行对一帧的奇数列(R列)的像素信号的读取和针对每行对一帧的偶数列(B列)的像素信号的读取。由此，能够获得具有与像素阵列部分111中布置的像素数目相同分辨率的高分辨率图像。
[0142]接下来，将参照图7中的时序图给出对高质量拍摄模式时的图5中电路的操作的描述。
[0143]在拍摄开始的时间tO之前，控制信号Φοη和Og均被设置为L电平。
[0144]在时间tO处，控制信号Φοη被设置为H电平。由此，开关131_1至131_4接通，且偏置电流流经垂直信号线LVl至LV4。
[0145]而且，设置控制信号Φα以及Φ(1至Φ?.为H电平。由此，开关201-1至201-3、开关204-1至204-4、开关205-1至205-2以及开关207-1以及开关207-2接通。
[0146]由此,流经垂直信号线LVl的像素信号通过开关201-1、开关205_1和开关205_2输入到加法器208-3的输入端子“a”。流经垂直信号线LV2的像素信号通过开关201-2和开关207-2输入到加法器208-3的输入端子“C”。流经垂直信号线LV3的像素信号通过开关204-3输入到加法器208-3的输入端子“b”。因此，加法器208-3输出通过相加流经垂直信号线LVl至LV3的信号而经受了平滑化的经平滑化的像素信号，并且该经平滑化的信号输入到ADC151-3。
[0147]而且在从时间tO到时间tl的时段期间，在垂直驱动部分115和水平驱动部分117的控制下，对每行读取指示一帧的三个奇数列(R列)的像素信号的平均的经平滑化的像素信号。
[0148]接下来，在时间tl，将控制信号和Φθ设置为L电平，且将控制信号Φ13和设置为H电平。由此，开关201-1至201-3、开关205-1以及开关207-1断开，且开关202-1至202-3、开关205-3以及开关207-3接通。
[0149]由此，流经垂直信号线LV2的像素信号通过开关202-2和开关205_2输入到加法器208-3的输入端子“a”。流经垂直信号线LV3的像素信号通过开关204-3输入到加法器208-3的输入端子“b”。流经垂直信号线LV4的像素信号通过开关202-3和开关207-3输入到加法器208-3的输入端子“C”。因此，加法器208-3输出通过相加流经垂直信号线LV2至LV4的信号产生的像素信 号，并且该像素信号输入到ADC151-3。
[0150]并且在从时间tl到时间t2的时段期间，在垂直驱动部分115和水平驱动部分117的控制下，对每行读取指示一帧的三个偶数列(B列)的像素信号的平均的经平滑化的像素信号。
[0151]在时间t2，将控制信号Φ13和设置为L电平，将控制信号和Φθ设置为H电平，并且因此结果变为与在时间to处的状态相同的状态。
[0152]并且在从时间t2到时间t3的时段期间，在垂直驱动部分115和水平驱动部分117的控制下，对每行读取指示一帧的三个奇数列(R列)的像素信号的平均的经平滑化的像素信号。
[0153]在时间t3，将控制信号和Φθ设置为L电平，将控制信号Φ13和设置为H电平，并且因此结果变为与在时间to处的状态相同的状态。
[0154]并且在从时间t3到时间t4的时段期间，在垂直驱动部分115和水平驱动部分117的控制下，对每行读取指示一帧的三个偶数列(B列)的像素信号的平均的经平滑化的像素信号。
[0155]此后，重复同样的操作。
[0156]以这种方式，能够获得高质量图像，该高质量图像具有比高分辨率拍摄模式中低的分辨率、但是通过平滑化具有更少噪音。
[0157]就这一点而言，在图5中电路的高质量拍摄模式中，难以同时读取R列和B列的像素信号，因此需要交替地读取像素信号。因此，与以上描述的图4中时序图的情况相比，拍摄速度变为大约两倍。[0158]2.应用本技术的固态成像装置的示例
[0159]接下来，将参照图8至图13给出对应用本技术的固态成像装置的示例的描述。
[0160]2.1基本系统配置
[0161]图8是说明应用本技术的固态成像装置的示意配置的系统配置图，固态成像装置是例如CMOS图像传感器，其是某种X-Y寻址型固态成像装置。
[0162]CMOS图像传感器300包括形成在未在图8中示出的半导体衬底(芯片)上的像素阵列部分311，以及与该像素阵列部分311集成在同一半导体衬底上的外围电路部分。该外围电路部分包括例如，偏置电流控制部分312、输入控制部分313、AD转换部分314、垂直驱动部分315、驱动控制部分316以及水平驱动部分317。
[0163]其中，像素阵列部分311、输入控制部分313、AD转换部分314、垂直驱动部分315以及水平驱动部分317分别具有与图1中CMOS图像传感器100的像素阵列部分111、输入控制部分113、AD转换部分114、垂直驱动部分115以及水平驱动部分117的配置相同的配置。并且对其的描述是重复，且因此被省略。
[0164]偏置电流控制部分312在驱动控制部分316的控制下，进行对用于驱动单位像素P中的放大晶体管AMP的偏置电流的接通和断开控制。
[0165]具体地，偏置电流控制部分312包括开关331-1至331_n以及电流源332-1至332-n。开关331-1至331_n分别连接在垂直信号线LVl至LVn和电流源332-1至332_n之间。电流源332-1至332-n与连接到开关331-1至331_n的端部不同的端部连接到地。
[0166]就这一点而言， 以下如果没有必要单独区分开关331-1至331-n，则所述开关简称为开关331。而且以下，如果没有必要单独区分电流源332-1至332-n，则所述电流源简称为电流源332。
[0167]从驱动控制部分316向布置在奇数列的垂直信号线LV中的开关331供应控制信号Φο(Μ。并且当控制信号Φο(Μ是H电平时，奇数列的开关331接通，偏置电流流经奇数列的垂直信号线LV，且被供应到奇数列的单位像素P中的放大晶体管AMP。另一方面，当控制信号Φο(Μ是L电平时，奇数列的开关331断开，且偏置电流不流经奇数列的垂直信号线LV0
[0168]从驱动控制部分316向布置在偶数列的垂直信号线LV中的开关331供应控制信号Φθνθη。并且当控制信号Oeven是H电平时，偶数列的开关331接通，偏置电流流经偶数列的垂直信号线LV，且被供应到偶数列的单位像素P中的放大晶体管AMP。另一方面，当控制信号Oeven是L电平时，偶数列的开关331断开，且偏置电流不流经偶数列的垂直信号线LV。
[0169]如上所描述，驱动控制部分316向偏置电流控制部分312供应控制信号Φο(Μ和控制信号Oeven，以便控制流经每个垂直信号线LV的偏置电流的接通和断开。而且，驱动控制部分316向输入控制部分313供应控制信号c^ave和控制信号Φπιιιχ,以便控制对AD转换部分314的每个ADC351输入的像素信号。此外，驱动控制部分316控制在高分辨率拍摄模式和高质量拍摄模式之间切换模式，在高分辨率拍摄模式中按时间序列改变其像素信号被读取的像素列以便拍摄高分辨率图像，在高质量拍摄模式中从所有像素列读取像素信号，并且多个像素列的像素信号被平滑化以便拍摄高质量的图像。
[0170]2.2C0MS图像传感器300的操作[0171]接下来，将参照图9和图10中的时序图给出对CMOS图像传感器300的操作的描述。
[0172]首先，将参照图9中的时序图给出对高分辨率拍摄模式时的CMOS图像传感器300的描述。
[0173]在拍摄开始的时间tO之前，从控制信号Φο(Μ至控制信号Oave被设置为L电平。而且，没有输出控制信号Φπιιιχ。
[0174]在时间tO处，控制信号Φο(Μ被设置为H电平。因此，奇数列中的每个开关131接通，且偏置电流流经奇数列的每个垂直信号线LV。另一方面，偏置电流不流经偶数列的每个垂直信号线LV。
[0175]而且，设置控制信号Φπιιιχ的值以便每个多路复用器343输出输入到输入端子“a”的像素信号。因此，每个多路复用器343输出输入到输入端子“a”的像素信号，即，从像素阵列部分311的奇数列的垂直信号线LV供应的像素信号。
[0176]并且在从时间tO到时间tl的时段期间，在垂直驱动部分315和水平驱动部分317的控制下，对每行读取一帧的奇数列的像素信号。
[0177]接下来，在时间tl，控制信号Φο(Μ被设置为L电平，且控制信号Oeven被设置为H电平。因此，奇数列中的每个开关331断开，且偏置电流不流经奇数列的垂直信号线LV。另一方面，偶数列的每个开关331接通，且偏置电流流经偶数列的垂直信号线LV。
[0178]而且，设置控制信号Φπιιιχ的值以便每个多路复用器343输出输入到输入端子“b”的像素信号。由此，每个多路复用器343输出输入到输入端子“b”的像素信号，即，从像素阵列部分311的偶数列的垂直信号线LV供应的像素信号。
[0179]并且在从时间tl到时间t2的时段期间，在垂直驱动部分315和水平驱动部分317的控制下，对每行读取一帧的偶数列的像素信号。
[0180]接下来，在时间t2，设置控制信号Φθνθη为L电平，设置控制信号Φο(Μ为H电平，且设置控制信号Φπιιιχ的值以便每个多路复用器343输出输入到输入端子“a”的像素信号。即，结果变为与在时间tO处相同的状态。
[0181]并且在从时间t2到时间t3的时段期间，在垂直驱动部分315和水平驱动部分317的控制下，对每行读取一帧的奇数列的像素信号。
[0182]接下来，在时间t3，设置控制信号Φο(Μ为L电平，设置控制信号Φθνθη为H电平，且设置控制信号Φπιιιχ的值以便每个多路复用器343输入输入到输入端子“b”的像素信号。即，结果变为与时间tl处相同的状态。
[0183]并且在从时间t3到时间t4的时段期间，在垂直驱动部分315和水平驱动部分317的控制下，对每行读取一帧的偶数列的像素信号。
[0184]此后，重复同样的操作。
[0185]以这种方式，交替地读取像素阵列311中奇数列(R列)和偶数列(B列)的像素的像素信号。由此，能够获得具有与像素阵列部分311中布置的像素数目相同分辨率的高分辨率图像。
[0186]而且，偏置电流不流经没有被读取的像素列的垂直信号线LV。因此，能够减少CMOS图像传感器300的电力消耗。
[0187]接下来，将参照图10中的时序图描述高质量拍摄模式时的CMOS图像传感器300的操作。
[0188]在拍摄开始的时间tO之前，控制信号Φο(Μ和控制信号Oave被设置为L电平。而且，没有输出控制信号Φπιιιχ。
[0189]在时间tO处,控制信号Φο(Μ和控制信号C>even被设置为H电平。由此，不管奇数列或者偶数列，每个开关131接通，且偏置电流流经垂直信号线LV。
[0190]而且，将控制信号Φανθ设置为H电平。由此，从多路复用器343- (3i_2)向ADC351- (31-2)输入指不第i列、第i+2列和第i+4列的垂直彳目号线LVl的像素/[目号的平均的经平滑化的像素信号。而且，从多路复用器343- (31-l)向ADC351- (3i_l)输入指示第i+Ι列、第i+3列和第i+5列的垂直信号线LVl的像素信号的平均的经平滑化的像素信号。
[0191]以及，在垂直驱动部分315和水平驱动部分317的控制下，对每行并行读取指示三个奇数列(R列)的像素信号的平均的经平滑化的像素信号和指示三个偶数列(B列)的像素信号的平均的经平滑化的像素信号。
[0192]由此，能够获得高质量图像，该高质量图像具有比高分辨率拍摄模式中低的分辨率、但是通过平滑化具有更少噪音。而且，同时读取R列和B列的像素信号，且因此变得能够以比高分辨率拍摄模式中更高的速度拍摄。
[0193]2.3输入控制部分313的特定示例
[0194]图11说明CMOS图像传感器300的配置的示例的一部分，其中更具体地说明图8中的输入控制部分313。就 这一点而言，在图11中，与图8中对应的部件被给予相同的标号。
[0195]就这一点而言,在该配置的示例中，具有与图2中单位像素Pa不同的电路配置的共享的像素Pc (1，1)至Pc (r，S)布置在像素阵列111中。在共享的像素Pc (1，1)至Pc(r，s)中，在具有两行两列的像素间共享组成元件的一部分。因此，如果假定具有m行η列的像素布置在像素阵列部分311中，则变为r=m/2。
[0196]就这一点而言，以下如果没有必要单独区分共享的像素Pc (1，1)至Pc (r，n)，则所述共享的像素简称为共享的像素Pc。
[0197]共享的像素Pc包括光电二极管PDa至I3DcU传输晶体管TGa和TGb、复位晶体管RST、放大晶体管AMP以及选择晶体管SEL。并且对每个像素布置光电二极管PDa至PDd和传输晶体管TGa和TGb,以及在具有两行一列的像素间共孚复位晶体管RST、放大晶体管AMP以及选择晶体管SEL。
[0198]如上所描述，在像素阵列部分311中根据Bayer布置来布置各个像素。因此，例如，在奇数列的共享像素Pc中，光电二极管PDa和传输晶体管TGa被用于检测R分量，且光电二极管PDb和传输晶体管TGb被用于检测G分量。而且，例如，在偶数列的共享像素Pc中，光电二极管PDa和传输晶体管TGa被用于检测G分量,且光电二极管PDb和传输晶体管TGb被用于检测B分量。
[0199]而且，在奇数列的共享像素Pc中，例如，传输晶体管TGa的栅极连接到第i个传输控制线LTGA，且传输晶体管TGb的栅极连接到第i+Ι个传输控制线LTGA。
[0200]因此，当经由第i个传输控制线LTGA向传输晶体管TGa的栅极给出传输信号c^tga时，传输晶体管TGa向浮动扩散FD传输由光电二极管PDa通过光电转换产生的光电荷。并且向垂直信号线LV输出根据浮动扩散FD中存储的光电荷的像素信号。[0201]而且，当经由第i+Ι个传输控制线LTGA向传输晶体管TGb的栅极给出传输信号Otga时，传输晶体管TGb向浮动扩散FD传输由光电二极管PDb通过光电转换产生的光电荷。并且向垂直信号线LV输出根据浮动扩散FD中存储的光电荷的像素信号。
[0202]另一方面，在偶数列的共享像素Pc中，例如，传输晶体管TGa的栅极连接到第i个传输控制线LTGB，且传输晶体管TGb的栅极连接到第i+Ι个传输控制线LTGB。
[0203]因此，当经由第i个传输控制线LTGB向传输晶体管TGa的栅极给出传输信号c^tgb时，传输晶体管TGa向浮动扩散FD传输由光电二极管PDa通过光电转换产生的光电荷。并且向垂直信号线LV输出根据浮动扩散FD中存储的光电荷的像素信号。
[0204]而且，当经由第i+Ι个传输控制线LTGB向传输晶体管TGb的栅极给出传输信号Otga时，传输晶体管TGb向浮动扩散FD传输由光电二极管PDb通过光电转换产生的光电荷。并且向垂直信号线LV输出根据浮动扩散FD中存储的光电荷的像素信号。
[0205]以这种方式，在共享的像素Pc中，能够分开读取基于光电二极管PDa和rob中存储的光电荷的像素信号。
[0206]而且，在该配置的示例中，输入控制部分313包括开关401-1至401-n/2、开关402-1 至 204-n/2、开关 403a_l 至 403a_n/2、开关 403b_l 至 403b_n/2、开关 404a_l 至404a_n/2、开关 404b_l 至 404b_n/2、开关 405a_l 至 405a_n/6、开关 405b_l 至 405b_n/6 以及加法器406-1至406-n/2。
[0207]就这一点而言，在图11中说明将要成为输入控制部分313的一个操作单元的范围。以下，将给出对在图11中说明的范围中的输入控制部分313的电路配置和操作的描述。
[0208]开关401-1连接 在垂直信号线LVl和加法器406-1的输入端子“b”之间。开关
401-2连接在垂直信号线LV3和加法器406-2的输入端子“b”之间。开关401-3连接在垂直信号线LV5和加法器406-3的输入端子“b”之间。开关401-4连接在垂直信号线LV7和加法器406-4的输入端子“b”之间。
[0209]开关402-1连接在垂直信号线LV2和加法器406-1的输入端子“b”之间。开关
402-2连接在垂直信号线LV4和加法器406-2的输入端子“b”之间。开关402-3连接在垂直信号线LV6和加法器406-3的输入端子“b”之间。开关402-4连接在垂直信号线LV8和加法器406-4的输入端子“b”之间。
[0210]开关403a_l连接在垂直信号线LVl和加法器406_2的输入端子“a”之间。开关403a-2连接在垂直信号线LV3和加法器406-2的输入端子“b”之间。开关403a_3连接在垂直信号线LV5和加法器406-2的输入端子“c”之间。
[0211]开关403b_2连接在垂直信号线LV4和加法器406-3的输入端子“a”之间。开关403b-3连接在垂直信号线LV6和加法器406-3的输入端子“b”之间。开关403b_4连接在垂直信号线LV8和加法器406-3的输入端子“c”之间。
[0212]开关404a_l连接在加法器406-1的输入端子“a”和输入端子“b”之间。开关404b-l连接在加法器406-1的输入端子“b”和输入端子“c”之间。开关404a-2连接在加法器406-2的输入端子“a”和输入端子“b”之间。开关404b-2连接在加法器406-2的输入端子“b”和输入端子“c”之间。开关404a-3连接在加法器406-3的输入端子“a”和输入端子“b”之间。开关404b-3连接在加法器406-3的输入端子“b”和输入端子“c”之间。开关404a-4连接在加法器406-4的输入端子“a”和输入端子“b”之间。开关404b_4连接在加法器406-4的输入端子“b”和输入端子“c”之间。
[0213]开关405a_l的一端连接到加法器406_1的输入端子“a”，且另一端接地。开关405b-l的一端连接到加法器406-1的输入端子“C”，且另一端接地。开关405a-2的一端连接到加法器406-4的输入端子“a”，且另一端接地。开关405b-2的一端连接到加法器406-4的输入端子“ c ”，且另一端接地。
[0214]开关401-1至401-4接收从驱动控制部分316供应的控制信号Φ0，并且在当控制信号Φ0是H电平时接通，且当控制信号Φ0是L电平时断开。
[0215]开关402-1至402-4接收从驱动控制部分316供应的控制信号Φ1，并且在当控制信号Φ1是H电平时接通，且当控制信号Φ1是L电平时断开。
[0216]开关403a_l至403b_4接收从驱动控制部分316供应的控制信号Φ3，并且在当控制信号Φ3是H电平时接通，且当控制信号Φ3是L电平时断开。
[0217]开关404a_l至404b_4接收从驱动控制部分316供应的控制信号Φ2，并且在当控制信号Φ2是H电平时接通，且当控制信号Φ2是L电平时断开。
[0218]开关405a_l至405b_2接收从驱动控制部分316供应的控制信号Φ3’，并且在当控制信号Φ3’是H电平时接通，且当控制信号Φ3’是L电平时断开。
[0219]加法器406-1至406-4将输入到输入端子“a”至“c”的信号相加，并且分别向ADC351至151-4供应该总和信号。
[0220]就这一点而言，没有在图11中说明的输入控制部分313的范围和图11中说明的范围具有相同的配置。
[0221]2.4图11中电路的操作
[0222]接下来，将参照图12和图13中的时序图给出对图11中电路的操作的描述。
[0223]首先，将参照图12中的时序图给出对高分辨率拍摄模式时图11中电路的操作的描述。
[0224]在拍摄开始的时间tO之前，控制信号Φθ(Μ至Φ3’均被设置为L电平。
[0225]在时间tO处，控制信号Φο(Μ被设置为H电平。因此，开关331-1至331-3、开关331-5以及开关331-7接通，且偏置电流流经垂直信号线LV1、垂直信号线LV3、垂直信号线LV5以及垂直信号线LV7。另一方面，偏置电流不流经垂直信号线LV2、垂直信号线LV4、垂直信号线LV6以及垂直信号线LV8。
[0226]而且，设置控制信号Φ0和Φ2为H电平。由此，开关401-1至401-4以及开关404a-l 至 404b-4 接通。
[0227]作为结果，流经垂直信号线LVl的像素信号通过开关401-1、开关404a_l和开关404b-l被分为三个，且被输入到加法器406-1以被相加。因此，流经垂直信号线LVl的像素信号没有改变地从加法器406-1输出，并被输入到ADC351-1。
[0228]而且，流经垂直信号线LV3的像素信号通过开关401-2、开关404a_2和404b_2被分成三个，且被输入到加法器406-2以被相加。因此，流经垂直信号线LV3的像素信号没有改变地从加法器406-2输出，并被输入到ADC351-2。
[0229]而且，流经垂直信号线LV5的像素信号通过开关401-3、开关404a_3和404b_3被分成三个，且被输入到加法器406-3以被相加。因此，流经垂直信号线LV5的像素信号没有改变地从加法器406-3输出，并被输入到ADC351-3。[0230]而且，流经垂直信号线LV7的像素信号通过开关401-4、开关404a_4和404b_4被分成三个，且被输入到加法器406-4以被相加。因此，流经垂直信号线LV7的像素信号没有改变地从加法器406-4输出，并被输入到ADC351-4。
[0231]而且在从时间tO到时间tl的时段期间，在垂直驱动部分315和水平驱动部分317的控制下，对每行读取一帧的奇数列(R列)的像素信号。
[0232]接下来，在时间tl，将控制信号Φο(Μ设置为L电平，且将控制信号Φθνθη设置为H电平。由此，开关331-1、331-3、开关331-5以及开关331-7断开，且偏置电流不流经垂直信号线LV1、垂直信号线LV3、垂直信号线LV5和垂直信号线LV7。另一方面，开关331-2和331-4、开关331-6以及开关331-8接通，且偏置电流流经垂直信号线LV2、垂直信号线LV4、垂直信号线LV6以及垂直信号线LV8。
[0233]而且，控制信号Φ0被设置为L电平，且控制信号Φ I被设置为H电平。由此，开关401-1至401-4断开，且开关402-1至402-4接通。
[0234]作为结果，流经垂直信号线LV2的像素信号通过开关402-1以及开关404a_l和404b-l被分成三个，且被输入到加法器406-1以被相加。因此，流经垂直信号线LV2的像素信号没有改变地从加法器406-1输出，并被输入到ADC351-1。
[0235]而且，流经垂直信号线LV4的像素信号通过开关402-2以及开关404a_2和404b_2被分成三个，且被输入到加法器406-2以被相加。因此，流经垂直信号线LV4的像素信号没有改变地从加法器406-2输出，并被输入到ADC351-2。
[0236]此外，流经垂直信号线LV6的像素信号通过开关402-3以及开关404a_3和404b_3被分成三个，且被输入到加法器406-3以被相加。因此，流经垂直信号线LV6的像素信号没有改变地从加法器406-3输出，并被输入到ADC351-3。
[0237]而且，流经垂直信号线LV8的像素信号通过开关402-4以及开关404a_4和404b_4被分成三个，且被输入到加法器406-4以被相加。因此，流经垂直信号线LV8的像素信号没有改变地从加法器406-4输出，并被输入到ADC351-4。
[0238]并且在从时间tl到时间t2的时段期间，在垂直驱动部分315和水平驱动部分317的控制下，对每行读取一帧的偶数列(B列)的像素信号。
[0239]接下来，在时间t2处，将控制信号Φθνθη和控制信号Φ1设置为L电平，且将控制信号Oodd和Φ0设置为H电平。因此结果变为与在时间tO处的状态相同的状态。
[0240]并且在从时间t2到时间t3的时段期间，在垂直驱动部分315和水平驱动部分317的控制下，对每行读取一帧的奇数列(R列)的像素信号。
[0241]接下来，在时间t3，将控制信号Φο(Μ和Φ0设置为L电平，将控制信号Φθνθη和Φ1设置为H电平。该结果变为与在时间tl处的状态相同的状态。
[0242]并且在从时间t3到时间t4的时段期间，在垂直驱动部分315和水平驱动部分317的控制下，对每行读取一帧的偶数列(B列)的像素信号。
[0243]此后，重复同样的操作。
[0244]以这种方式，交替地读取奇数列(R列)和偶数列(B列)的像素的像素信号。由此，能够获得具有与像素阵列部分311中布置的像素数目相同分辨率的高分辨率图像。
[0245]而且，偏置电流仅流经被读取的像素列的垂直信号线LV，且偏置电流不流经没被读取的像素列的垂直信号线LV。由此，能够减少CMOS图像传感器300的电力消耗。[0246]接下来，将参照图13中的时序图给出对高质量拍摄模式时图11中的电路的操作的描述。
[0247]在拍摄开始的时间tO之前，控制信号Φθ(Μ至Φ3’都被设置为L电平。
[0248]在时间tO处，控制信号Φο(Μ和控制信号Φθνθη被设置为H电平。由此，开关331-1至331-8接通，且偏置电流流经垂直信号线LVl至LV8。
[0249]而且，将控制信号Φ3设置为H电平。由此，开关403a_l至403b_4接通。
[0250]作为结果，流经垂直信号线LVl的像素信号通过开关403a_l输入到加法器406_2的输入端子“a”。流经垂直信号线LV3的像素信号通过开关403a-2输入到加法器406-2的输入端子“b”。流经垂直信号线LV5的像素信号通过开关403a-3输入到加法器406-2的输入端子“C”。由此，加法器406-2输出通过相加流经垂直信号线LV1、LV3和LV5的像素信号而已经产生的经平滑化的像素信号，并且该经平滑化的信号输入到ADC151-3。即，通过相加三个奇数列的像素信号而经受了平滑化的经平滑化的像素信号被输入到ADC351-2。
[0251]而且，流经垂直信号线LV4的像素信号通过开关403b_2输入到加法器406-3的输入端子“a”。流经垂直信号线LV6的像素信号通过开关403b-3输入到加法器406-3的输入端子“b”。流经垂直信号线LV8的像素信号通过开关403a-4输入到加法器406-3的输入端子“C”。由此，加法器406-3输出通过相加流经垂直信号线LV4、LV6和LV8的像素信号而产生的像素信号，并且该总和像素信号被输入到ADC351-3。即，通过相加三个偶数列的像素信号而经受了平滑化的经平滑化的像素信号被输入到ADC351-3。
[0252]而且在垂直驱动部分315和水平驱动部分317的控制下对每行并行读取通过对三个奇数列(R列)相加像素信号而产生的经平滑化的像素信号、和通过对三个偶数列(B列)相加像素信号而产生的经平滑化的像素信号。
[0253]由此，能够获得具有比高分辨率拍摄模式中低的分辨率、但是具有更少噪音的高质量图像。而且，同时读取R列和B列的像素信号，且因此变得能够以比高分辨率拍摄模式中更高的速度拍摄。
[0254]此外，控制信号Φ3’被设置为H电平。由此，开关405a_l至405b_2接通。由此，在高质量拍摄模式时没有使用的加法器406-1和加法器406-4的输入端子“a”和输入端子“c”被接地。
[0255]因此，能够防止到加法器406-1和加法器406-4的输入电压的不稳定性以及故障的发生。而且，没有信号输入到加法器406-1和加法器406-4的输入端子“b”，且加法器406-1和加法器406-4不向ADC351-1和ADC351-4供应信号。由此，能够停止ADC351-1和ADC351-4的操作，并减少电力消耗。
[0256]3.变型例
[0257]除了以上描述的情况，还能够将本技术应用到存在其像素信号被读取的像素列和其像素信号没被读取的像素列的情况。例如，如在以上描述的高质量拍摄模式中，在平滑化多个像素列的像素信号的模式中，在存在其像素信号没被读取的像素列的情况下，能够不允许偏置电流流经对应于所述像素列的垂直信号线。
[0258]而且，在以上的描述中，ADC由每两个像素列共享，且按时间序列对每两列改变其像素信号被读取的像素列。然而，能够将本技术应用到其中ADC由每三个像素列共享、且按时间序列对三列或更多列改变其像素信号被读取的像素列的情况。[0259]此外，在以上的描述中，给出了其中对每三个列平滑化像素信号的示例。然而，能够将本技术应用到其中对每两个像素列或更多列平滑化像素信号的情况。
[0260]图14是说明为了对每两列进行平滑化像素信号而改变的CMOS图像传感器500的示意性配置的系统配置图。就这一点而言，在图14中，对与图8中相同的部件对应的部件给予相同的标号。
[0261]CMOS图像传感器500与图8中的CMOS图像传感器300的比较指示其区别在于，布置了输入控制部分513取代输入控制部分313。而且，与输入控制部分313相比，在输入控制部分513中，平均化电路的数目和配线方法也不同。
[0262]例如，平均化电路342-1向多路复用器343_1供应指示从垂直信号线LVl和垂直信号线LV3供应的像素信号的平均的经平滑化的像素信号。即，供应到多路复用器343-1的经平滑化的像素信号指示两个R列的像素信号的平均。而且，平均化电路342-2向多路复用器343-2供应指示从垂直信号线LV2和垂直信号线LV4供应的像素信号的平均的经平滑化的像素信号。即，供应到多路复用器343-2的经平滑化的像素信号指示两个B列的像素信号的平均。
[0263]因此，在CMOS图像传感器500中，能够在高质量拍摄模式时对每两列平滑化像素信号。
[0264]而且，能够将本技术应用到即使固态成像设备对每个像素列配备有ADC、也按时间序列改变其像素信号被读取的像素列的情况。
[0265]此外，能够将本技术应用到对每一个或多个像素列布置ADC、且存在在某操作模式中未被使用的ADC的情况。在以上描述的示例中，已经给出如下的示例，其中高质量拍摄模式中使用的ADC的数目比高分辨率拍摄模式中的小，且因此控制使高质量拍摄模式中没被使用的ADC停止。然而，依赖于其像素信号被读取的像素列按时间序列改变的数目，以及其像素信号被平滑化的像素列的数目，假定存在高分辨率拍摄模式中要使用的ADC的数目比高质量拍摄模式中的小的情况。在这种情况下，在高分辨率拍摄模式中，应该控制使未被使用的ADC的操作停止。
[0266]而且，在以上描述的实施例中，已经给出对本技术应用于CMOS图像传感器的情况的描述作为示例。然而，本技术不限于对CMOS图像传感器的应用。即，能够将本技术应用到所有对每个单位像素或对每个共享像素包括放大晶体管的固态成像装置的情况。
[0267]而且，本技术不限于对检测可见入射光量分布以捕获图像的固态成像装置的应用。能够将本技术应用于所有捕获入射的红外光、X射线或粒子等的量的分布作为图像的固态成像装置。
[0268]就这一点而言，固态成像装置可形成为一个芯片、或形成为将拍摄部分和信号处理部分或光学系统可封装到具有拍摄功能的模块。
[0269]而且，以上描述的电路的每个开关由各种类型的晶体管(例如MOSFET等)配置。
[0270]4.电子系统
[0271]本技术不限于被应用到固态成像装置。能够将本技术一般地应用于电子系统，其使用图像捕获部分(光电转换部分)中的固态成像装置，诸如成像装置(例如数字静态相机、视频相机等)、具有成像功能的移动终端(例如移动电话等)，以及使用图像捕获部分中的固态成像装置的复印机等。就这一点而言，以上描述的安装在电子系统中的模块，即相机模块可被假定为成像装置。
[0272]图15是说明根据本技术的例如成像装置的电子系统的配置的示例的框图。
[0273]如图15所示，根据本技术的成像装置700包括:包括透镜组701等的光学系统、成像元件(成像装置)702、DSP电路703、帧存储器704、显示装置705、记录装置706、操作系统707以及电源系统708等。DSP电路703、帧存储器704、显示装置705、记录装置706、操作系统707以及电源系统708通过总线709彼此连接。
[0274]透镜组701取入来自拍摄对象的入射光(图像光)，并在成像元件702的成像表面上形成图像。成像元件702对每个像素将通过透镜组701在成像表面上形成的入射光量转换为电信号，并将该电信号作为像素信号输出。
[0275]显示装置705包括平板类型(panel-type)显示装置,诸如液晶显示装置、有机电致发光(EL, electro-luminescence)显示装置等,并且显示由成像元件702捕获的运动图像或静止的图像。记录装置706在记录介质(诸如视频录像带、DVD (Digital VersatileDisk，数字化多功能盘)等上记录由成像元件702捕获的运动图像或静止的图像。
[0276]通过用户的操作，操作系统707发出关于由该成像装置保持的各种功能的操作指令。电源系统708适合地供应要作为对于DSP电路703、帧存储器704、显示装置705、记录装置706以及操作系统707的工作电源的各种类型的电源。
[0277]能够使用具有以上描述配置的成像装置作为诸如视频相机、数字静态相机，用于移动装置(例如移动电话等)的相机模块的成像装置。并且在成像装置中，通过使用诸如CMOS图像传感器300或CMOS图像传感器500的固态成像装置作为成像元件702，变得能够如以上描述的减少电力消耗。
[0278]而且，能够例如按如下配置本技术。
[0279]( I) 一种固态成像装置，包括:
[0280]像素阵列部分，其中布置有包括放大晶体管的多个像素，所述放大晶体管被配置为放大基于根据接收光量的光电荷的信号；
[0281]偏置电流控制部分，其被配置为对像素阵列部分的每个垂直信号线接通或断开通过所述垂直信号线供应给所述放大晶体管的偏置电流；以及
[0282]驱动控制部分，被配置为控制所述偏置电流控制部分，以便接通读取像素信号的垂直信号线的偏置电流，并且断开不读取像素信号的垂直信号线的偏置电流。
[0283](2)根据(I)所述的固态成像装置，
[0284]其中所述驱动控制部分被配置为进一步控制在第一模式和第二模式之间切换模式，在第一模式中按时间序列改变其像素信号被读取的像素列，在第二模式中读取所有像素列的像素信号并且随后对多个像素列的像素信号进行平滑化。
[0285](3)根据(2)所述的固态成像装置，
[0286]其中在所述第一模式中，所述驱动控制部分被配置为进行控制以便接通读取像素信号的垂直信号线的偏置电流，以及断开不读取像素信号的垂直信号线的偏置电流。
[0287](4)根据(2)所述的固态成像装置，还包括:按像素阵列部分的每两个或更多个像素列布置的AD转换器，
[0288]其中如果要在所述第一模式中和所述第二模式中使用的AD转换器的数目不同，则所述驱动控制部分被配置为进行控制，以在要使用的AD转换器数目较少的模式中、停止未被使用的ADC转换器的操作。
[0289](5) —种驱动固态成像装置的方法，所述固态成像装置包括像素阵列部分，所述像素阵列部分中布置有包括放大晶体管的多个像素，所述放大晶体管被配置为放大基于根据接收光量的光电荷的信号，所述方法包括:
[0290]在通过像素阵列部分的垂直信号线向所述放大晶体管供应的偏置电流中，接通读取像素信号的垂直信号线的偏置电流，以及断开不读取像素信号的垂直信号线的偏置电流。
[0291](6) 一种电子系统，包括:
[0292]固态成像装置，包括:
[0293]像素阵列部分，其中布置有包括放大晶体管的多个像素，所述放大晶体管被配置为放大基于根据接收光量的光电荷的信号，
[0294]偏置电流控制部分，其被配置为通过所述像素阵列部分的垂直信号线对所述像素阵列部分的每个垂直信号线接通或断开通过所述垂直信号线供应给所述放大晶体管的偏置电流，以及
[0295]驱动控制部分，被配置为控制所述偏置电流控制部分，以便接通读取像素信号的垂直信号线的偏置电流，并且断开不读取像素信号的垂直信号线的偏置电流；以及
[0296]信号处理部分，被配置为对从像素输出的像素信号进行信号处理。
[0297]本公开包含与于2012年5月17日向日本专利局提交的日本优先权专利申请JP2012-113276中公开的内容相关的主题，其全部内容被通过引用并入于此。
[0298]本领域的技术人员应该理解，依赖于设计要求和其它因素可在所述权利要求及其等价物的范围内进行各种修改、组合、子组合和更改。
【权利要求】
1.一种固态成像装置，包括: 像素阵列部分，其中布置有包括放大晶体管的多个像素，所述放大晶体管被配置为放大基于根据接收光量的光电荷的信号； 偏置电流控制部分，其被配置为对像素阵列部分的每个垂直信号线接通或断开通过所述垂直信号线供应给所述放大晶体管的偏置电流；以及 驱动控制部分，被配置为控制所述偏置电流控制部分，以便接通读取像素信号的垂直信号线的偏置电流，并且断开不读取像素信号的垂直信号线的偏置电流。
2.根据权利要求1所述的固态成像装置， 其中所述驱动控制部分被配置为进一步控制在第一模式和第二模式之间切换模式，在第一模式中按时间序列改变其像素信号被读取的像素列，在第二模式中读取所有像素列的像素信号并且随后对多个像素列的像素信号进行平滑化。
3.根据权利要求2所述的固态成像装置， 其中在所述第一模式中，所述驱动控制部分被配置为进行控制以便接通读取像素信号的垂直信号线的偏置电流，以及断开不读取像素信号的垂直信号线的偏置电流。
4.根据权利要求2所述的固态成像装置，还包括:按像素阵列部分的每两个或更多个像素列布置的AD转换器， 其中如果要在所述第一模式中和所述第二模式中使用的AD转换器的数目不同，则所述驱动控制部分被配置为进行控制，以在要使用的AD转换器数目较少的模式中停止未被使用的ADC转换器的操作。
5.一种驱动固态成像装置的方法，所述固态成像装置包括像素阵列部分，所述像素阵列部分中布置有包括放大晶体管的多个像素，所述放大晶体管被配置为放大基于根据接收光量的光电荷的信号，所述方法包括: 在通过像素阵列部分的垂直信号线向所述放大晶体管供应的偏置电流中，接通读取像素信号的垂直信号线的偏置电流，以及断开不读取像素信号的垂直信号线的偏置电流。
6.—种电子系统,包括: 固态成像装置，包括: 像素阵列部分，其中布置有包括放大晶体管的多个像素，所述放大晶体管被配置为放大基于根据接收光量的光电荷的信号， 偏置电流控制部分，其被配置为通过所述像素阵列部分的垂直信号线对所述像素阵列部分的每个垂直信号线接通或断开通过所述垂直信号线供应给所述放大晶体管的偏置电流，以及 驱动控制部分，被配置为控制所述偏置电流控制部分，以便接通读取像素信号的垂直信号线的偏置电流，并且断开不读取像素信号的垂直信号线的偏置电流；以及 信号处理部分，被配置为对从像素输出的像素信号进行信号处理。
【文档编号】H01L27/146GK103428451SQ201310170834
【公开日】2013年12月4日 申请日期:2013年5月10日 优先权日:2012年5月17日
【发明者】舘知恭 申请人:索尼公司