Ldnmos管的制备方法
【专利摘要】本发明提供一种LDNMOS管的制备方法。根据本发明的方法，先在基底的掺杂层基于漏极区的位置开设第一沟槽，随后，围绕所述第一沟槽形成第一漂移区、并基于源极区的位置形成第二漂移区；接着，以绝缘材料填充所述第一沟槽，并使所形成的结构表面平坦化；最后在经过沟槽填充的结构上形成栅极区。优选地，在基底的掺杂层基于源极区的位置还可开设第二沟槽，并围绕所述第二沟槽来形成第二漂移区。由此，采用本发明的LDNMOS管的制备方法来形成的LDNMOS管，可有效降低LDNMOS管的体区电流，减小热载流子注入效应。
【专利说明】LDNMOS管的制备方法
【技术领域】
[0001] 本发明涉及半导体领域，特别是涉及一种LDNMOS管的制备方法。
【背景技术】
[0002] 横向扩散M0S管（LDM0S管）是一种双扩散结构的功率器件，其由于更容易与CMOS 工艺兼容而被广泛采用。在申请号为：200810043765. 8、200810043767. 7、201010147337. 7、 201010274487. 4、201010576679· 0、201110005812· 1、201110434492· 1 等中国专利文献中公 开了各种不同结构的LDM0S管。对于LDM0S管而言，外延层的厚度、掺杂浓度、漂移区的长 度是其最重要的特性参数。虽然可以通过增加漂移区的长度以提高击穿电压，但是这会增 加芯片面积和导通电阻。高压LDM0S器件耐压和导通电阻取决于外延层的浓度、厚度及漂 移区长度的折中选择。因为耐压和导通阻抗对于外延层的浓度和厚度的要求是矛盾的。高 的击穿电压要求厚的轻掺杂外延层和长的漂移区，而低的导通电阻则要求薄的重掺杂外延 层和短的漂移区，因此必须选择最佳外延参数和漂移区长度，以便在满足一定的源漏击穿 电压的前提下，得到最小的导通电阻。
[0003] 现有较为常用的LDM0S器件为一种具有双沟槽结构的LDNMOS管，该LDNMOS管的 制备过程如图la-ld所示，即先在半导体衬底11上形成外延层12,随后再在外延层12上开 设2个沟槽13、14并填充Si0 2后，再围绕该沟槽13、14分别形成2个漂移区15、16,随后再 形成栅极区17。该种具有沟槽的LDNMOS管尽管性能优越，但由其衬底电流与栅极电压的关 系曲线图（即图2)中可见，衬底电流存在2个峰值，而M0S管通常仅1个峰值，因此，需要对 现有制备LDNMOS管的方法进行改进，以进一步提升LDNMOS管的性能。
【发明内容】
[0004] 鉴于以上所述现有技术的缺点，本发明的目的在于提供一种LDNMOS管的制备方 法，以提升LDNMOS管的性能。
[0005] 为实现上述目的及其他相关目的，本发明提供一种LDNMOS管的制备方法，其至少 包括：
[0006] 1)在基底的掺杂层基于漏极区的位置开设第一沟槽；
[0007] 2)围绕所述第一沟槽形成第一漂移区、并基于源极区的位置形成第二漂移区；
[0008] 3)以绝缘材料填充所述第一沟槽，并使所形成的结构表面平坦化；
[0009] 4)在经过沟槽填充的结构上形成栅极区。
[0010] 优选地，所述步骤1)中，在基底的掺杂层基于源极区的位置还开设有第二沟槽； 所述步骤2)中，围绕所述第二沟槽形成第二漂移区。
[0011] 优选地，所述LDNMOS管的制备方法还包括：在已形成的栅极区的侧面形成侧墙。
[0012] 优选地，所述第一沟槽的开口宽度比底部宽度宽。
[0013] 优选地，所述第二沟槽的开口宽度比底部宽度宽。
[0014] 优选地，所述绝缘材料包括Si02。
[0015] 优选地，采用化学机械抛光使所形成的结构表面平坦化。
[0016] 如上所述，采用本发明的LDNM0S管的制备方法来形成LDNM0S管，可有效降低 LDNM0S管的体区电流，减小热载流子注入效应。
【专利附图】
【附图说明】
[0017] 图la-ld显示为现有技术中的具有沟槽的LDNM0S管的制备方法的流程图。
[0018] 图2显示为采用图la-ld的制备方法所形成的LDNM0S管的衬底电流与栅极电压 的关系曲线。
[0019] 图3a_3e显示为本发明的LDNM0S管的制备方法的流程图。
[0020] 图4显示为采用本发明的LDNM0S管的制备方法所形成的LDNM0S管与采用图 la-ld的制备方法所形成的LDNM0S管的衬底电流比较示意图。
[0021] 元件标号说明
[0022] 11 半导体衬底
[0023] 12 外延层
[0024] 13、14 沟槽
[0025] 15、16 漂移区
[0026] 17 栅极区
[0027] 21 硅基底
[0028] 22 P型掺杂层
[0029] 23 第一沟槽
[0030] 24 第二沟槽
[0031] 25 第一漂移区
[0032] 26 第二漂移区
[0033] 27 栅氧层
[0034] 28 单晶硅层
[0035] 29 栅极侧墙
[0036] 30 掩膜层
【具体实施方式】
[0037] 以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明 书所揭露的内容轻易地了解本发明的其他优点及功效。
[0038] 请参阅图1至图4。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用 以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可 实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调 整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技 术内容得能涵盖的范围内。同时，本说明书中所引用的如"上"、"下"、"左"、"右"、"中间"及 "一"等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的 改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
[0039] 如图所示，本发明提供一种LDNM0S管的制备方法，该方法至少包括以下步骤：
[0040] 第一步：在基底的掺杂层基于漏极区的位置开设第一沟槽。
[0041] 例如，如图3a所示，在硅基底21的P型掺杂层22上先形成一掩膜层30,然后利用 该掩膜层30作为掩膜在硅基底21的P型掺杂层22开设第一沟槽23。
[0042] 优选地，在该基底的掺杂层基于源极区的位置还开设第二沟槽。
[0043] 例如，如图3a所示，在硅基底21的P型掺杂层22还开设第二沟槽24。
[0044] 优选地，该第一沟槽23与第二沟槽24均呈上宽下窄的梯形。
[0045] 第二步：围绕所述第一沟槽形成第一漂移区，并基于源极区的位置形成第二漂移 区。
[0046] 例如，如图3b所示，通过局部掺杂围绕所述第一沟槽23形成第一漂移区25、围绕 所述第二沟槽24形成第二漂移区26。
[0047] 第三步：以绝缘材料填充所述第一沟槽及第二沟槽，并使所形成的结构表面平坦 化。
[0048] 例如，如图3c所示，以Si02材料填充所述第一沟槽23及第二沟槽24,并采用化学 机械抛光工艺使所形成的结构表面平坦化。
[0049] 第四步：在经过沟槽填充的结构上形成栅极区。
[0050] 例如，如图3d所示，先在经过沟槽填充的结构表面形成薄的栅氧层27,随后再沉 积多晶娃层28。
[0051] 优选地，再采用侧墙工艺在形成了单晶硅层28的结构上形成栅极侧墙29,如图3e 所示。
[0052] 请参见图4,其为采用本发明的制备工艺所形成的LDNM0S管与采用现有制备工 艺所形成的LDNM0S管的衬底电流与栅极电压的关系曲线比较示意图，由图可见，采用本发 明的制备工艺所形成的LDNM0S管的衬底电流曲线明显优于采用现有制备工艺所形成的 LDNM0S管的衬底电流曲线。
[0053] 综上所述，采用本发明LDNM0S管的制备方法来制备LDNM0S管，可有效降低LDNM0S 管的体区电流，减小热载流子注入效应。所以，本发明有效克服了现有技术中的种种缺点而 具高度产业利用价值。
[0054] 上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟 悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因 此，举凡所属【技术领域】中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完 成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
【权利要求】
1. 一种LDNMOS管的制备方法，其特征在于，所述LDNMOS管的制备方法至少包括： 1) 在基底的掺杂层基于漏极区的位置开设第一沟槽； 2) 围绕所述第一沟槽形成第一漂移区，并基于源极区的位置形成第二漂移区； 3) 以绝缘材料填充所述第一沟槽，并使所形成的结构表面平坦化； 4) 在经过沟槽填充的结构上形成栅极区。
2. 根据权利要求1所述的LDNMOS管的制备方法，其特征在于，所述步骤1)中，在基底 的掺杂层基于源极区的位置还开设有第二沟槽；所述步骤2)中，围绕所述第二沟槽形成第 二漂移区。
3. 根据权利要求1所述的LDNMOS管的制备方法，其特征在于还包括：在已形成的栅极 区的侧面形成侧墙。
4. 根据权利要求1所述的LDNMOS管的制备方法，其特征在于：所述第一沟槽的开口宽 度比底部览度览。
5. 根据权利要求2所述的LDNMOS管的制备方法，其特征在于：所述第二沟槽的开口宽 度比底部览度览。
6. 根据权利要求1所述的LDNMOS管的制备方法，其特征在于：所述绝缘材料包括 Si02。
7. 根据权利要求1所述的LDNMOS管的制备方法，其特征在于：采用化学机械抛光使所 形成的结构表面平坦化。
【文档编号】H01L21/336GK104157571SQ201310179570
【公开日】2014年11月19日 申请日期:2013年5月15日 优先权日:2013年5月15日
【发明者】宋化龙, 郑大燮, 施雪捷, 魏琰, 刘欣 申请人:中芯国际集成电路制造(上海)有限公司