Pmos设备的晚原位掺杂硅锗接合的制作方法
【专利摘要】本发明涉及PMOS设备的晚原位掺杂硅锗接合。实施例包含形成第一及第二高介电常数金属栅极栅极堆栈于基板上、形成氮化物衬垫及氧化物间隙壁于各该第一及第二高介电常数金属栅极栅极堆栈的各侧、于各该第一及第二高介电常数金属栅极栅极堆栈的各侧执行晕/延伸植入、形成氧化物衬垫及氮化物间隙壁于各该第一及第二高介电常数金属栅极栅极堆栈的该氧化物间隙壁上；形成深源极/漏极区域在该第二高介电常数金属栅极栅极堆栈的相反侧上；形成氧化物硬掩模于该第二高介电常数金属栅极栅极堆栈之上；形成嵌入式硅锗于该第一高介电常数金属栅极栅极堆栈的相反侧上；以及移除该氧化物硬掩模。
【专利说明】PMOS设备的晚原位掺杂硅锗接合
【技术领域】
[0001]本发明是关于一种具有嵌入式娃锗(silicon germanium, SiGe)的源极/漏极区域的高介电常数金属栅极(High-K Metal Gate, HKMG)半导体装置。本发明是特别适用于28 奈米(nm)的超级低功率(28nmsuper_low-power，28SLP)技术。
【背景技术】
[0002]在目前的行动/多媒体市场中，对于长待机时间，确切的说，低漏电产品有巨大的需求。28SLP制程原本是设计来满足此需求。然而，对于高效能且低功耗也有需求。用于高效能的驱动需要要求高驱动电流的微电子组件的高速运作。典型地，倾向于提供所需要的驱动电流的增加的结构及掺杂参数对于漏电电流会有不利的影响。高介电常数金属栅极(High-k metal gate, HKMG)电极是发展来通过降低多晶娃空乏(polysilicon depletion)以改善驱动电流。
[0003]在现代的CMOS技术中，嵌入式娃锗(silicon germanium, SiGe)的源极/漏极区域在PFET装置中为标准的，因其通过导入单轴应变至信道中来改善效能。然而，至今28SLP制程并未包含例如娃锗的嵌入式源极/漏极压力源(stressor)在p活跃(p-active)的源极/漏极区域中，且因此由于较低的电洞迁移率而在效能上有所缺乏。
[0004]因此，存在需要用于通过整合硅锗至HKMG制程中以使具有高效能的SLP装置能够制造的方法及所产生的装置。
【发明内容】
[0005]本发明揭露的实施例为一种用于形成具有嵌入式硅锗(eSiGe)在PMOS中的HKMGCMOS装置的晚原位掺杂(in-situ-doped late)娃锗(在制程流程中所有的植入之后)制
程流程。
[0006]本发明揭露的另一实施例为一种由晚硅锗制程所形成的具有嵌入式硅锗在PMOS中的HKMG CMOS装置。
[0007]本发明揭露的额外方面及其它特征将在以下的内容中加以描述，其中某些部分对于本领域技术人员而言，在检视过以下的内容后，会认为是显而易见的，或者也可从本发明的实作中加以学习。本发明的优点，可通过附随的权利要求书中所特别指出的，来加以实现
及获得。
[0008]根据本发明揭露的方面，一些技术效果可通过一种方法部分达成，该方法包含:形成第一及第二高介电常数金属栅极(HKMG)栅极堆栈于基板上；形成氮化物衬垫及氧化物间隙壁于各该第一及第二 HKMG栅极堆栈的各侧；于各该第一及第二 HKMG栅极堆栈的各侧执行晕/延伸植入；形成氧化物衬垫及氮化物间隙壁于各该第一及第二HKMG栅极堆栈的该氧化物间隙壁上；形成深源极/漏极区域在该第二 HKMG栅极堆栈的相反侧上；形成氧化物硬掩模于该第二高介电金属栅极栅极堆栈之上；形成嵌入式硅锗于该第一 HKMG栅极堆栈的相反侧上；以及移除该氧化物硬掩模。[0009]本发明揭露的方面包括:形成氮化硅的该氮化物衬垫；形成二氧化硅的该氧化物间隙壁；以及形成氮化硅的该氮化物间隙壁。本发明揭露的另一方面包括该第一及第二HKMG栅极堆栈各包含高介电常数介电质、功函数金属、多晶硅、以及氮化硅上盖。本发明揭露的其它方面包括于形成该嵌入式硅锗前进行预清洗；以及最佳化该预清洗以保护该二氧化硅间隙壁。本发明揭露的又一方面包括形成该嵌入式硅锗于该第一 HKMG栅极堆栈的各侧上，通过:经由以氢氧化四甲基铵(tetramethylammonium hydroxide, TMAH)的湿式蚀刻形成孔穴；以及于该孔穴中磊晶成长硅锗。本发明揭露的额外方面包括例如以梯度掺杂分布原位植入硼掺质至该嵌入式硅锗中。本发明揭露的再一方面包括退火以在形成该氧化物硬掩模之后活化植入的掺质。本发明揭露的另一方面包括经由以稀释氢氟酸(dilutedhydrofluoric acid, dHF)的湿式蚀刻移除该氧化物硬掩模。本发明揭露的其它方面包括于移除该氧化物硬掩模之后移除该氮化硅上盖及该氮化物间隙壁。本发明揭露的额外方面包括由干式或湿式蚀刻制程移除该氮化硅上盖及该氮化物间隙壁。本发明揭露的又一方面包括形成硅化物于该源极/漏极区域、该嵌入式硅锗、及该第一及第二 HKMG栅极堆栈上。本发明揭露的另一方面包括形成信道硅锗区域在该第一 HKMG栅极堆栈之下。
[0010]本发明揭露的再一方面为一种装置，包括:第一及第二高介电常数金属栅极(HKMG)栅极堆栈，各自包含高介电常数介电质、功函数金属、及多晶硅；氮化物衬垫及第一与第二氧化物间隙壁，依次地形成于各该第一及第二高介电金属栅极栅极堆栈的各侧；晕及延伸植入区域，位于各该第一及第二 HKMG栅极堆栈的相反侧，其形成于该第二氧化物间隙壁之前；深源极/漏极区域，位于该第二HKMG栅极堆栈的相反侧上，其形成于该第二氧化物间隙壁之后；以及嵌入式硅锗，位于该第一 HKMG栅极堆栈的相反侧上，其利用该第二栅极堆栈之上的氧化物硬掩模形成于该深源极/漏极区域之后。
[0011]方面包括第一及第二高介电常数金属栅极(HKMG)栅极堆栈，各自包含高介电常数介电质、功函数金属、及多晶硅；氮化物衬垫及第一与第二氧化物间隙壁，依次地形成于各该第一及第二 HKMG栅极堆栈的各侧；晕及延伸植入区域，位于各该第一及第二 HKMG栅极堆栈的相反侧，其形成于该第二氧化物间隙壁之前；深源极/漏极区域，位于该第二栅极HKMG栅极堆栈的相反侧上，其形成于该第二氧化物间隙壁之后；以及嵌入式硅锗，位于该第一 HKMG栅极堆栈的相反侧上，其利用该第二栅极堆栈之上的氧化物硬掩模形成于该深源极/漏极区域之后。其它方面包括氮化物间隙壁是形成于该第二氧化物间隙壁之上，且位于该第二栅极HKMG栅极堆栈的相反侧上的该深源极/漏极区域是以该氮化物间隙壁作为软掩模而形成。另一方面包括该氮化物衬垫及该氮化物间隙壁包含氮化硅(siliconnitride, SiN)且该氧化物间隙壁包含二氧化娃(silicon dioxide, SiO2)。额外方面包括该嵌入式硅锗是以具有梯度掺杂分布的硼原位植入。其它方面包括硅化物，其位于该嵌入式硅锗、该深源极/漏极区域、及该第一及第二 HKMG栅极堆栈上。再一方面包括信道硅锗区域，其位于该第一 HKMG栅极堆栈之下。
[0012]本发明揭露的另一方面为一种方法，包括:形成PMOS及NMOS高介电常数金属栅极(HKMG)栅极堆栈于基板上；形成L型氮化硅衬垫及二氧化硅间隙壁于各该PMOS及NMOS高介电金属栅极栅极堆栈的各侧；于各该PMOS及NMOS的HKMG栅极堆栈的各侧执行晕/延伸植入；形成L型二氧化硅衬垫及氮化硅间隙壁于各该PMOS及NMOS的HKMG栅极堆栈的该二氧化硅间隙壁上；植入深源极/漏极区域在该NMOS的HKMG栅极堆栈的相反侧；形成二氧化硅硬掩模于该NMOS的HKMG栅极堆栈之上；形成嵌入式硅锗于该PMOS的HKMG栅极堆栈的相反侧上，通过:经由以氢氧化四甲基铵(TMAH)的湿式蚀刻在该PMOS的HKMG栅极堆栈的各侧形成孔穴；于该孔穴中磊晶成长硅锗；及于磊晶成长的同时，以梯度掺杂分布原位植入硼掺质至该嵌入式硅锗中；经由稀释氢氟酸湿式蚀刻该氧化物硬掩模；干式或湿式蚀刻该氮化硅上盖及该氮化硅间隙壁；以及形成硅化物于该源极/漏极区域、该嵌入式硅锗、及该PMOS及NMOS的HKMG栅极堆栈上。
[0013]对于本领域技术人员而言，从以下的详细描述中，可明显地认识到本案的额外认识及技术效果，其中，本发明的实施例仅通过例示用以实行本发明的最佳模式来加以描述。将会了解到，本发明可有其它不同的实施例，并且，可针对各种显而易知的方面，修改部分的细节，而不致背离本发明。因此，附图及描述其本质仅视为例示之用，而非用以限制本发明。
【专利附图】
【附图说明】
[0014]本发明是通过范例中的随附附图来加以例示，而非限制之用，在该附图中，相同的组件符号视为类似的组件，其中:
[0015]图1A至图1I是根据本发明揭露的实施例,示意地例示用于形成具有PMOS嵌入式硅锗源极/漏极区域的半导体装置的制程。
[0016]符号说明
[0017]
101 高介电常数金属栅极栅极堆栈
103 高介电常数介电质
105 功函数金属
107 多晶硅
109 氮化硅上盖
111 基板
113NMOS
115 PMOS
[0018]
【权利要求】
1.一种方法，包括: 形成第一及第二高介电常数金属栅极(HKMG)栅极堆栈于基板上； 形成氮化物衬垫及氧化物间隙壁于各该第一及第二 HKMG栅极堆栈的各侧上； 于各该第一及第二 HKMG栅极堆栈的各侧执行晕/延伸植入； 形成氧化物衬垫及氮化物间隙壁于各该第一及第二 HKMG栅极堆栈的该氧化物间隙壁上； 形成深源极/漏极区域在该第二 HKMG栅极堆栈的相反侧上； 形成氧化物硬掩模于该第二 HKMG栅极堆栈之上； 形成嵌入式硅锗于该第一 HKMG栅极堆栈的相反侧上；以及 移除该氧化物硬掩模。
2.根据权利要求1所述的方法，包括: 形成氮化硅的该氮化物衬垫； 形成二氧化硅的该氧化物间隙壁；以及 形成氮化硅的该 氮化物间隙壁。
3.根据权利要求1所述的方法，其中，该第一及第二HKMG栅极堆栈各还包含高介电常数介电质、功函数金属、多晶硅、以及氮化硅上盖。
4.根据权利要求3所述的方法，还包括: 于形成该嵌入式硅锗前进行预清洗；以及 最佳化该预清洗，以保护该二氧化硅间隙壁。
5.根据权利要求1所述的方法，包括: 形成该嵌入式硅锗于该第一 HKMG栅极堆栈的各侧上，其通过: 经由以氢氧化四甲基铵(TMAH)的湿式蚀刻形成孔穴；以及 于该孔穴中磊晶成长硅锗。
6.根据权利要求5所述的方法，还包括原位植入硼掺质至该嵌入式硅锗中。
7.根据权利要求6所述的方法，包括以梯度掺杂分布植入硼。
8.根据权利要求1所述的方法，还包括退火，以在形成该氧化物硬掩模之后活化植入的掺质。
9.根据权利要求1所述的方法，包括经由以稀释氢氟酸(dHF)的湿式蚀刻移除氧化物硬掩模。
10.根据权利要求9所述的方法，还包括于移除该氧化物硬掩模之后移除该氮化硅上盖及该氮化物间隙壁。
11.根据权利要求10所述的方法，包括经由干式或湿式蚀刻制程移除该氮化硅上盖及该氮化物间隙壁。
12.根据权利要求11所述的方法，还包括形成硅化物于该源极/漏极区域、该嵌入式硅锗、及该第一及第二 HKMG栅极堆栈上。
13.根据权利要求1所述的方法，还包括形成信道硅锗区域在该第一HKMG栅极堆栈之下。
14.一种装置，包括: 第一及第二高介电常数金属栅极(HKMG)栅极堆栈，各自包含高介电常数介电质、功函数金属、及多晶娃; 氮化物衬垫及第一与第二氧化物间隙壁，依次地形成于各该第一及第二 HKMG栅极堆栈的各侧上； 晕及延伸区域，位于各该第一及第二 HKMG栅极堆栈的相反侧，其形成于该第二氧化物间隙壁之前； 深源极/漏极区域，位于该第二 HKMG栅极堆栈的相反侧上，其形成于该第二氧化物间隙壁之后；以及 嵌入式硅锗，位于该第一 HKMG栅极堆栈的相反侧上，其利用该第二栅极堆栈之上的硬掩模形成于该深源极/漏极区域之后。
15.根据权利要求14所述的装置，其中，氮化物间隙壁是形成于该第二氧化物间隙壁之上，以及位于该第二 HKMG栅极堆栈的相反侧上的该深源极/漏极区域是以该氮化物间隙壁作为软掩模而形成 。
16.根据权利要求15所述的装置，其中，该氮化物衬垫及该氮化物间隙壁包含氮化硅，以及该氧化物间隙壁包含二氧化硅。
17.根据权利要求14所述的装置，其中，该嵌入式硅锗是以具有梯度掺杂分布的硼原位掺杂。
18.根据权利要求14所述的装置，还包括硅化物，其位于该嵌入式硅锗、该深源极/漏极区域、及该第一及第二 HKMG栅极堆栈上。
19.根据权利要求14所述的装置，还包括信道硅锗区域，其位于该第一HKMG栅极堆栈之下。
20.—种方法,包括: 形成PMOS及NMOS高介电常数金属栅极(HKMG)栅极堆栈于基板上； 形成L型氮化硅衬垫及二氧化硅间隙壁于各该PMOS及NMOS的HKMG栅极堆栈的各侧上； 于各该PMOS及NMOS的HKMG栅极堆栈的各侧执行晕/延伸植入； 形成L型二氧化硅衬垫及氮化硅间隙壁于各该PMOS及NMOS的HKMG栅极堆栈的该二氧化硅间隙壁上； 植入深源极/漏极区域在该NMOS的HKMG栅极堆栈的相反侧； 形成二氧化娃硬掩模于该NMOS的HKMG栅极堆栈之上； 形成嵌入式硅锗于该PMOS的HKMG栅极堆栈的相反侧上，其通过: 经由以氢氧化四甲基铵(TMAH)的湿式蚀刻在该PMOS的HKMG栅极堆栈的各侧形成孔穴； 于该孔穴中磊晶成长硅锗；及 于磊晶成长的同时，以梯度掺杂分布原位植入硼掺质至该嵌入式硅锗中； 经由稀释氢氟酸湿式蚀刻该二氧化硅硬掩模； 干式或湿式蚀刻该氮化硅上盖及该氮化硅间隙壁；以及 形成硅化物于该源极/漏极区域、该嵌入式硅锗、及该PMOS及NMOS的HKMG栅极堆栈上。
【文档编号】H01L21/336GK103456641SQ201310202981
【公开日】2013年12月18日 申请日期:2013年5月28日 优先权日:2012年5月29日
【发明者】J·亨治尔, S·Y·翁, S·弗莱克豪斯基, T·沙伊普 申请人:新加坡商格罗方德半导体私人有限公司