Ldmos及其制造方法
【专利摘要】本发明公开了一种LDMOS及其制造方法。该LDMOS包括衬底、体区、漂移区、源极、栅极、漏极、栅氧化层、场氧化层和漏极场板，所述漏极场板与所述漏极电连接，其中：位于漏极场板和漂移区之间的部分场氧化层的厚度不等，沿着接近所述漏极的方向递减，所述漏极场板在所述部分场氧化层上方连续分布。本发明提供的LDMOS，由于漏极场板下方的场氧化层呈变化减小的厚度，所以漏极场板对漂移区表面的自由电子的吸引作用也呈现逐步变化的分布，从而使得漂移区表面的电场分布更均匀，LDMOS的击穿电压更高。
【专利说明】LDMOS及其制造方法
【技术领域】
[0001]本发明实施例涉及半导体晶体管技术，尤其涉及一种LDMOS及其制造方法。
【背景技术】
[0002]在B⑶(双极型晶体管-互补金属氧化物晶体管-双扩散金属氧化物晶体管)等功率集成电路中，通常包括有双扩散金属氧化物晶体管(Double-diffusedMetal-Oxide-Silicon, DMOS)。DMOS具体包括纵向双扩散金属氧化物晶体管(简称“纵向晶体管，，，即 Vertical Double-diffused Metal Oxide Semiconductor,简称 VDMOS),和横向双扩散金属氧化物晶体管(简称“横向晶体管”，即Laterally Diffused Metal OxideSemiconductor,简称LDMOS)。LDMOS由于其更容易与互补金属氧化物晶体管(CMOS)集成在同一芯片中，而被广泛使用。
[0003]LDMOS器件是整个功率集成电路的关键组成部分，其结构性能直接影响到功率集成电路的性能。衡量LDMOS性能的主要参数有导通电阻和击穿电压，导通电阻越小越好，击穿电压越大越好。事实上，导通电阻和击穿电压是互相矛盾的两个参数。
[0004]双栅氧化层(简称“双栅氧”)，在BCD等功率集成电路结构中，包含有两种厚度的栅氧化层，即厚栅氧化层和薄栅氧化层，以满足集成电路中各器件的各种结构需求。一般来说，LDMOS多晶硅栅下方的栅氧化层为厚栅氧化层。
[0005]图1是现有技术中包含有双栅氧化层的LDMOS的结构示意图，如图1所示，该LDMOS包括有衬底10、体区11、漂移区12、源极13、栅极16、漏极19、场氧化层17、栅氧化层和漏极场板18。其中，栅极16由多晶硅材质构成，即图1所示的多晶硅栅。栅氧化层可根据需要进一步分为厚栅氧化层15和薄栅氧化层14。场氧化层17形成于漂移区12的上方，多晶硅栅极16延伸至场氧化层17上方形成LDMOS的栅极场板。场氧化层17靠近漏极N+19的上方，即靠近漂移区12尽头的场氧化层17上方覆盖了与漏极19电性相连的漏极场板18，也可采用多晶硅材质制成。在LDMOS的工作过程中，当漏极19承受高电压时，与漏极19相连的漏极场板18的电压相对于漂移区12的电压更高，则漏极场板18对其下方的漂移区12表面的自由电子产生吸引作用，从而使得漂移区12表面的电场分布相对于没有漏极场板18的LDMOS更为均匀，则LDMOS的击穿电压因此更高。
[0006]但是，鉴于击穿电压为LDMOS的重要性能，进一步提高击穿电压仍是LDMOS产品的研究热点之一。
【发明内容】
[0007]本发明提供一种LDMOS及其制造方法，以提高LDMOS的击穿电压性能。
[0008]本发明提供了一种横向双扩散金属氧化物晶体管LDMOS，包括衬底、体区、漂移区、源极、栅极、漏极、栅氧化层、场氧化层和漏极场板，所述漏极场板与所述漏极电连接，其中:
[0009]位于漏极场板和漂移区之间的部分场氧化层的厚度不等，沿着接近所述漏极的方向递减，所述漏极场板在所述部分场氧化层上方连续分布。
[0010]本发明还提供了一种横向双扩散金属氧化物晶体管LDMOS的制造方法，包括:
[0011]在衬底上形成体区、漂移区、场氧化层、源极、漏极和栅氧化层；
[0012]在所述衬底上对所述栅氧化层和场氧化层实施构图工艺，刻蚀掉部分所述栅氧化层以形成厚栅氧化层的图案，同时将位于漏极场板和漂移区之间的部分场氧化层的厚度刻蚀至所述部分场氧化层的厚度沿着接近所述漏极的方向递减；
[0013]在所述衬底上形成薄栅氧化层的图案；
[0014]在所述衬底上采用构图工艺形成栅极和漏极场板的图案，所述漏极场板与所述漏极电连接，且所述漏极场板在所述部分场氧化层上方连续分布。
[0015]本发明实施例提供的LDMOS及其制造方法，由于漏极场板下方的场氧化层呈变化减小的厚度，所以漏极场板对漂移区表面的自由电子的吸引作用也呈现逐步变化的分布，从而使得漂移区表面的电场分布更均匀，LDMOS的击穿电压更高。进一步的，本发明可以通过LDMOS原有的双栅氧工艺，在制备厚栅氧化层的同时制备阶梯状厚度变化的场氧化层，因此可在改进产品结构的同时又不增加制造成本。
【专利附图】
【附图说明】
[0016]图1是现有技术中包含有双栅氧化层的LDMOS的结构示意图；
[0017]图2为本发明实施例提供的LDMOS的结构示意图；
[0018]图3为本发明实施例提供的一种LDMOS的制造方法的流程图。
【具体实施方式】
[0019]本发明实施例提供了一种LDM0S，该LDMOS包括衬底、体区、漂移区、源极、栅极、漏极、栅氧化层、场氧化层和漏极场板，所述漏极场板与所述漏极电连接。其中，体区和漂移区形成在衬底中，用于传输电子实现电气导通，且体区和漂移区的掺杂浓度不同，以获得不同的导通性能。源极与体区相连通，漏极与漂移区相连通，用于电连接外部电压的输入。栅氧化层位于源极和栅极之间，在栅极输入高电压时，可以使得源极和漏极之间通过体区和漂移区导通。场氧化层位于漂移区的上方，且栅极和漏极场板一般延伸至场氧化层的上方，用于实现栅极、漏极场板和漂移区之间的绝缘。漏极场板与漏极相电连接，例如可通过金属连接等手段，将漏极场板与漏极电连接，使漏极场板具备与漏极相等的电压。栅极和漏极场板能通过场氧化层对漂移区中的电子分布进行调整，使其中的电子分布更加均匀，以便提高LDMOS的击穿电压。所述栅极和漏极场板都可以由多晶硅材料制成。
[0020]上述各部分可以基于LDMOS的已有技术选取材料并布局结构，本发明对此并不进行限制。
[0021]其中，本发明实施例的改进点在于，位于漏极场板和漂移区之间的部分场氧化层的厚度不等，沿着接近所述漏极的方向递减，所述漏极场板在所述部分场氧化层上方连续分布。
[0022]该部分场氧化层的横截面可以为阶梯状。优选的是所述阶梯状形成在所述部分场氧化层的上表面。这样便于从形成的场氧化层的上表面进行加工。
[0023]或者，所述部分场氧化层的横截面为楔形，即部分场氧化层的厚度是渐变的。
[0024]漏极场板与漏极相连，具有等电位，则当漏极承受高电压时，漏极场板的电压相对于漂移区的电压更高，在部分场氧化层上方连续分布的漏极场板对其下方的漂移区表面的自由电子产生吸引作用，本领域人员熟知:场氧化层厚度越小，漏极场板对漂移区表面的自由电子的吸引作用也就越大，由于漏极场板下方的场氧化层呈阶梯状，所以漏极场板对漂移区表面的自由电子的吸引作用也呈现逐步变化的分布，从而使得漂移区表面的电场分布更均匀，LDMOS的击穿电压更高。
[0025]以下通过一具体实施例详细介绍各部分的结构。
[0026]图2为本发明实施例提供的LDMOS的结构示意图，该LDMOS包括衬底10、体区11、漂移区12、源极13、栅极16、漏极19、栅氧化层、场氧化层17和漏极场板18，漏极场板18与漏极19电连接(图中未示)。如图2所示，本实施例中的栅氧化层具体包括厚栅氧化层15和薄栅氧化层14，所述厚栅氧化层15形成在所述栅极16和体区11之间，所述薄栅氧化层14形成在所述源极13和漏极19的上方。位于漏极场板18和漂移区12之间的部分场氧化层17的厚度不等，沿着接近所述漏极19的方向递减，且本实施例具体为形成阶梯状的场氧化层17，所述漏极场板18在阶梯状的场氧化层17上方连续分布。所述阶梯状的部分场氧化层17具有两层阶梯，两层阶梯的厚度差等于厚栅氧化层15的厚度。
[0027]如图2所示，邻近漏极19部分的场氧化层17具有两层阶梯，厚度分别为dl和d2，dl与d2之差等于厚栅氧化层15的厚度。
[0028]本实施例中为双栅氧工艺制成的LDM0S，栅氧化层具体包括厚栅氧化层和薄栅氧化层。薄栅氧化层是在源极和漏极上的栅氧化层相对于厚栅氧化层更薄，其优点在于能够减小源极和漏极与外接电压输入之间的电阻。
[0029]本实施例形成的两层阶梯状的部分场氧化层，不仅具备使漂移区的电子分布更均匀的优点，同时该结构的形成可以利用原有双栅氧工艺，而不用增加额外的工艺流程，因此也使得该结构的LDMOS不增加生产成本，易于推广。
[0030]图3为本发明实施例提供的一种LDMOS的制造方法的流程图，该方法可适用于制备图2所示实施例的LDM0S,该方法包括如下步骤:
[0031]步骤310、在衬底上形成体区、漂移区、场氧化层、源极、漏极和栅氧化层；
[0032]本步骤，具体可以在衬底中进行离子掺杂和扩散，形成离子浓度不同的体区和漂移区。随后在适当位置注入离子，形成源极和漏极。在该衬底上形成场氧化层的膜层，通过光刻等构图工艺可形成所需图案的位于漂移区上方的场氧化层图案。此后再在该衬底上采用氧化工艺生长所需厚度的栅氧化层膜层。上述各部分的制备手段并不限于此，还可以基于其他已有手段制造生成。
[0033]步骤320、在所述衬底上对所述栅氧化层和场氧化层实施构图工艺，刻蚀掉部分所述栅氧化层以形成厚栅氧化层的图案，同时将位于漏极场板和漂移区之间的部分场氧化层的厚度刻蚀至所述部分场氧化层的厚度沿着接近所述漏极的方向递减；
[0034]本步骤优选是:在所述衬底上对所述栅氧化层和场氧化层采用湿法腐蚀工艺同时进行刻蚀，将所述源极和漏极上方的栅氧化层刻蚀掉，以形成厚栅氧化层的图案，且将所述部分场氧化层邻近所述漏极的部分刻蚀掉与所述厚栅氧化层相同的厚度，以使位于漏极场板和漂移区之间的所述部分场氧化层的横截面为两层阶梯状。
[0035]本步骤中，采用构图工艺，例如光刻、湿法刻蚀等，按照所需图案对栅氧化层的膜层进行刻蚀，形成刻蚀掉部分所述栅氧化层，保留栅极下方所需的栅氧化层图案，即形成了厚栅氧化层的图案。与此同时，在原有技术中一般对场氧化层进行保护，以避免刻蚀栅氧化层时将场氧化层刻蚀掉，而本实施例中，将场氧化层接近漏极的部分暴露在外，与栅氧化层一同刻蚀。因为场氧化层的厚度大于栅氧化层，所以当栅氧化层的部分区域已经完全刻蚀掉时，场氧化层的暴露部位仍然保留有部分场氧化层，即形成了两级台阶状的场氧化层。当然，台阶状的厚度差还会受到场氧化层材料、刻蚀剂材料、刻蚀时间的影响，但本领域技术人员可以理解，可以通过选择、控制场氧化层材料、刻蚀剂材料和刻蚀时间得到所需的部分场氧化层台阶厚度差。
[0036]步骤330、在所述衬底上形成薄栅氧化层的图案；
[0037]本步骤，具体是在形成上述图案的衬底上进一步通过氧化工艺生长薄栅氧化层的图案，此步骤可基于已有手段来形成。
[0038]步骤340、在所述衬底上采用构图工艺形成栅极和漏极场板的图案，所述漏极场板与所述漏极电连接，且所述漏极场板在所述部分场氧化层上方连续分布。
[0039]本步骤在形成上述图案的衬底上进一步形成栅极、漏极场板的图案，例如可先形成多晶硅膜层，而后通过光刻等构图工艺形成所需图案的栅极和漏极场板的图案。
[0040]在本实施例中，不仅形成了具有厚度差的场氧化层，使得漂移区的电子分布更均匀，从而LDMOS的击穿电压更高。同时，该结构LDMOS的制备方案无需更改工艺流程，巧妙利用双栅氧化层的工艺特征，在LDMOS漏极场板的下方制作阶梯状的场氧化层，该结构比传统结构的漂移区表面电场分布更均匀，击穿电压进一步提高。
[0041]最后应说明的是:以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
【权利要求】
1.一种横向双扩散金属氧化物晶体管LDMOS，包括衬底、体区、漂移区、源极、栅极、漏极、栅氧化层、场氧化层和漏极场板，所述漏极场板与所述漏极电连接，其特征在于: 位于漏极场板和漂移区之间的部分场氧化层的厚度不等，沿着接近所述漏极的方向递减，所述漏极场板在所述部分场氧化层上方连续分布。
2.根据权利要求1所述的LDM0S，其特征在于:所述部分场氧化层的横截面为阶梯状。
3.根据权利要求2所述的LDM0S，其特征在于:所述阶梯状形成在所述部分场氧化层的上表面。
4.根据权利要求3所述的LDM0S，其特征在于:所述栅氧化层包括厚栅氧化层和薄栅氧化层，所述厚栅氧化层形成在所述栅极和体区之间，所述薄栅氧化层形成在所述源极和漏极的上方，且所述阶梯状的部分场氧化层具有两层阶梯，两层阶梯的厚度差等于厚栅氧化层的厚度。
5.根据权利要求1所述的LDM0S，其特征在于:所述部分场氧化层的横截面为楔形。
6.根据权利要求1-5任一所述的LDM0S，其特征在于:所述栅极和漏极场板由多晶硅材料制成。
7.—种横向双扩散金属氧化物晶体管LDMOS的制造方法，其特征在于，包括: 在衬底上形成体区、漂移区、场氧化层、源极、漏极和栅氧化层； 在所述衬底上对所述栅氧化层和场氧化层实施构图工艺，刻蚀掉部分所述栅氧化层以形成厚栅氧化层的图案，同时将位于漏极场板和漂移区之间的部分场氧化层的厚度刻蚀至所述部分场氧化层的厚度沿着接近所述漏极的方向递减； 在所述衬底上形成薄栅氧化层的图案； 在所述衬底上采用构图工艺形成栅极和漏极场板的图案，所述漏极场板与所述漏极电连接，且所述漏极场板在所述部分场氧化层上方连续分布。
8.根据权利要求7所述的制造方法，其特征在于，在所述衬底上对所述栅氧化层和场氧化层实施构图工艺，刻蚀掉部分所述栅氧化层以形成厚栅氧化层的图案，同时将位于漏极场板和漂移区之间的部分场氧化层的厚度刻蚀至所述部分场氧化层的厚度沿着接近所述漏极的方向递减包括: 在所述衬底上对所述栅氧化层和场氧化层采用湿法腐蚀工艺同时进行刻蚀，将所述源极和漏极上方的栅氧化层刻蚀掉，以形成厚栅氧化层的图案，且将所述部分场氧化层邻近所述漏极的部分刻蚀掉与所述厚栅氧化层相同的厚度，以使位于漏极场板和漂移区之间的所述部分场氧化层的横截面为两层阶梯状。
【文档编号】H01L29/423GK104241132SQ201310241960
【公开日】2014年12月24日 申请日期:2013年6月18日 优先权日:2013年6月18日
【发明者】潘光燃, 石金成, 文燕 申请人:北大方正集团有限公司, 深圳方正微电子有限公司