引线框上的焊锡流阻碍特征件的制作方法
【专利摘要】一个实施方案目的在于制造封装电路的方法。该方法包括部分地蚀刻在引线框的未来区段之间的分界线处的引线框的内表面作为第一部分蚀刻。一个或多个裸片附接到引线框的内表面并被密封。该方法还包括部分地蚀刻分界线处的引线框的外表面以使引线框的不同区段分离作为第二部分蚀刻，其中第二部分蚀刻比内表面的第一部分蚀刻移除引线框的横向更宽的部分；以及包括部分地蚀刻引线框的外表面作为第三部分蚀刻，其中第三部分蚀刻与第二部分蚀刻的一部分重叠并且比第二部分蚀刻更深地延伸到引线框中。
【专利说明】弓I线框上的焊锡流阻碍特征件
[0001]相关申请的交叉引用
[0002]本申请要求2012年6月29日提交的美国临时申请号61/666，186的优先权利益，该临时申请通过引用被并入本文。
[0003]本发明涉及的【技术领域】
[0004]本发明通常涉及封装集成电路，且尤其是涉及引线框上的特征件。
现有技术
[0005]在常规封装电路中的引线框具有扁平边缘。在某些封装设计中，在回流事件期间焊接剂在这个扁平边缘和相邻的材料例如模塑料或焊接掩模之间可能泄漏。泄漏的焊接剂可引起在导电部分之间的非故意耦合。
【发明内容】
[0006]一个实施方案目的在于制造封装电路的方法。该方法包括部分地蚀刻在引线框的未来区段之间的分界线处的引线框的内表面作为第一部分蚀刻。一个或多个裸片附接到引线框的内表面并被密封。该方法还包括部分地蚀刻分界线处的引线框的外表面以使引线框的不同区段分离作为第二部分蚀刻，其中第二部分蚀刻比内表面的第一部分蚀刻移除引线框的横向更宽的部分；以及包括部分地蚀刻引线框的外表面作为第三部分蚀刻，其中第三部分蚀刻与第二部分蚀刻的一部分重叠并且比第二部分蚀刻更深地延伸到引线框中。
[0007]附图简述
[0008]图1是具有带有焊锡流阻碍特征件的引线框的封装电路的实施方案的横截面视图。
[0009]图2是图1的引线框的区段的实施方案的横截面视图。
[0010]图3是图1的引线框的区段的一部分的放大横截面视图。
[0011]图4是示出焊锡流阻碍特征件的另一实施方案的引线框的区段的一部分的横截面视图。
[0012]图5是图1的引线框的顶部横截面视图。
[0013]图6A-6I是在制造包括焊锡流阻碍特征件的封装电路的方法中的示例性阶段的横截面视图。
[0014]图7A和7B是形成焊锡流阻碍特征件的引线框的第一部分蚀刻中的示例性阶段的横截面视图。
[0015]图8A和SB是形成焊锡流阻碍特征件的引线框的第二部分蚀刻中的示例性阶段的横截面视图。
[0016]图9A和9B是形成焊锡流阻碍特征件的引线框的第三部分蚀刻中的示例性阶段的横截面视图。
[0017]附图中的主要部件的参考数字的列表
[0018]100 封装电路[0019]102引线框
[0020]102-1引线框的区段
[0021]102-2引线框的区段
[0022]102-3引线框的区段
[0023]103外表面
[0024]104边缘
[0025]104-1边缘
[0026]104-2边缘
[0027]104-3边缘
[0028]105内表面
[0029]106裸片粘附粘合剂
[0030]107边缘
[0031]108焊锡流阻碍特征件
[0032]110阻焊剂
[0033]115第一突出物
[0034]116裸片
[0035]117第二突出物
[0036]118丝焊
[0037]119顶表面
[0038]121底表面
[0039]122模塑料
[0040]123底表面
[0041]127主要部分
[0042]202-2引线框
[0043]203外表面
[0044]204-2边缘
[0045]205内表面
[0046]208焊锡流阻碍特征件
[0047]215第一突出物
[0048]217第二突出物
[0049]219顶表面
[0050]221底表面
[0051]223底表面
[0052]224底表面
[0053]225边缘表面
[0054]227主要部分
[0055]300封装电路
[0056]330浮动区段
[0057]332边缘区段[0058]601 分界线
[0059]602 沟槽
[0060]603 横向部分
[0061]604 镀层
[0062]606 沟槽
[0063]608 凹坑
[0064]702 防蚀涂层
[0065]802 防蚀涂层
[0066]902 防蚀涂层
[0067]904 部分
[0068]详细描述
[0069]图1是具有带有焊锡流阻碍特征件的引线框102的封装电路100的实施方案的横截面视图。电路100的引线框102由导电材料的多个不同的且通常平坦的区段102-1、102-2,102-3组成。导电材料的区段102-1、102-2、102-3被定向成使得区段共同具有通常平坦的配置。每个区段102-1、102-2、102-3包括两个主表面:外表面103和内表面105。外表面103包括用于将引线框耦合到外部电路的多个外部端子，而内表面105包括用于安装一个或多个裸片116的一个或多个焊盘。在例子中，导电材料的一个或多个区段(102-1、102-2、102-3)可以是浮动的，即，导电材料的一个或多个区段不邻接封装电路100的封装的边缘(周边)。浮动区段的例子是在下文更详细描述的图5中所示的引线框102的区段330。引线框102由导电材料例如金属组成。在例子中，引线框102由铜组成。
[0070]如图1所示，一个或多个裸片116 (在本文也被简单地称为“裸片116”)安装并电耦合到引线框102的内表面。在例子中，封装电路100包括在例如多芯片封装中的多个裸片以实现功率转换系统。功率转换系统可包括功率级以及功率级的控制器和/或驱动器。例如，裸片116可包括高侧FET、低侧FET或二极管(例如，肖特基二极管)中的一个或多个。其它部件例如功率电感器或无源部件也可安装在引线框102上。在例子中，功率转换系统可包括DC到DC功率转换器、充电器、热交换控制器、AC-DC转换器、桥式驱动器、降压转换器、升压转换器、降压-升压转换器、同步降压转换器或这些电路中的任一个的一部分。在另一例子中，封装电路100包括在例如单芯片封装中的单个裸片以实现功率级IC或分立部件。
[0071]裸片116可通过一个或多个丝焊118、铜芯片、铝带或其它连接机构耦合到引线框的一个或多个区段102-1、102-1、102-3。丝焊118可附接到引线框102的内表面105和裸片116的顶表面。模塑料122可围绕裸片116并在引线框104的区段102-1、102-2、102-3之间和周围部分地延伸。模塑料122可包括任何适当的模塑料例如陶瓷、塑料或环氧树脂。封装电路100还包括在引线框102的区段102-1、102-2、102-3之间的其底边缘上的阻焊剂110 (例如，有机涂层)。焊接剂或另一裸片粘附粘合剂106可用于将裸片116机械和电气地耦合到引线框102 (例如，区段102-2)。
[0072]引线框102的每个区段102-1、102-2、102-3具有多个边缘104，其在本文被描述为内表面105和外表面103之间的区段102-1、102-2、102-3的表面。引线框102的区段102-1、102-2、102-3的边缘104可最接近封装电路100的边缘107 (在本文被称为“外边缘”)，如在边缘104-1中的，或可在封装的内部(在本文被称为“内边缘”)，如在边缘104-2和边缘104-3中的。如图1所示，引线框102的区段的一个或多个边缘104可包括焊锡流阻碍特征件108。
[0073]图2是单独地用于较少阻碍地观察焊锡流阻碍特征件108的引线框102的区段102-2的横截面视图。图3示出焊锡流阻碍特征件108的放大横截面视图。如所示，焊锡流阻碍特征件108包括在引线框102的边缘104处的引线框102的区段的一部分，并具有复杂的几何结构(即，不是简单的平表面)。焊锡流阻碍特征件108与引线框102的区段成一整体，并由引线框102的区段的材料形成。在图1所示的例子中，焊锡流阻碍特征件108位于引线框102的区段的内边缘上，而不是外边缘上。然而在另一例子中，除了或代替内表面，焊锡流阻碍特征件108还可位于外表面上。这样的焊锡流阻碍特征件108可位于引线框102的区段的任何数量的边缘(包括引线框102的区段的边缘的子集或所有边缘)上。
[0074]如图3所示，焊锡流阻碍特征件108具有由第一突出物115和第二突出物117组成的几何结构。第一突出物115在引线框102的区段102-2的主要部分127的边缘104-2处向外延伸。第一突出物115在平行于内表面105的方向上向外延伸，并限定焊锡流阻碍特征件108的顶表面119 (即，面向与内表面105相同的方向的表面)。焊锡流阻碍特征件108的顶表面119是内表面105的延伸部分。也就是说，焊锡流阻碍特征件108的顶表面119在与内表面105相同的平面中，并且事实上是内表面105的部分，使得第一突出物115的顶表面119是裸片116的安装可采用的，类似于内表面105的其余部分。在图1-4所示的例子中，内表面105延伸到第一突出物115的末端部分。
[0075]第二突出物117从第一突出物115向下(即，在外表面103面向的方向上)延伸。第二突出物117在通常垂直于引线框102的内表面105和外表面103的方向上从第一突出物115延伸。在图1-3所示的例子中，第二突出物117从第一突出物115的末端部分延伸，并(连同第一突出物115 —起)限定焊锡流阻碍特征件108的外边缘表面125。第一突出物115和第二突出物117的几何结构组合以为焊锡流阻碍特征件108限定多个底表面121、123。底表面121、123在与彼此不同的平面中，并在与外表面103不同的平面中。因为底表面121、123在与外表面103不同的平面中，底表面121、123与外表面103不同。这与顶表面119相反,顶表面119与内表面105成一整体。
[0076]如可在图1-3中所示的例子中看到的，焊锡流阻碍特征件108的几何结构当连同区段102-2的主要部分127 —起被考虑时形成大致的钩形状。
[0077]焊锡流阻碍特征件108的几何结构配置成在回流事件期间阻碍焊接剂或其它裸片粘附粘合剂106的自由流动。在下文中，焊接剂或其它裸片粘附粘合剂106被简单地称为“焊接剂106”。然而，应理解，可使用其它裸片粘附粘合剂。特别是，焊锡流阻碍特征件108配置成当焊接剂116试图在模塑料122和引线框102的区段102-2之间从内表面105流到外表面103时增加在沿着区段102-2的边缘104-2的焊接剂106的流上的阻力。焊锡流阻碍特征件108通过提供五个或更多拐角来阻碍焊接剂106的自由流动，焊接剂106试图穿过这些拐角流动。拐角在本文也被称为“表面折断特征件”，因为它们限定在区段102-2上的不同表面之间的裂缝。当跟随(跟踪)沿着从区段102-2的内表面105到区段102-2的外表面103的边缘104-2的表面时，五个或更多的表面折断特征件在焊接剂106的路径上。表面折断特征件通过需要焊接剂106转过拐角而使焊接剂106变得更难继续流动，这增加了焊接剂106上的表面张力。理想地，拐角是由相邻表面形成的直角。然而实际上，半导体制造技术可以不这么精确，且拐角可以比图1-3中所示的拐角更圆。
[0078]有利地，本文所述的焊锡流阻碍特征件108可限制沿着引线框102的边缘(例如其区段102-1、102-2、102-3)的焊接剂的流，而实质上不放大封装或减小封装内部部件尺寸。这是因为本文所述的焊锡流阻碍特征件108可被包括，而不使用内表面105上的任何表面区域，且因此不减小裸片116和其它内部连接的安装可采用的表面。因此，引线框102的区段102-2上的裸片116可安装在区段102-2的边缘104-2附近，且对焊接剂106的流的限制仍可出现。此外，因为焊锡流阻碍特征件108的钩形状限定凹坑，阻焊剂110可延伸到钩形特征件108的凹坑中，形成特征件108和阻焊剂110之间的机械耦合。而且，除了阻碍在引线框102和模塑料122之间向外的焊接剂106的流动以外，特征件108还可充当对进入封装电路100中的屏障，并可例如减小湿气和外部污染物到封装电路100中的进入。
[0079]图4是可用在图1所示的引线框102中的引线框的另一区段202-2的例子。该示例性区段202-2包括焊锡流阻碍特征件208的可选的几何结构。类似于特征件108，特征件208具有由第一突出物215和第二突出物217组成的几何结构。第一突出物215在平行于引线框102的内表面205和外表面203的方向上向外延伸。第一突出物215在引线框102的区段202-2的主要部分227的边缘处204-2处向外延伸。第一突出物215在平行于内表面205的方向上向外延伸，并限定焊锡流阻碍特征件208的顶表面219 (即，面向与内表面205相同的方向的表面)。焊锡流阻碍特征件208的顶表面219是内表面205的延伸部分。也就是说，焊锡流阻碍特征件208的顶表面219在与内表面205相同的平面中，并且事实上是内表面205的部分，使得第一突出物215的顶表面219是裸片116的安装可采用的，类似于内表面205的其余部分。在图4所示的例子中，内表面205延伸到第一突出物215的末端部分。第一突出物215还限定边缘表面225。
[0080]第二突出物217从第一突出物215向下(即，在外表面203面向的方向上)延伸。第二突出物217在通常垂直于内表面205和外表面203的方向上从第一突出物215延伸。在图4所示的例子中，第二突出物217从第一突出物215的末端向内布置。因此，第二突出物217从第一突出物215的中间部分延伸。特别是，特征件208包括七个表面折断特征件。第一突出物215和第二突出物217的几何结构组合以限定多个底表面221、223、224。在本例中，底表面221、223、224中的每个在与外表面203不同的平面中。在不同的板中，底表面221和224在与底表面223相同的平面中。这个特征件208形成具有主要部分227的钩形状；然而，从钩形状向外的另一延伸部分将额外的拐角(表面折断特征件)添加到焊接剂106的路径。
[0081]虽然示出了焊锡流阻碍特征件的两个示例性横截面，应理解，可使用其它结构。而且，单个封装电路和/或引线框可包括具有不同的几何结构的焊锡流阻碍特征件，或所有特征件可具有相同的几何结构。
[0082]图5是封装电路300的示例性引线框102的顶部横截面视图。如所示，引线框102包括边缘区段332和浮动区段330，边缘区段332邻接封装电路300的至少一个边缘，而浮动区段330不邻接封装电路300的边缘。虽然在本例子中只示出单个浮动区段330，其它例子可包括多于一个浮动区段330。边缘区段332和浮动区段330可包括任何适当的外部端子，例如焊盘或引线。[0083]将电路100制造到封装中可包括同时制造多个封装电路100。因此，多个芯片引线框102可相邻于彼此被组装，每个芯片引线框102具有安装在其上的适当裸片116。一旦被组装，引线框102和相关的部件就可被分割以形成单独的封装系统。下面的描述指形成单个封装电路100的过程，但应理解，该过程可同时涉及形成多个封装电路100。
[0084]图6A-6I是在制造包括一个或多个焊锡流阻碍特征件的封装电路的方法中的示例性阶段的横截面视图。引线框102和将被安装在其上的一个或多个裸片116被得到。该裸片可使用适当的半导体工艺被制造为裸片(例如，单片衬底)。图6A示出空白引线框102。
[0085]引线框102可沿着分界线601从内(顶)表面105被部分地蚀刻为第一部分蚀刻，分界线601相应于最后的引线框102的区段之间的空间。第一部分蚀刻被称为“部分”蚀亥IJ，因为第一部分蚀刻只延伸穿过引线框102从内表面105到外(底)表面103的路线的一部分。第一部分蚀刻导致引线框102具有在如图6B所示的内表面105中限定的多个沟槽602。图7A是引线框102的内表面105上的防蚀涂层702的例子的横截面视图；且没有防蚀涂层放置在分界线601上，其中引线框102将使用蚀刻被移除。图7B是在第一部分蚀刻之后的引线框102的横截面视图，其示出由此形成的沟槽602。在例子中，第一部分蚀刻在穿过引线框102的路线的50%和75%之间延伸，且在特定的例子中在穿过引线框102的路线的62% (其可以为顶表面内的大约0.125mm)周围延伸。在其它例子中，第一部分蚀刻可在其它距离中延伸。
[0086]在第一部分蚀刻之后,镀层604可沉积在如图6C所不的引线框102的内表面105上。裸片116可安装在如图6D所示的引线框102的内表面105上的焊膏106上。在例子中，可使用焊接掩模和焊接涂料或多个焊球给引线框102的内表面105涂覆焊膏106。在任何情况下，裸片116可与引线框102对齐并放置在引线框102上。特别是，每个裸片116可放置成使得它安装到引线框102的未来区段(102-1、102-2、102-3)上。如本文所使用的，引线框102的未来区段指在本文所述的第二部分蚀刻之后将与引线框102的其它部分分离的引线框102的一部分。在一些例子中，一旦裸片116在引线框102上的适当位置上，焊接剂就可回流。
[0087]在一些例子中，丝焊118、铜芯片、铝带或其它互连机构可附接到裸片116和引线框102以实现如图6E所示的期望耦合。一旦裸片116被安装且所有适当的电连接产生，模塑料122就可在裸片116和引线框102上流动以密封裸片116和引线框102。在同时形成多个封装电路的过程中，模塑料122可在多个组装电路上流动。一旦被涂敷，模塑料122就可导致图6F所示的结构。
[0088]一旦模塑料122固化，引线框102的外表面103就可被蚀刻为第二部分蚀刻。第二部分蚀刻可与引线框的未来区段之间的分界线601重叠。类似于第一部分蚀刻，第二部分蚀刻延伸穿过引线框从外表面103到内表面105的路线的一部分。第二部分蚀刻可与第一部分蚀刻对齐，并穿过引线框102足够延伸以满足第一部分蚀刻以使在分界线601处的引线框102的不同区段102-1、102-2、102-3分离和电气地去耦。也就是说，第二部分底部蚀刻出现在引线框102上的与第一部分蚀刻相对的位置处，使得第一部分蚀刻和第二部分蚀刻的组合完全蚀穿引线框102，并使引线框102的不同区段彼此分离。第二部分蚀刻比第一部分蚀刻移除引线框102的横向更宽的部分。特别是，在焊锡流阻碍特征件108、208将被形成的第一部分蚀刻的侧面上，第二部分蚀刻比第一部分蚀刻横向更宽。第二部分蚀刻导致在外表面103中限定的多个沟槽606，其中沟槽606的一部分一直穿过引线框102延伸。在区段102-1、102-2、102-3之间的通过第一部分蚀刻形成的因而产生的空间的部分填充有来自封装的模塑料122。第二部分蚀刻形成第二突出物117、217的底表面123、223。
[0089]图8A是引线框102的外表面105上的防蚀涂层802的例子的横截面视图(未示出封装电路100的其它部件)。没有防蚀涂层802放置在分界线601或相邻于分界线601的横向部分603上，其中表面流阻碍特征件108将形成。图SB是在第二部分蚀刻之后的引线框102的横截面视图，其示出由此形成的沟槽。第二部分蚀刻延伸穿过引线框102的路线的25%和40% (基于在第一部分蚀刻之前的引线框102的厚度)。在特定的例子中，第二部分蚀刻在穿过引线框102的路线的37% (其在本例子中为大约0.075mm)周围延伸。在其它例子中，第一部分蚀刻可在其它距离中延伸。
[0090]在第二部分蚀刻之后，可执行第三部分蚀刻，以便形成钩形焊锡流阻碍特征件108,208的凹坑608。为了形成凹坑，第三部分蚀刻与通过第二部分蚀刻而蚀刻的区域的一部分重叠。因此，第三部分蚀刻比第二部分蚀刻更远地延伸到引线框102中。第三部分蚀刻形成第一突出物117、217的底表面，其包括焊锡流阻碍特征件108的底表面121和焊锡流阻碍特征件208的底表面221、224。第三部分蚀刻布置成使得与引线框102的区段102-2、202-2的主要部分127、227相邻的通过第二部分蚀刻形成的底表面的一部分被移除，从而形成钩形的凹坑608和底表面121、221。在焊锡流阻碍特征件208具有图4所示的几何结构的例子中，第三部分蚀刻也移除通过第二部分蚀刻形成的底表面的、最接近分界线601 (区段202-2的边缘)的一部分，从而形成底表面224。第三部分蚀刻比第二部分蚀刻横向更窄，使得第二突出物117、217在第三部分蚀刻之后呈现。
[0091]图9A是引线框102的外表面103上的防蚀涂层902的例子的横截面视图(未示出封装电路100的其它部件)。防蚀涂层902覆盖主要部分127、227的实质上全部外表面103，并且还覆盖通过第二部分蚀刻形成的底表面的一部分904。被防蚀涂层902覆盖的、通过第二部分蚀刻形成的底表面的部分902与引线框102的区段102-2、202-2的主要部分127,227间隔开。由防蚀涂层902覆盖的部分902形成第二突出物117、217的底表面123、223。第三部分蚀刻因此蚀刻与主要部分127、227相邻的、通过第二部分蚀刻形成的底表面的部分。图9B是在第三部分蚀刻之后的引线框102的横截面视图，其示出由此形成的凹坑608。第三部分蚀刻比第二部分蚀刻延伸进引线框102中更远1%到10% (基于在第一部分蚀刻之前的引线框102的厚度)。在特定的例子中，第三部分蚀刻从外表面103延伸引线框102内的路线的40% (其在本例子中为大约0.050mm)周围延伸。在其它例子中，第三部分蚀刻可在其它距离中延伸。
[0092]上述方法相应于焊锡流阻碍特征件108。可如本领域技术人员已知的对方法进行修改，以形成焊锡流阻碍特征件108的其它几何结构。例如且如上所述，在具有焊锡流阻碍特征件208的几何结构的特征件被形成的场合，第三部分蚀刻还包括在通过第二部分蚀刻形成的底表面中蚀刻该部分的末端区域，并保持在末端区域和向内区域之间的区域未通过第二部分底部蚀刻而蚀刻。
[0093]在所有蚀刻完成之后，非导电阻焊涂层110可涂敷在引线框102的区段102-1、102-2、102-3之间和任何其它适当的地方，导致图61所示的封装电路100。此外，输入/输出溢流面镀层、焊接剂等可涂敷到引线框102的外表面103。[0094]当同时形成多个封装电路时，组合的多个封装电路可接着被分割以形成多个封装电路。
[0095]在本申请中陈述和示出的方位和方向不应被理解为限制性的。例如，方向例如“顶部”和“底部”仅仅是例证性的，且不相应于绝对方位。也就是说，“顶”或“底”表面仅仅指相对于引线框的相对方位，而不是绝对方向。例如，在实际电子应用中，封装芯片可翻转到其“侦愐”上，使本文所述的“底表面”面向侧面。
【权利要求】
1.一种制造封装电路的方法，所述方法包括: 部分地蚀刻在引线框的未来区段之间的分界线处的所述引线框的内表面作为第一部分蚀刻； 将一个或多个裸片附接到所述引线框的所述内表面； 密封所述一个或多个裸片和所述引线框； 部分地蚀刻所述分界线处的所述引线框的外表面以使所述引线框的不同区段分离作为第二部分蚀刻，其中所述第二部分蚀刻比所述内表面的所述第一部分蚀刻移除所述引线框的横向更宽的部分；以及 部分地蚀刻所述引线框的所述外表面作为第三部分蚀刻，其中所述第三部分蚀刻与所述第二部分蚀刻的一部分重叠并且比所述第二部分蚀刻更深地延伸到所述引线框中。
2.如权利要求1所述的方法，其中所述第三部分蚀刻在通过所述第二部分蚀刻形成的表面的一部分中形成凹部，其中所述凹部毗邻所述引线框的主要部分。
3.如权利要求2所述的方法，其中所述第三部分蚀刻移除与所述分界线相邻的、通过所述第二部分蚀刻形成的表面的一部分。
4.如权利要求1所述的方法，包括: 使用非导电阻焊剂涂覆所述引线框的所述外表面的部分和所述引线框的区段之间的空间，其中所述非导电阻焊剂涂覆在通过所述第二部分蚀刻和所述第三部分蚀刻形成的外表面上方。
5.如权利要求1所述的方 法，包括: 在密封所述一个或多个裸片和所述引线框之前将所述一个或多个裸片丝焊到所述引线框。
6.如权利要求1所述的方法，包括: 在附接所述一个或多个裸片之前将电镀所述引线框的所述内表的部分。
7.如权利要求1所述的方法，其中所述第一部分蚀刻延伸至穿过所述引线框的所述路线的50%-75%，所述第二部分蚀刻延伸至穿过所述引线框的所述路线的25%-40%，而所述第三部分蚀刻比所述第二部分蚀刻延伸进所述引线框中多1%_10%。
8.一种封装芯片，包括: 引线框，其具有导电材料的多个区段，所述多个区段包括不邻接所述引线框的边缘的至少一个浮动区段，所述引线框的每个区段具有多个边缘； 至少一个芯片，其安装在所述引线框的区段上； 其中所述区段中的至少一个包括具有位于其上的焊锡流阻碍特征件的边缘，所述焊锡流阻碍特征件包括所述引线框的区段的主要部分，所述主要部分在所述区段的边缘处向外且平行于所述区段的外表面在第一突出物中延伸，其中所述第一突出物的内表面与所述至少一个区段的所述主要部分的内表面对齐，所述焊锡流阻碍特征件还包括在通常垂直于所述第一突出物的方向上从所述第一突出物的外侧面延伸的第二突出物。
9.如权利要求8所述的封装芯片，其中第二突出物从所述第一突出物的末端部分延伸并与所述第一突出物的所述末端部分对齐。
10.如权利要求8所述的封装芯片，其中所述第二突出物从所述第一突出物的中间部分延伸。
11.如权利要求8所述的封装芯片，其中所述焊锡流阻碍特征件形成大致的钩形，其中所述钩形的凹坑被布置朝向所述引线框的所述外表面。
12.如权利要求11所述的封装芯片，包括: 在所述引线框的所述外表面的部分上的阻焊剂，其中所述阻焊剂延伸到所述焊锡流阻碍特征件的所述凹坑中，形成所述焊锡流阻碍特征件和所述阻焊剂之间的机械耦合。
13.如权利要求8所述的封装芯片，其中所述焊锡流阻碍特征件形成至少五个表面折断特征件。
14.如权利要求8所述的封装芯片，其中两个相邻的区段具有在相邻边缘上的焊锡流阻碍特征件。
15.如权利要求8所述的封装芯片，其中所述焊锡流阻碍特征件在所述至少一个区段的整个周边的周围延伸。
16.—种电路,包括: 引线框，其具有内表面、外表面和一个或多个边缘； 一个或多个裸片，其附接到所述引线框的所述内表面； 在所述引线框上和所述一个或多个裸片周围的模塑料； 其中所述引线框的所述一个或多个边缘中的至少一个包括位于其上的焊锡流阻碍特征件，所述焊锡流阻碍特征件包括在所述至少一个边缘处向外且平行于所述引线框的外表面在第一突出物中延伸的所述引线框的主要部分，其中所述第一突出物的内表面是所述引线框的所述内表面的一部分，所述焊锡流阻碍特征件还包括在通常垂直于所述第一突出物的方向上从所述第一突出物的外侧面延伸的第二突出物。
17.如权利要求16所述的电路，其中第二突出物从所述第一突出物的末端部分延伸并与所述第一突出物的所述末端部分对齐，使得所述焊锡流阻碍特征件形成大致的钩形，其中所述钩形的凹坑被布置朝向所述引线框的所述外表面。
18.如权利要求17所述的电路，包括: 在所述引线框的所述外表面的部分上的阻焊剂，其中所述阻焊剂延伸到所述焊锡流阻碍特征件的所述凹坑中，形成所述焊锡流阻碍特征件和所述阻焊剂之间的机械耦合。
19.如权利要求16所述的电路，其中所述焊锡流阻碍特征件形成至少五个表面折断特征件。
20.如权利要求16所述的电路，其中所述焊锡流阻碍特征件在所述引线框的所述至少一个区段的整个周边的周围延伸。
【文档编号】H01L23/495GK103515248SQ201310262968
【公开日】2014年1月15日 申请日期:2013年6月27日 优先权日:2012年6月29日
【发明者】R·克鲁兹, L·M·小卡朋特 申请人:英特赛尔美国有限公司