功率整流器件和其制造方法及其相关半导体产品的制作方法
【专利摘要】本发明涉及功率整流器件和其制造方法及其相关半导体产品。该功率整流器件包括含有碳化硅的漂移层（110），设置在漂移层上的肖特基电极（120），肖特基电极和漂移层的表面提供肖特基接触（130），其中漂移层具有平面化的表面，使得漂移层表面的任何坑（140）的深度近似小于Dmax=Eb/Fa，其中Eb是金属-半导体势垒高度，以及Fa是雪崩击穿场。本发明是有利的，因为其提供了具有改善平滑度的（漂移层的）表面的功率整流器件，以及制造具有降低泄漏电流的功率整流器件的方法。
【专利说明】功率整流器件和其制造方法及其相关半导体产品
【技术领域】
[0001]本发明涉及高功率半导体器件的【技术领域】，尤其涉及基于高功率碳化硅(SiC)的器件,如SiC肖特基势鱼功率整流器件(电源整流器件，power rectifier device)以及制造这类功率整流器件的方法。
【背景技术】
[0002]碳化硅肖特基势垒器件是具有比常规的硅器件更低功率损耗的高性能功率器件，并且可以以更高的开关频率(switching frequency)操作。SiC显示出具有高击穿电场、高热传导性和高饱和电子漂移速度的优点。SiC是一种宽带隙半导体，并且可有利地用于制造低功率损耗转换应用的器件，例如整流器。
[0003]通常，功率整流器件可以由外延生长的SiC层制造。由于位错缺陷，如生长坑(pit，凹坑)、小丘(异常析出，hillock)和生长台阶，外延的SiC层通常表现出若干不规则。这样的形态缺陷会导致电场集中区域，增加了电子从肖特基金属隧穿到SiC漂移层的可能性，从而增加了在高阻塞电压(闭锁电压，blocking voltage)时的泄漏电流。由于娃和碳沿晶片表面的扩散，功率整流器件的制造过程的高温阶段，像是例如注入退火(implantanneal),还会导致表面粗糙化。
[0004]电场集中的图案取决于表面不规则的形态。与沿外延生长方向的深度相比具有相对较窄宽度的针形坑可以导致例如电场的高度局部集中。另一方面，具有相对较大的横向延伸的浅坑可以导致较小程度的电场集中。坑的曲率半径和深度、所施加的电压以及掺杂SiC层的厚度是可以影响功率整流器件泄漏电流的参数的例子。
[0005]因此，提供漂移层的表面具有改善的平滑度的功率整流器件以及相应的制造方法将是所期望的。
【发明内容】
[0006]本发明的至少一些实施方式的目的是至少缓解上述现有技术的上述缺陷中的至少一些，并且提供现有技术的改善替代。
[0007]—般来说，本发明的目的是提供高电压功率转换半导体器件，具体是具有改善平滑度的(漂移层)表面的SiC肖特基势垒功率整流器件。进一步，本发明的目的是提供制造具有降低泄漏电流的功率整流器件的方法是。
[0008]本发明的这些和其他目的通过具有在本发明中定义的特征的功率整流器件和方法实现。通过本发明的示例性实施方式实现本发明的其它目的。
[0009]因此，根据本发明的第一方面，提供了功率整流器件。功率整流器件包括漂移层，该漂移层包括碳化硅和设置在漂移层上的肖特基电极。漂移层和肖特基电极提供肖特基接触，其中漂移层具有平面化的表面，使得漂移层表面的任何坑的深度近似小于Dmax=Eb/Fa，其中Eb是金属-半导体能量势垒高度，以及Fa是雪崩击穿场。
[0010]根据本发明的第二方面，提供了制造功率整流器件的方法。该方法包括以下步骤:形成包括SiC的漂移层，在漂移层表面上形成牺牲层，将在牺牲层中获得的形态(或结构)转移至漂移层的表面，以及在漂移层上形成肖特基电极，其中肖特基电极和漂移层的表面提供肖特基接触。
[0011]本发明确信，通过消除具有特定深度的坑，可以获得凹坑(pitting)对功率整流器件击穿性能可忽略的(或至少降低的)影响。合适的坑的最大深度可以被限定为金属-半导体势垒能量高度与雪崩击穿场之间的比率。
[0012]根据将牺牲层的表面形态转移到漂移层的(有坑的)表面的制造方法，可以获得这样的表面。有利地，牺牲层具有比漂移层的初始(有坑的)表面更加平滑的表面。
[0013]功率整流器件可以是SiC肖特基势垒功率整流器件，如二极管，或包括至少一个肖特基势垒结的半导体器件。
[0014]术语“坑”应当被理解为在SiC表面中的任何空洞、孔或凹痕。坑可以与形态缺陷相关，例如结晶位错，如在基板的外延生长期间发生的螺旋位错和边缘位错；或由处理(外延生长之后)引起的后生长缺陷，如退火期间碳和硅原子的扩散；或离子轰击诱导的损伤。
[0015]坑可以包括位于漂移层表面，并经由侧壁延伸到相对底部的缝隙。坑可以在漂移层中以外延生长的方向延伸，延伸长度可以被称为坑的深度。缝隙的横向延伸可以被称为缝隙的宽度，并且可以是圆形的或任何其他形状。坑的底部可以是，例如平坦的，或形成由侧壁的锥度(tapering)限定的锐角。坑的底部还可以由宽度或曲率半径限定。坑的深度、缝隙和底部的宽度以及侧壁的锥度限定坑的形状。
[0016]由于肖特基电极设置在漂移层上，金属可以部分或全部填充坑，从而在半导体材料中产生金属凸出。从金属层突出部分的形状可以与坑的形状相对应，并且限定电场集中。
[0017]功率整流器件的反向电流受隧穿支配，该隧穿受金属-半导体界面的势垒高度和表面形态影响。在表面延伸到漂移层中的坑会弓I起在漂移层中的电场集中，这增加了电子隧穿的可能性。
[0018]根据本发明，如果比Eb/Fa纳米更深的坑被消除，功率整流器件中电子隧穿的可能性会显著降低。半导体中最大肖特基金属凹痕可以被限制，从而降低电子隧穿的可能性以及其对功率整流器件击穿性能的影响。
[0019]肖特基金属可以是，例如溅射的或蒸发的钛、钨或钥。
[0020]根据一个实施方式，直径或尺寸小于约2微米的漂移层表面的任何坑的深度可以小于约5纳米。这样形状的坑可以是不足够窄和深从而产生足够高以排除势垒高度的电场集中。因此，该实施方式在降低凹坑对功率整流器件的电击穿性能的影响方面是有利的。
[0021]根据一个实施方式，功率整流器件在其外围可以包括结终端区(junctiontermination region),这对在器件边缘降低电场聚集是有利的，从而降低早期电击穿的风险。终端区可以包括，例如在器件外围附近设置的连续的带。
[0022]根据一个实施方式，功率整流器件的偏移层包括-P型区域阵列(耗尽阻塞物(depletion stopper),或场阻塞物(field stopper)),这可以有利地屏蔽肖特基势鱼金属暴露于高电场。P-型区域可以有利地以阵列布置。P-型掺杂物的例子包括，例如铝和硼。
[0023]根据一个实施方式，功率整流器的漂移层可以包括近表面部分，其设置有比漂移层其余部分的掺杂高1.5到8倍的掺杂比(或是漂移层其余部分的掺杂1.5到8倍高的掺杂比)。漂移层的近表面部分的深度可以近似等于P-型耗尽阻塞物的深度。[0024]根据一个实施方式，功率整流器件可以有利地具有设置有耗尽阻塞区的外围。可以布置该耗尽阻塞区，如P-掺杂区，以便在电压阻塞期间，防止功率整流器件的耗尽区到达器件的边缘。
[0025]根据一个实施方式，功率整流器件可以包括分配在由结终端区所限定区域内的浪涌pn 二极管(surge pn diode)阵列，并且其中任何浪涌pn 二极管设置有欧姆接触,并且具有漂移层厚度两倍的最小横向延伸。
[0026]根据一个实施方式，漂移层可以有利地是η-型导电性的。
[0027]根据一个实施方式，将在牺牲层上获得的形态转移到漂移层表面的步骤可以包括利用蚀刻工艺去除牺牲层。蚀刻优于其他材料去除工艺，像是例如研磨或抛光，因为它没有暴露用于机械加工的晶片(或至少将其暴露较少)，并且可以允许材料去除的彻底控制。
[0028]蚀刻工艺也是有利的，因为它们允许晶片的选择性平面化。晶片可以设置有例如相对较厚的氧化层掩膜，其保护特定区域，如离子注入区域，并且留下所期望被暴露的肖特基区域。通过这样的方式，在平面化期间可以保护注入区域，使得在没有影响注入区域深度的情况下获得局部平面化。这对于SiC器件是特别有利的，因为其可以具有相对较浅的注入深度，从而对过度的材料去除可以是敏感的。
[0029]根据一个实施方式，蚀刻工艺可以是等离子蚀刻，如感应耦合等离子体(ICP)蚀刻。
[0030]根据进一步的实施方式，蚀刻工艺可以在牺牲层与SiC之间具有0.9到1.1的选择性。选择性表示两种材料之间蚀刻速度的比率。
[0031]以几乎相同，像是例如在0.9到1.1范围内的蚀刻速度使用蚀刻工艺来蚀刻SiC和牺牲层是有利的，应为这能够使得牺牲层的表面形态转移至漂移层的表面。在通过蚀刻使牺牲层变薄期间，漂移层的突出表面区域会逐渐暴露于蚀刻工艺，并与所述牺牲层基本相同的速度被蚀刻。从而突出的表面不规则性可以被牺牲层的相应表面形态替代，并且通过持续进一步的蚀刻，空洞不规则性，如坑和孔洞也被替代。假如牺牲层具有比外延生长漂移层的初始表面更加平滑的形态，则这样的工艺改善了漂移层的形态。
[0032]根据一个实施方式，牺牲层可以是二氧化硅层，其适于半导体器件制造工艺中的整合。所述氧化物可以通过沉积旋涂玻璃被施加，这是有利的，因为通过使用类似于用于施加光致抗蚀剂的工艺，可以以各种涂层厚度施加氧化物。
[0033]进一步地，旋涂玻璃的液体性质能够使其完全填满具有相对小曲率半径的穴洞和坑。由于电场集中，较小的曲率半径增加了击穿(贯穿，breakthrough)的风险。另一方面，具有小曲率半径的坑更加容易被旋涂玻璃完全填满，这是有利的，因为其增强了平面化期间(经由蚀刻)去除坑的可能性。由于旋涂玻璃的表面张力，使用旋涂玻璃还可以提供相对较平滑的表面。
[0034]其他的沉积技术包括，例如化学气相沉积(CVD)。
[0035]使用氧化物也是有利的，因为它可以由可用于处理半导体器件其他阶段的不同蚀刻工艺蚀刻，并且该工艺具有在氧化物与碳化硅之间的低选择性。
[0036]使用电介质牺牲层如氧化物的进一步优势是完成的蚀刻工艺后的残留部分相对较容易被检测。牺牲层的完全去除可以通过，例如扫描电子显微镜(SEM)的检测来验证。
[0037]在牺牲层与碳化硅之间具有低选择性的蚀刻工艺的实例包括，在六氟化硫(SF6)和氩(Ar)气体混合物中的感应耦合等离子体(ICP)蚀刻，电子回旋共振(ECR)等离子体蚀刻，平行板反应离子蚀刻(RIE)以及离子铣削。
[0038]根据一个实施方式，制造功率整流器件的方法可以进一步包括，在将牺牲层的表面形态转移到漂移层的表面之前，牺牲层表面的化学机械抛光(CMP)。本实施方式是有利的，因为在形态转移之前，可以获得具有更少不规则性，像是例如坑和小丘的更加平滑表面的牺牲层。
[0039]根据一个实施方式，制造功率整流器件的方法可以进一步包括，在漂移层上形成肖特基电极之前，对漂移层的表面退火的步骤。本实施方式是有利的，因为晶片的退火(即，加热)可以去除源于等离子体蚀刻牺牲层的离子损坏，由此提供了具有降低形态缺陷数量的改善的漂移层表面，否则，会损害器件的性能。
[0040]热处理可以是例如快速热处理(RTP)。
[0041]根据一个实施方式，制造功率整流器件的方法可以进一步包括在将牺牲层的形态转移到漂移层的表面的步骤后，并且在形成肖特基电极的步骤前，抛光漂移层表面的步骤。本实施方式是有利的，因为抛光可以进一步降低外延层表面的微观粗糙度，以便形成单层阶(monolayer step)的有序结构,其可以改善被沉积的肖特基势鱼并减少泄漏电流量。
[0042]抛光可以通过例如CMP实施。
[0043]根据一个实施方式，制造功率整流器件的方法可以进一步包括，在漂移层上形成肖特基电极之前，对漂移层的表面氧化和氢氟酸(HF)蚀刻(的后续步骤)。氧化可以在例如含有氧的环境中RTP退火期间实施，其中氧可以与某些表面材料(Si原子)反应以形成二氧化硅。然后，可以例如立即在肖特基金属的沉积之前通过HF蚀刻去除氧化物，这是有利的，因为它提供了具有改善平滑度的肖特基势垒结。
[0044]根据一个实施方式，制造功率整流器件的方法可以进一步包括，在形成漂移层后，在漂移层中注入掺杂原子的步骤。注入区域可以形成例如JTE区，耗尽阻塞网，以及pn 二极管阵列。
[0045]在将牺牲层的形态转移到漂移层的表面之前实施注入是有利的，因为还可以降低注入引起的表面损伤和/或漂移层的退火过程引起的不规则性。
[0046]根据一个实施方式，制造功率整流器件的方法可以进一步包括，先于(或在其之前)漂移层表面上形成肖特基电极的步骤，在漂移层中注入掺杂原子的步骤。
[0047]应当明白，上述对于根据本发明第一方面的功率整流器件的实施方式中的任何特征可以与根据本发明第二方面的方法组合。
[0048]当研读下列详细公开、绘图和所附权利要求时，本发明的进一步目标、特征和优势将变得显而易见。本领域的技术人员将意识到，本发明的不同特征可以组合以产生不同于如下所述的实施方式。
【专利附图】
【附图说明】
[0049]参考附图，根据本发明优选实施方式的下列说明性和非限制性的详细描述，本发明的上述以及另外的目的、特征和优势将变得更加易于理解，其中:
[0050]图1示意性地示出根据本发明实施方式的功率整流器件的横截面；
[0051]图2示意性地示出根据本发明实施方式的功率整流器件的俯视图；[0052]图3示意性地示出根据本发明另一个实施方式的功率整流器件的俯视图；
[0053]图4是根据本发明实施方式的功率整流器件的示意性横截面；
[0054]图5a_图5d示意性地示出根据本发明实施方式的功率整流器件的平面化过程；
[0055]图6a-图6b示意性地示出在平面化蚀刻前后漂移层表面的坑的视图；以及
[0056]图7是根据本发明实施方式功率整流器件制造方法的框图。
[0057]所有的图都是示意性的，不是必然地按比例方式绘制，通常仅仅示出必要的部件以阐明本发明，而其他部件可以省略或仅是暗示。
【具体实施方式】
[0058]参考图1，其示出根据本发明另一个实施方式的功率整流器件的示意图。
[0059]功率整流器件100包括碳化硅漂移层110，其在例如具有离轴方向为例如2到8度的4H多型基板150上外延生长。包括例如钛的肖特基电极120设置在漂移层110上。将欧姆接触160连接到低电阻基板150的背面。漂移层110具有平面化的表面(S卩，表面是平面的或平坦的)，使得漂移层110表面的任何坑140的深度近似小于Dmax=Eb/Fa，其中Eb是金属-半导体势垒高度，以及Fa是雪崩击穿场。
[0060]漂移层110表面的坑140在金属沉积时可以引起扩散于半导体中的金属针的形成。小半径的金属尖端会导致电场的高局部集中，其通常随着金属凹痕曲率半径的减少而增加。电子从肖特基金属120隧穿到半导体中的高可能性会限制电流从金属流到半导体的热势垒，从而降低有效的势垒能量。然而，只要由于金属凹痕的势垒高度的最大减少不超过金属-半导体势垒高度Eb，就可以保持金属与半导体之间的能量势垒。半导体中的最大平均电场由雪崩击穿场Fa限制。因此，任何不比Dmax=Eb/Fa深的金属凹痕不会将势垒高度减少到零。
[0061]金属-半导体势垒高度Eb和雪崩击穿场Fa的值可以分别是，例如IeV和2MV/cm。因此，根据一个实施方式，不深于约5nm的任何坑可以确保坑对功率整流器件100的击穿性能的可以忽略的(或至少显著降低)的影响。
[0062]根据本实施方式，具有小于5nm深度以及大于约2 μ m的横向尺寸(或宽度)的浅凹痕，由于它们相对较大的曲率半径，会保持在表面上。至于图1，应当指出，漂移层表面上剩下的坑140的深度不是按照数量级按比例绘制的。可以提供给漂移层约0.7到1.1 μ m的厚度每100V所期望的电压。有利地，漂移层110的掺杂可以足够低，以便以额定的阻塞电压提供低于4H SiC雪崩击穿临界场的最大电场。
[0063]有利地，可以保护高功率整流器的器件的外围避免电场聚集作用。如图2所示，功率整流器件200的外围可以配置有离子注入P-型耗尽阻塞区212，以及可以抑制在功率整流器件200外围的电场尖峰的结终端(JT)区211。区211、212两者可以形成为围绕功率整流器件200的连续带。
[0064]P-型欧姆接触213可以提供给耗尽阻塞区212，其有利地使肖特基金属120的电位和JT区211的内围的电位几乎相等。连续肖特基金属的外围221 (在图2中仅仅示出轮廓221)可以完全重叠于漂移层210的表面，并且可以进一步位于欧姆接触区213内。
[0065]通过例如将约IO13CnT2的量注入受体，可以形成JT区211，以便形成结终端扩展(junction termination extension) (JTE)0应当明白，可以应用不同于使用JTE的技术的其他结终端技术。作为实例，浮动保护环(floating guard rings)阵列可以被用作结终端的手段。
[0066]参考图3，功率整流器件可以配置有在肖特基金属120下面的离子注入P-型耗尽阻塞314的紧密间隔的阵列。该紧密间隔的阵列可以给肖特基势垒提供静电屏蔽。在根据该实施方式的器件的金属-半导体界面处的电场可以有利地低于在非屏蔽功率整流器件中的电场。SiC肖特基二极管中的反向电流受隧穿控制，因此，减少在肖特基界面的电场会是有利的。邻近的耗尽阻塞314之间的紧密间距可以使静电屏蔽可行。
[0067]有利地，所述紧密间隔的邻近的耗尽阻塞之间的最大间距不会超过P-掺杂穿透深度的约6倍，这可以提供非常高的屏蔽。取决于在SiC中的穿透深度，这种关系可以例如与约I到5微米的邻近P-型耗尽阻塞314之间间距的范围相应。
[0068]在被屏蔽功率整流器件设计300中的漂移层110的顶部可以具有类似于在垂直场效应晶体管中通道(channel)的功能。通道的总体区域可以显著小于肖特基金属的总体区域，因为总体区域的一部分会被耗尽阻塞314占用。有用的功率整流器件横截面积的另外部分可以被邻近于耗尽阻塞314的区域占用，这是由于所述邻近的区域被pn结的固有电位耗尽。有利地，与漂移层110的主体的掺杂水平相比，漂移层110的近表面部分可以具有增加的系数为1.5到8的掺杂水平。所述近表面通道部分的厚度可以近似等于(接近)P-型耗尽阻塞314的注入深度。
[0069]有利地，离子注入P-型耗尽阻塞314的宽度不会超过它们之间的间距，这是因为被耗尽阻塞314占用的器件区域不可用于电子从阳极到阴极的垂直转移。
[0070]功率整流器件300可以进一步配置有在基板150背面的欧姆接触160。外延层叠层可以进一步包括缓冲层170，其可以抑制基板晶体缺陷对漂移层110晶体质量的影响。
[0071]根据一个实施方式，功率整流器件可以进一步配置有分布在漂移层110区域上的许多相对较大的浪涌电流pn 二极管(浪涌二极管)315。浪涌二极管315可以采用与外部P-型区域312相同的P-注入类型和欧姆接触。所有浪涌二极管315可以被肖特基势垒金属完全覆盖。
[0072]器件300可以进一步配置有用于电流浪涌状态的安全特征。沿器件200和300边缘的pn 二极管部分可以提供这样的安全特征，这是因为，由于少数载流子注入，在高电流密度下，Pn结会保留相对较低的正向电压降。然而，边缘的总体区域可以相对较小，这可以能够使得器件200保持相对较低的电流浪涌。浪涌二极管315阵列可以将浪涌电流分布在更大的范围上，因此，可以提供具有更高浪涌电流稳定性的器件300。有利地，浪涌二极管315的最小横向尺寸可以超过漂移层110厚度的两(2)倍。较小区域的浪涌二极管可以被邻近的肖特基势垒区域缩短，这在碳化硅中可以具有比pn 二极管更小的接通电压。
[0073]根据特定应用要求，可以选择被浪涌二极管315利用的肖特基势垒二极管区域的小部分。过于密集的浪涌二极管阵列会占用高比例的漂移层区域，而过于宽松的阵列会具有较低的可接受浪涌电流值。
[0074]浪涌二极管阵列不限于圆形二极管阵列。可以应用不同的浪涌二极管结构，像是例如具有超出漂移层厚度两(2)倍的带(条纹，stripe)宽度的pn 二极管带线性阵列。
[0075]如在图3中示出的，功率整流器件可以包括紧密间隔的耗尽阻塞314或分布在肖特基二极管区域上的浪涌二极管315阵列，或两者的组合。该器件还可以配置有沿整个外围的JTE区。
[0076]图4示出功率整流器件的横截面，该功率整流器件具有在基板450上提供的背面欧姆接触460，以及在基板450与漂移层410之间提供的缓冲层470。最小尺寸超出偏移层410厚度约两(2)倍的专用浪涌二极管415阵列可以提供在漂移层410的近表面部分416中，以便提供对浪涌电流状态的改善保护。每个浪涌二极管415可以设置有欧姆接触。
[0077]图5a至图5d示意性地示出根据本发明制造功率整流器件的方法的示例性实施方式。
[0078]在图5a中，提供包括SiC的漂移层510。漂移层可以在SiC基板150上外延生长。在其上提供有肖特基电极120的漂移层510的顶部表面包括不规则性，像是例如在漂移层510的外延生长期间以及在基板150的后续处理期间形成的坑540和台阶542。由于电场的局部集中，不规则性会增加由电子隧穿引起的泄漏电流的风险。
[0079]如图5b所示，牺牲层522，像是例如SiO2可以通过在漂移层510表面上沉积旋涂玻璃而提供。旋涂玻璃是一种玻璃类型，可以作为液体施加并且固化以在表面上形成氧化物层。由于液体特性，所述旋涂玻璃可以填充漂移层510的洞穴，并提供平滑化的表面。可以获得具有约50nm厚涂层的旋涂玻璃层。然而，可以使用更薄和更厚的两种涂层来形成牺牲层522。
[0080]利用类似于常规光致抗蚀剂的应用的技术，即在固化步骤后的旋转和烘烤，旋涂玻璃可以被应用。
[0081]牺牲层522的形成可以在低选择性等离子体蚀刻之后，像是例如在SF6和氩气体混合物中的感应耦合等离子体(ICP)蚀刻后。因此，可以以几乎相同的蚀刻速度蚀刻SiC和SiO2，这使得在牺牲层522上获得的形态能够转移到漂移层510的表面。
[0082]如图5c所示，在蚀刻工艺进程过程中，漂移层表面的任何突出部分最终会暴露于等离子体并被其蚀刻。
[0083]图5d示出平面化表面，其中蚀刻工艺持续直到牺牲层522已经从最深的凹痕中被去除。除坑540较低部分之外的所有不规则被去除。因此，表面比启动平面化之前更平滑，尤其是比生长时更平滑。该制造方法是有利的，因为其可以仅保留不深于约5nm坑540(在图5d中由Cl1指示)，这对所得的功率整流器件100的击穿性能具有降低作用。牺牲层522的表面形态已经被转移到漂移层510的表面。
[0084]还可以重复上述平面化，以便进一步增强表面的平滑度，如果使用的蚀刻工艺具有在牺牲层522与SiC之间的更高选择性，像是例如0.7，那么这是特别有利的。
[0085]图6a和图6b示出具有40nm深坑640的漂移层610的表面。使用具有氧化物-SiC选择性为0.9的等离子体蚀刻的单个平面化循环会将坑640的深度Cltl减少到约4nm (图6b)，这足以消除不期望的电场集中效应。通过重复步骤，即，在漂移层610顶部添加并蚀刻第二牺牲层622，可以进一步降低坑深度屯。可选地，如果需要，平面化循环的数量可以进一步增加。例如，如果平面化蚀刻的选择性(显著)偏离1，这会是有利的。
[0086]在将牺牲层622的形态转移到漂移层610表面的平面化蚀刻后，可以利用扫描电子显微镜(SEM)来验证已经去除所有氧化物622。
[0087]可以利用像是例如原子力显微镜(AFM)或隧道显微镜的表征技术，来监测剩下的坑640的实际深度。[0088]图7示意性地示出根据本发明实施方式制造功率整流器件的方法的框图。
[0089]如上所述，在包括基板的晶片上形成7001漂移层。该形成7001之后可以跟随注入步骤7010，其中，可以将例如铝离子注入以在漂移层中形成P型区。
[0090]接着，在漂移层上形成7002牺牲层，并且该牺牲层可以在抛光步骤7020过程中被CMP抛光，以便进一步改善表面形态，使得能够形成具有降低不规则的更加平滑的表面。
[0091]蚀刻步骤7003，或牺牲层的形态转移到漂移层之后，可以跟随利用SEM的检查步骤7030。可以添加该检查步骤7030，以便验证牺牲层的去除。
[0092]为了进一步降低可以由蚀刻工艺引起的表面不规则和损伤，退化步骤7004可以跟随在蚀刻工艺后。在包含氧的环境中，可以将晶片加热到900° C至1300° C之间的温度，使得表面被氧化。如果表面是SiC的硅晶面，氧化物可以是例如l_2nm，而对于SiC的碳化面，其可以是几十纳米或更厚。然后，可以通过HF蚀刻7005去除氧化物。
[0093]金属沉积7006之前，可以进行铝的离子注入7040，其中，在漂移层中形成p型耗尽阻塞网和/或pn 二极管阵列。表面还可以被抛光7050，以降低任何残余缺陷，其中，例如去除10_20nm的表面。
[0094]在一个实施例中，pn 二极管的制造包括以下步骤:在具有被蚀刻沟槽的P-基板上生长η-型SiC层，牺牲氧化物的沉积，氧化物的CMP以及平面化蚀刻。可以将通过CMP过程中在沟槽中心的氧化物的碟形蚀化(dishing)而获得的更加平滑的图案转移到SiC中。
[0095]在一个实施例中，可以沉积具有100_200nm厚度的CVD氧化物并形成图案，以便掩蔽(mask)注入的P-型层。然后，可以沉积具有60nm厚度的旋涂玻璃并在250° C下烘烤，之后通过平面化蚀刻去除在器件中心部分的旋涂玻璃。然后，可以对离子损伤退火，并通过清洗晶片背面的氧化物，沉积镍以及在960° C将其烧结而提供背面欧姆接触。
[0096]然后可以在HF中剥离(strip)残余氧化物，随后进行注入的退火。可选地，根据如上描述的实施方式通过CMP进一步改善表面，其中，制造功率整流器件的方法进一步包括，在将牺牲层的形态转移到漂移层的表面的步骤7003后，对漂移层的表面抛光。
[0097]然后可以沉积钛肖特基金属，随后将招接合垫(bonding pad)金属施加到正面(器件面)，并将金焊料金属施加到背面。
[0098]根据本发明实施方式注入SiC表面的平面化是有利的，这是因为其能够去除SiC的较少厚度。因此，可以实现材料去除的彻底控制，以便不过多地影响注入的P-阱(p-well)深度。
[0099]平面化可以在两个阶段实施，其中第一阶段去除在外延晶片生长时的生长坑10，第二平面化阶段可以在受体注入的退火后施加，以便去除由于活化退火可能会出现的表面缺陷。根据该实施方式的器件的屏蔽设计可以偏好对SiC具有较低势垒的金属，如钨(W)或钥(Mo)的使用。与由钛在400-450° C退火而提供的1200mV势垒高度相比，这样的金属会产生约800mV的势垒高度。W或Mo较低的势垒高度会致使较低的正向电压降。通过静电屏蔽与局部平面化表面的结合，可以实现较低的电流泄漏。
[0100]在一个实施例中，方向平行于功率整流器件I的pn 二极管阵列可以覆盖约10%至30%的肖特基势垒区域。
[0101]可以实施用大于IX IO14CnT2剂量的高剂量注入7010，以限定pn 二极管和沿肖特基势垒区域外围的pn 二极管边缘。可以实施另一个注入，以限定在整流器外围的JTE区311。JTE311的宽度可以是约20-60 μ m，或在最大阻塞电压时是耗尽区的宽度的至少两倍。金属接触可以覆盖至少几微米的JTE311。JTE311可以包括约1.1X IO13CnT2电活性受体的掺杂剂量的P型层。该掺杂剂可以是例如铝，利用300keV的注入能量和1.65 X IO1W2的注入剂量，将掺杂剂离子注入。在碳覆盖层下，可以在1650° C下实施注入退火30分钟，其中碳覆盖层可以通过硬烘烤的光致抗蚀剂在例如800° C的热处理形成。在注入后，可以在氧等离子体中去除碳覆盖层(carbon cap)。在剥离碳层后,结合例如图5和图7,可以实施如上所述的局部平面化。可以添加可选的CMP平面化步骤7040，以进一步改善表面形态。
[0102]pn二极管区可以用约200nm厚的氧化物掩蔽，以便避免不期望的P型材料的去除。这种更厚的氧化物掩膜可以朝向每个P-型区的中心部分偏移约2-3 μ m,以避免不期望的η-型区的掩蔽。
[0103]通过之前所述的烧结镍可以形成背面欧姆接触160。可以在提供欧姆接触的区域中在晶片顶面(器件面)的氧化物中打开阱。然后，可以沉积铝/钛金属叠层并形成图案，以便限定欧姆接触。可以在约950° C烧结铝/钛叠层以形成欧姆接触。由于与SiC是晶格匹配的金属间化合物Ti3SiC2的形成,提供招/钛接触的欧姆行为(Ohmic behavior)的化合物是已知的。在这个阶段，牺牲的氧化物522在缓冲的HF中可以从顶部表面被全部去除，此后，将基板被转移到沉积室中，在其中可以沉积钛肖特基金属120。然后，通过在顶部沉积铝垫金属并将其图案化，完成器件制造。可以将银焊料金属施加到晶片背面。器件还可以由聚酰亚胺保护。
[0104]在另一个实施例中，在外延生长后不久，用于肖特基-势垒功率整流器制造的半导体模板可以配置有局部平面化的表面。如上述实施方式所述，局部平面化可以去除深度大于约5nm的坑。这样的过程是有利的，因为可以获得具有降低形态缺陷数量的起始原料，以用于肖特基-势垒功率整流器的制造。根据该实施方式的外延晶片是有利的，因为它们可以简化肖特基-势垒功率整流器的制造。碳化硅晶片在其晶片边缘周围常常是有缺陷的，因此，可以应用适当的边缘切除。在许多情况下，基板区，典型地离晶片边缘几毫米，不会满足晶体或表面质量的要求。由于碳化硅晶片可以包含适当数量的粗糙缺陷，这会引起包含粗糙缺陷的任何功率器件不可避免的失效，所以本发明的实施方式是有利的。完全平面化(或平坦化)所述粗糙缺陷不是获得本实施方式的好处的要求。
[0105]一般来说，本发明的实施方式会产生配置有低掺杂(即3 X IO14到6 X IO16CnT3)外延层的半导体晶片，该外延层具有约4至100微米之间的厚度，并且施主掺杂水平与在约300V与15kV之间的理论击穿电压相应。由于这些层受坑和其他缺陷的影响更小，产生的击穿电压与应用已知的在4H SiC中碰撞电离率利用结构-特定掺杂曲线(structure-specificdoping profile)计算的击穿电压相对应。
[0106]虽然已经描述了具体的实施方式，本领域的技术人员应当理解，在所附权利要求限定的范围内，可以设想各种修改和变化。
【权利要求】
1.一种用于功率转换应用的功率整流器件(100)，包括:包括碳化硅的漂移层(110)，设置在所述漂移层上的肖特基电极(120)，所述肖特基电极和所述漂移层的表面提供肖特基接触(130 )，其中所述漂移层具有平面化的表面，使得所述漂移层的所述表面的任何坑(140)的深度近似小于Dmax=Eb/Fa，其中Eb是金属-半导体势垒高度，以及Fa是雪崩击穿场。
2.根据权利要求1所述的功率整流器件，其中直径或尺寸小于约2微米的所述漂移层的所述表面的任何坑的深度小于约5纳米。
3.根据前述权利要求中任一项所述的功率整流器件，进一步包括在其外围的结终端区(211)。
4.根据权利要求3所述的功率整流器件，进一步设置有P-型耗尽阻塞阵列(314)。
5.根据权利要求4所述的功率整流器件，其中所述漂移层的近表面部分(416)设置有比所述漂移层的其余部分的掺杂高1.5至8倍的掺杂，以及其中所述漂移层的近表面部分的深度近似等于所述P-型耗尽阻塞的所述结深度。
6.根据权利要求3至5中任一项所述的功率整流器件，进一步设置有分配在由所述结终端区所限定区域内的浪涌Pn 二极管阵列，其中任何的所述浪涌pn 二极管设置有欧姆接触并具有所述漂移层的所述厚度两倍的最小横向延伸。
7.制造功率整流器件的方法，包括:`形成(7001)包括碳化硅的漂移层，在所述漂移层的表面上形成(7002)牺牲层，将在所述牺牲层上获得的形态转移(7003 )到所述漂移层的所述表面，在所述漂移层上形成(7006)肖特基电极，所述肖特基电极和所述漂移层的所述表面提供肖特基接触。
8.根据权利要求7所述的制造功率整流器件的方法，其中所述将在所述牺牲层上获得的形态转移到所述漂移层的所述表面包括利用蚀刻工艺去除所述牺牲层。
9.根据权利要求8所述的制造功率整流器件的方法，其中所述蚀刻工艺是等离子体蚀刻。
10.根据权利要求8或9所述的制造功率整流器件的方法，其中所述蚀刻工艺在所述牺牲层与所述碳化硅之间的选择性在0.9至1.1的范围内。
11.根据权利要求7至10中任一项所述的制造功率整流器件的方法，其中所述牺牲层是氧化物层。
12.根据权利要求7至11中任一项所述的制造功率整流器件的方法，进一步包括，在将所述牺牲层的形态转移到所述漂移层的所述表面之前，抛光(7020 )所述牺牲层的所述表面。
13.根据权利要求7至12中任一项所述的制造功率整流器件的方法，进一步包括，在所述漂移层上形成所述肖特基电极之前，对所述漂移层的所述表面退火(7004 )。
14.根据权利要求7至13中任一项所述的制造功率整流器件的方法，进一步包括，在将所述牺牲层的所述形态转移到所述漂移层的所述表面之后，并在形成所述肖特基电极之前，对所述漂移层的所述表面抛光(7040 )。
15.根据权利要求7至14中任一项所述的制造功率整流器件的方法，进一步包括，在所述漂移层上形成所述肖特基电极之前，氧化并HF-蚀刻(7005 )所述漂移层的所述表面。
16.根据权利要求7至15中任一项所述的制造功率整流器件的方法，进一步包括，在所述漂移层形成之后，在所述漂移层中注入(7010)掺杂原子。
17.根据权利要求7至16中任一项所述的制造功率整流器件的方法，进一步包括，在所述漂移层上形成肖特基电极之前，在所述漂移层中注入(7030)掺杂原子。
18.一种半导体产品，包括η-型碳化硅基板，其具有设置在所述基板顶部的轻度掺杂外延η-型漂移层，其中所述外延层的所述表面是局部平面化的，使得任何坑小于5纳米，并且所述坑的横向延伸小于2微米。
19.根据权利要求18所述的半 导体产品，其中所述η-型碳化硅基板是4Η-碳化硅基板。
【文档编号】H01L29/872GK103515452SQ201310263921
【公开日】2014年1月15日 申请日期:2013年6月27日 优先权日:2012年6月27日
【发明者】安德烈·康斯坦丁诺夫 申请人:飞兆半导体公司