一种制造esd器件的方法、esd器件和显示面板的制作方法
【专利摘要】本发明公开了一种制造ESD器件的方法、ESD器件和显示面板，能够较好地解决阵列基板上积聚的静电电荷对未形成的ESD器件的破坏，提高阵列基板的良品率。该方法包括在ESD器件的制造过程中，通过构图工艺在基板上形成薄膜晶体管，以及与所述薄膜晶体管栅极和源极连接的第一引线，且将所述第一引线断开为至少两段引线段；或与所述薄膜晶体管栅极和漏极连接的第二引线，且将所述第二引线断开为至少两段引线段；在形成第一引线或第二引线的基板上，沉积钝化层薄膜，通过构图工艺在所述钝化层薄膜上形成用于连接引线段的过孔；在形成过孔的基板上沉积透明导电膜层，所述透明导电膜层通过过孔将所述引线段之间导通。
【专利说明】—种制造ESD器件的方法、ESD器件和显示面板
【技术领域】
[0001]本发明涉及显示【技术领域】，特别是涉及一种制造防静电击穿ESD (ESD，ElectroStatic Discharge)器件的方法、ESD器件和显示面板。
【背景技术】
[0002]在平板显示装置中，薄膜晶体管液晶显示器(TFT-LCD，Thin Film TransistorLiquid Crystal Display)具有体积小、功耗低、制造成本相对较低和无福射等特点，在当前的平板显示器市场占据了主导地位。有机发光二极管(OLED, Organic Light-EmittingDiode)，其显示技术与传统的LCD显示方式不同，无需背光灯，采用非常薄的有机材料涂层和玻璃基板，当有电流通过时，这些有机材料就会发光，因此具备轻薄、省电等特性。
[0003]在所述平板显示装置的制作过程中，静电击穿现象经常发生。静电击穿会导致显示装置中的阵列基板上的像素电路异常，严重时会导致阵列基板上的像素电路短路，阵列基板无法正常工作。因此需要在阵列基板上形成防静电器件以及时释放静电，防止阵列基板发生静电损伤。
[0004]一般地，通过一个或者若干个起开关作用的薄膜晶体管TFT和引线组成防静电器件，防静电器件中的不同引线分别作为静电的输入端和输出端，将静电从输入端经过TFT导出到输出端，或者静电在引线上逐渐衰减，达到释放静电的目的。但是在制作防静电器件的TFT和引线的过程中，不可避免地存在静电，由于此时ESD器件还未形成，因此不能够起到释放静电的作用，玻璃基板上积聚的静电电荷会击穿阵列基板中较薄弱的部分，因此积聚的静电电荷会在防静电器件形成之前将该防静电器件击穿，导致防静电器件损伤，不能够起到释放静电的作用。
【发明内容】
[0005]本发明实施例提供了一种制造防静电击穿ESD器件的方法、阵列基板和显示面板，能够较好地解决阵列基板上积聚的静电电荷对未形成的ESD器件的破坏，提高阵列基板的良品率。
[0006]一种制造防静电击穿ESD器件的方法，包括:在ESD器件的制造过程中，通过构图工艺在基板上形成薄膜晶体管，以及与所述薄膜晶体管栅极和源极连接的第一引线，且将所述第一引线断开为至少两段引线段；或与所述薄膜晶体管栅极和漏极连接的第二引线，且将所述第二引线断开为至少两段引线段；在形成第一引线或第二引线的基板上，沉积钝化层薄膜，通过构图工艺在所述钝化层薄膜上形成用于连接引线段的过孔；在形成过孔的基板上沉积透明导电膜层，所述透明导电膜层通过过孔将所述引线段之间导通在ESD器件的制造过程中，通过构图工艺在基板上依次形成栅极、有源层，源极和漏极，以及与所述栅极和源极连接的第一引线，且将所述第一引线断开为至少两段引线段；或通过构图工艺在基板上依次形成栅极、有源层，源极和漏极，以及与所述栅极和漏极连接的第二引线，且将所述第二引线断开为至少两段引线段；在形成第一引线或第二引线的基板上，沉积钝化层薄膜，通过构图工艺在所述钝化层薄膜上刻蚀出用于连接两段引线段的过孔；在形成过孔的基板上沉积透明导电膜层，所述透明导电膜层通过过孔将所述引线段之间导通。
[0007]—种通过上述方法制作的ESD器件，包括形成在基板上的薄膜晶体管TFT，其中:所述TFT的源极和栅极与第一引线相连，且所述第一引线包含至少两段断开的引线段；或所述TFT的栅极和漏极与第二引线相连，且所述第二引线包含至少两段断开的引线段；其中所述至少两段断开的引线段之间通过透明导电膜层电性相连。
[0008]一种显不面板,包括上述的ESD器件。
[0009]采用上述技术方案，在ESD器件的制造过程中，通过构图工艺在基板上依次形成薄膜晶体管，以及与薄膜晶体管栅极和源极连接的第一引线，且将所述第一引线断开为至少两段引线段；或与薄膜晶体管栅极和漏极连接的第二引线，且将所述第二引线断开为至少两段引线段；在形成第一引线或第二引线的基板上，沉积钝化层薄膜，通过构图工艺在所述钝化层薄膜上形成用于连接引线段的过孔；在形成过孔的基板上沉积透明导电膜层，所述透明导电膜层通过过孔将所述引线段之间导通。这样，在ESD器件形成之前，TFT基板上积聚的静电就不会损伤到未成形的ESD器件，而当透明导电膜层通过过孔沉积之后，将引线段导通，ESD器件又可以发挥其释放静电的作用，并且在TFT基板的制作过程中ESD器件中的透明导电膜层与本发明中的透明导电膜层在同一时间形成，这样在透明导电膜形成之前，阵列基板上聚集的静电电荷都不会接触到ESD器件，而透明导电膜形成后ESD器件已经可以发挥释放静电的作用，从而能够较好地解决阵列基板上积聚的静电电荷对未形成的ESD器件的破坏，提高阵列基板的良品率。
【专利附图】
【附图说明】
[0010]图1为本发明实施例中，提出的制造阵列基板的方法流程图；
[0011]图2为本发明实施例中，提出的通过构图工艺形成阵列基板的剖面示意图；
[0012]图3为本发明实施例中，提出的形成的防静电器件的俯视图；
[0013]图4为本发明实施例中，提出的阵列基板结构组成示意图；
[0014]图5为本发明实施例中，提出的ESD器件结构组成示意图；
[0015]图6为本发明实施例中，提出的ESD器件中第一引线结构组成示意图；
[0016]图7为本发明实施例中，提出的形成TFT结构组成示意图。
【具体实施方式】
[0017]针对现有技术中存在的玻璃基板上积聚的静电电荷会击穿阵列基板中较薄弱的部分，因此积聚的静电电荷会在防静电器件形成之前将该防静电器件击穿，导致防静电器件损伤，不能够起到释放静电的作用的问题，本发明实施例这里提出的技术方案中，在未形成ESD器件之前，将ESD器件的引线断开，最后在沉积钝化层薄膜之后，通过沉积的透明导电膜层将断开的引线电性相连。这样，在ESD器件形成之前，TFT基板上积聚的静电就不会损伤到未成形的ESD器件，而当透明导电膜层形成之后，ESD器件又可以发挥其释放静电的作用，并且ESD器件中导通引线段的透明导电膜层与制作阵列基板时需要的透明导电膜层在同时形成，这样在时间上可以避免静电电荷对EDS器件的损伤，提高阵列基板的良品率。
[0018]下面将结合各个附图对本发明实施例技术方案的主要实现原理、【具体实施方式】及其对应能够达到的有益效果进行详细地阐述。
[0019]本发明实施例提出一种制造阵列基板的方法，如图1所示，其具体处理流程如下述:
[0020]步骤11，在ESD器件的制造过程中，通过构图工艺在基板上形成薄膜晶体管，以及与薄膜晶体管栅极和源极连接的第一引线，或者是与薄膜晶体管栅极和漏极连接的第二引线。
[0021]在ESD器件的制造过程中，通过构图工艺在基板上形成薄膜晶体管时，依次形成薄膜晶体管的栅极、栅绝缘层、有源层、源极和漏极，以及与栅极和源极连接的第一引线，或者是与栅极和漏极连接的第二引线。
[0022]其中，在ESD器件的制造过程中，在形成引线时，引线可以与栅极和源极连接。弓丨线还可以与栅极和漏极连接。为便于阐述，本发明实施例中将与栅极和源极连接的引线称之为第一引线，将与栅极和漏极连接的引线称之为第二引线。
[0023]第一引线和第二引线包括至少两段断开的引线段。在制造ESD器件的过程中，包含至少两段断开的引线段的第一引线和第二引线，断开的引线段可以是形成完整的第一引线或第二引线后，通过刻蚀，将形成的完整的第一引线或第二引线断开。还可以是在形成第一引线或第二引线的时候，直接形成至少两段断开的引线段。断开的引线段可以在同一水平线上，也可以错开一定的角度。形成的引线段的宽度可以相同也可以不相同。
[0024]较佳地，本发明实施例这里提出的技术方案中，形成的引线段在同一水平线上，并且形成的引线段的宽度相同。
[0025]在形成第一引线或第二引线的时候，形成的至少两段引线段的第一引线可以和栅极同时形成，或形成的至少两段引线段的第一引线可以和源极、漏极同时形成。同样地，对于第二引线来说，形成的至少两段引线段的第二引线和栅极同时形成，或形成的至少两段引线段的第二引线和源极、漏极同时形成。下面就第一引线或第二引线的不同设置方法来分别进行详细阐述。
[0026]第一种方式:对于和栅极同时形成的第一引线或第二引线，其具体形成过程为:如图2所示，在基板600上沉积一层栅金属薄膜，形成栅金属层601。通过构图工艺形成第一引线和栅极，其中第一引线和栅极相连。形成的第一引线包含至少两个断开的引线段。断开的引线段可以是在掩膜过程中，直接形成的引线段，也可以是在形成完整的第一引线之后，采用刻蚀工艺将第一引线断开，从而形成包含至少两个引线段的第一引线。在形成栅金属层601的基板上，通过构图工艺依次形成栅绝缘层(图2中未示出)、有源层602以及源漏金属层603。在形成的源漏金属层603上，通过构图工艺形成过孔，并通过形成的过孔，将源极和栅极连接。
[0027]同样地，对于和栅极同时形成的第二引线来说，其具体实施原理和对于和栅极同时形成的第一引线相同，如图2所示，具体为:在基板600上沉积一层栅金属薄膜，形成栅金属层601。通过构图工艺形成第二引线和栅极，其中第二引线和栅极相连，形成的第二引线包含至少两个断开的引线段。断开的引线段可以是在掩膜过程中，直接形成的引线段，也可以是在形成完整的第二引线之后，采用刻蚀工艺将第二引线断开，从而形成包含至少两个引线段的第二引线。在形成栅金属层601的基板上，通过构图工艺依次形成栅绝缘层(图2中未示出)、有源层602以及源漏金属层603。在形成的源漏金属层603上，通过构图工艺形成过孔，并通过形成的过孔，将漏极和栅极连接。
[0028]具体地，第一引线或第二引线包含的两段引线段之间的距离可以为15-30微米。较佳地，两段引线段之间的距离可以为20微米。
[0029]第二种方式:对于与源极和漏极同时形成的第一引线或第二引线，其具体形成过程为:如图2所示，在基板600上沉积一层栅金属薄膜，形成栅金属层601。在形成栅金属层601之后，通过刻蚀工艺形成栅极。在形成栅金属层601的基板上，通过构图工艺依次形成栅绝缘层(图2中未示出)、有源层602以及金属层603。通过构图工艺形成过孔，并通过形成的过孔，将源极和栅极连接。在形成的源漏金属层603上，在形成源极和漏极的过程中，同时形成和源极连接的第一引线。形成的第一引线包含至少两个断开的引线段。断开的引线段可以是在掩膜过程中，直接形成的引线段，也可以是在形成完整的第一引线之后，采用刻蚀工艺将第一引线断开，从而形成包含至少两个引线段的第一引线。
[0030]同样地，对于和与源极和漏极同时形成的第二引线来说，其具体实施原理和对于与包含源极和漏极同时形成的第一引线相同，具体为:对于与包含源极和漏极同时形成的第一引线或第二引线，其具体形成过程为:如图2所示，在基板600上沉积一层栅金属薄膜，形成栅金属层601。通过刻蚀工艺，在栅金属层601上形成栅极。在形成栅金属层601的基板上，通过构图工艺依次形成栅绝缘层(图2中未示出)、有源层602以及源漏金属层603。通过构图工艺在源漏金属层603上形成源极和漏极，并通过构图工艺形成过孔，并通过形成的过孔，将源极和栅极连接。在形成的源漏金属层603上，在形成源极和漏极的过程中，同时形成和漏极连接的第二引线。形成的第二引线包含至少两个断开的引线段。断开的引线段可以是在掩膜过程中，直接形成的引线段，也可以是在形成完整的第二引线之后，采用刻蚀工艺将第二引线断开，从而形成包含至少两个引线段的第二引线。
[0031]具体地，第一引线或第二引线包含的两段引线段之间的距离可以为15-30微米。较佳地，两段引线段之间的距离可以为20微米。
[0032]步骤12，在形成第一引线或第二引线的基板上，沉积钝化层薄膜，通过构图工艺在所述钝化层薄膜上形成用于连接引线段的过孔。
[0033]步骤13，在形成过孔的基板上沉积透明导电膜层，透明导电膜层通过过孔将引线段之间导通。
[0034]具体地，透明导电膜层的材质和制造阵列基时形成的像素电极层的材质相同。在形成过孔的基板上沉积像素电极ITO层薄膜605，沉积的ITO薄膜605通过过孔606将断开的引线段导通，形成完整的第一引线或第二引线，第一引线或第二引线恢复导电功能。
[0035]由上述过程制作的包含防静电器件的阵列基板，形成的防静电器件的俯视图如图3所示。
[0036]由上述过程制作的第一种防静电器件，如图4所示，包括形成在基板101上的像素阵列102区域，位于像素阵列外围区域的至少一行防静电器件103。防静电器件103包括至少一个TFT201。这里以双向TFT为例来进行详细阐述。
[0037]具体如图5所示，TFT201的源极2011和栅极2013与第一引线202相连。其中，第一引线202由两段引线段301组成，引线段301之间通过导电膜层302电性相连。具体地，形成第一引线202的金属膜层是栅金属层或源漏金属层。
[0038]如图5所示，与TFT201的源极2011和栅极2013连接的第一引线202，与TFT201的栅极2013和漏极2012连接的第二引线203，是组成ESD器件的一部分，阵列基板上积聚的静电电荷，通过第一引线导入，如果电流较大的情况下，会使TFT打开，TFT工作，静电电荷会导出，从而起到防静电的作用。如果是TFT的正常工作电压，不能使ESD器件工作，这样ESD器件就不会影响TFT基板的正常显示。
[0039]但是，在ESD器件形成之前，阵列基板上也会聚集较多的静电电荷，此时由于ESD器件未完全形成，所以不能够起到静电释放的作用，较多的静电电荷，会使得尚未形成的ESD器件击穿。本发明实施例提出的技术方案中，第一引线202由两段引线段组成。在制作ESD器件时，由于第一引线202是由两段引线段组成的，因此在ESD器件形成之前，阵列基板制造过程中产生的静电电荷不会对尚未形成的ESD器件造成损伤。下面以第一引线为例来进行详细阐述。
[0040]如图6所示，第一引线202由两段引线段组成，分别是引线段3011和引线段3012，在ESD器件形成之前，引线段3011和引线段3012之间是不连通的。在ESD器件形成之前，当阵列基板上聚集较多的静电电荷时，假设在图6中所示的A区域，静电电荷聚集的较多时，会流入第一引线202中的引线段3011中，此时引线段3011和引线段3012之间是不连通的，因此静电电荷不能够流入到TFT201中，因此不会对未形成的ESD器件造成损伤，并且静电电荷是在引线段3011中进行传导，因此引线段3011的电阻也可以将静电电荷全部或部分消耗掉。
[0041]较佳地，如图7所示，TFT201包括覆盖该TFT201的保护层401，导电膜层302位于保护层401之上，通过过孔402将图3中的引线段3011和引线段3012电性相连。从而实现将引线段3011和引线段3012导通，形成最终的ESD器件。
[0042]具体地，引线段3011和引线段3012之间的距离为15-30微米。
[0043]一种较佳地实现方式，引线段3011和引线段3012之间的距离可以为20微米。
[0044]本发明实施例提出的防静电器件中，所述防静电器件包括多个TFT201，各TFT201之间可以相互串联连接；或各TFT201之间相互并联连接。
[0045]在阵列基板的制造过程中，由于像素阵列区域或者公共电极区域经常接触静电来源，静电电荷会在像素阵列区域或公共电极区域积聚，在第二层像素电极未完成前，阵列基板上的ESD器件还不能够起到释放静电的作用，并且在阵列基板上，ESD器件设置时，ESD自身的结构又比较紧凑，因此会在ESD器件形成之前被阵列基板上积聚的静电电荷击穿，被静电击穿的器件不能起到释放静电的作用，从而失效。在后续的制造阵列基板的过程中，像素阵列区域或者公共电极Vcom区域产生的静电将不能得到释放，则未被释放的静电会击穿像素，采用本发明实施提出的技术方案，可以较好地避免ESD器件在形成之前失效。
[0046]由上述过程制作的第二种包含防静电器件的阵列基板，如图4所示，包括形成在基板101上的像素阵列102区域，位于像素阵列外围区域的至少一行防静电器件103。防静电器件103包括至少一个TFT201。仍然以双向TFT为例来进行详细阐述。具体如图5所示，TFT201的栅极2013和漏极2012与第二引线203相连。其中，第二引线203中由两段引线段301组成，引线段301之间通过导电膜层302电性相连。具体地，形成第二引线203的金属膜层是栅金属层或源漏金属层。
[0047]如图5所示，与TFT201的栅极2013和漏极2012连接的第二引线203，是组成ESD器件的一部分，阵列基板上积聚的静电电荷，通过第一引线或第二引线导入，如果静电比较强的情况下，会使TFT打开，TFT工作，静电电荷会导出，从而起到防静电的作用。如果是静电比较弱的情况下，静电电荷会在第一引线和第二引线中消耗，从而也能够起到防静电的作用。
[0048]但是，在ESD器件形成之前，阵列基板上也会聚集较多的静电电荷，此时由于ESD器件未完全形成，所以不能够起到静电释放的作用，较多的静电电荷，会使得尚未形成的ESD器件击穿。本发明实施例这里提出的技术方案中，第二引线203中的至少一条引线，由两段引线段组成。在制作ESD器件时，由于第二引线203是由两段引线段组成的，因此在ESD器件形成之前，阵列基板制造过程中产生的静电电荷不会对尚未形成的ESD器件造成损伤。
[0049]具体地，引线段和引线段之间的距离为15-30微米。
[0050]一种较佳地实现方式，引线段和引线段之间的距离可以为20微米。
[0051]本发明实施例这里提出的阵列基板中，防静电器件中包括多个TFT201，本发明实施例一这里提出的技术方案中，是以双向TFT为例来进行详细阐述的。各TFT201之间相互串联连接，或各TFT201之间相互并联连接。
[0052]相应地，本发明实施例这里还提出一种显示面板，包含上述提出的ESD器件。
[0053]本发明实施例上述提出的技术方案中，在ESD器件形成之前，TFT基板上积聚的静电就不会损伤到未成形的ESD器件，而当透明导电膜层形成之后，ESD器件又可以发挥其释放静电的作用，并且在TFT基板的制作过程中ESD器件中的透明导电膜层与本发明中的透明导电膜层在同一时间形成，这样在透明导电膜形成之前，阵列基板上聚集的静电电荷都不会接触到ESD器件，而透明导电膜形成后ESD器件已经可以发挥释放静电的作用，从而能够较好地解决阵列基板上积聚的静电电荷对未形成的ESD器件的破坏，提高阵列基板的良品率。
[0054]尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
[0055]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【权利要求】
1.一种制造防静电击穿ESD器件的方法，其特征在于，包括: 在ESD器件的制造过程中，通过构图工艺在基板上形成薄膜晶体管，以及与所述薄膜晶体管栅极和源极连接的第一引线，且将所述第一引线断开为至少两段引线段；或与所述薄膜晶体管栅极和漏极连接的第二引线，且将所述第二引线断开为至少两段引线段； 在形成第一引线或第二引线的基板上，沉积钝化层薄膜，通过构图工艺在所述钝化层薄膜上形成用于连接引线段的过孔； 在形成过孔的基板上沉积透明导电膜层，所述透明导电膜层通过过孔将所述引线段之间导通。
2.如权利要求1所述的方法，其特征在于，形成的至少两段引线段的第一引线和栅极同时形成；或 形成的至少两段引线段的第一引线和源极、漏极同时形成。
3.如权利要求1所述的方法，其特征在于，形成的至少两段引线段的第二引线和栅极同时形成；或 形成的至少两段引线段的第二引线和源极、漏极同时形成。
4.如权利要求1所述的方法，其特征在于，所述透明导电膜层的材质和制造阵列基板时形成的像素电极层的材质相同。
5.根据权利要求1所述的方法，其特征在于，所述两段引线段之间的距离为15-30微米。
6.根据权利要求5所述的方法，其特征在于，所述两段引线段之间的距离为20微米。
7.—种通过权利要求1?6任一方法制作的ESD器件,其特征在于,包括形成在基板上的薄膜晶体管TFT，其中: 所述TFT的源极和栅极与第一引线相连，且所述第一引线包含至少两段断开的引线段；或 所述TFT的栅极和漏极与第二引线相连，且所述第二引线包含至少两段断开的引线段； 其中所述至少两段断开的引线段之间通过透明导电膜层电性相连。
8.—种显示面板，其特征在于，包括权利要求7所述的ESD器件。
【文档编号】H01L23/60GK103441119SQ201310281912
【公开日】2013年12月11日 申请日期:2013年7月5日 优先权日:2013年7月5日
【发明者】蔡振飞, 郝昭慧 申请人:京东方科技集团股份有限公司, 北京京东方显示技术有限公司