蚀刻金属层的方法和用其制造半导体器件的方法
【专利摘要】本发明提供蚀刻金属层的方法和用所蚀刻的金属层制造半导体器件的方法。包括金属层和金属层上的掩模层的晶片可以被装载到处理腔室中。蚀刻气体可以被供应到处理腔室中以蚀刻被掩模层暴露的金属层。在蚀刻工艺之后，掩模层可以被去除。蚀刻气体可以包括磷（P）和氟（F）。RF功率可以被连续地或选择性地供应到处理腔室，或者不同电平的RF功率可以被选择性地供应。蚀刻气体可以在RF功率断开或处于低电平时被供应到处理腔室。表面活化气体可以在RF功率导通或处于高电平时被供应。
【专利说明】蚀刻金属层的方法和用其制造半导体器件的方法
【技术领域】
[0001]本文描述的发明构思涉及蚀刻金属层的方法和用蚀刻的金属层制造半导体器件的方法。
【背景技术】
[0002]半导体器件因其小尺寸、多功能性能和低制造成本而被广泛用于电子产业。数据存储半导体器件可用于存储逻辑数据。随着技术发展，数据存储器件变得更高度地集成。因而，组成数据存储器件的元件之间的宽度和空间减小。
[0003]除增大的集成度之外，还需要数据存储器件的高可靠性。然而，随着集成度增加，更难以确保数据存储器件的可靠性。因而，正在进行研究以提高高集成度数据存储器件的可靠性。
【发明内容】
[0004]本发明构思的实施方式可以提供用于制造半导体器件的方法，所述方法能够有效地蚀刻金属层。
[0005]在一个方面中，一种蚀刻金属层的方法可以包括:将晶片装载到处理腔室中，该晶片包括金属层和在金属层上的掩模层。蚀刻气体可以被供应到处理腔室中以蚀刻被掩模层暴露的金属层，并且掩模层可以被去除。蚀刻气体可以包括磷(P)和氟(F)。
[0006]在一个实施方式中，蚀刻气体可以包括PF3。
[0007]在另一实施方式中，该方法还可以包括:排出处理腔室中装的气体。所排出的气体可以包括金属-PF3化合物，并且所排出的气体中金属-PF3化合物的重量比可以在大约3wt%至大约10wt%。
[0008]在又一实施方式中，将蚀刻气体供应到处理腔室中以蚀刻金属层还可以包括:向处理腔室内施加RF功率，以将蚀刻气体的至少一部分转变为等离子态。
[0009]在再一实施方式中，施加RF功率到处理腔室中还可以包括:交替且反复地施加第
一功率和第二功率，其中第二功率小于第一功率。
[0010]在另一实施方式中，可以在施加第一功率的时间之间间歇地供应蚀刻气体。
[0011]该方法还可以包括:将表面活化气体供应到处理腔室中。表面活化气体可以在施加第一功率时被供应。
[0012]金属层可以包括钴(Co)、钼(Pt)、钯(Pd)、镁(Mg)、铁(Fe)、铱(Ir)、铑(Rh)和其任意合金中的至少一种。
[0013]在蚀刻金属层时，晶片的温度可以是大约50摄氏度至大约150摄氏度。
[0014]根据另一方面，一种用于制造半导体器件的方法可以包括:在衬底上形成磁结构和在磁结构上形成掩模层。被掩模层暴露的磁结构可以被蚀刻以形成磁隧道结。磁结构的至少一部分可以由包括磷(P)和氟(F)的蚀刻气体蚀刻。
[0015]在一个实施方式中，蚀刻所述磁结构可以包括将蚀刻气体的至少一部分转变成等离子态。
[0016]蚀刻磁结构可以在处理腔室中执行。在一个实施方式中，该方法还可以包括排出处理腔室中装的气体。所排出的气体可以包括金属-PF3化合物，所排出的气体中金属-PF3化合物的重量比可以是例如大约3wt%至大约10wt%。
[0017]磁结构可以包括第一层，所述第一层包含钴(Co)、钼(Pt)、钯(Pd)、镁(Mg)、铁(Fe)、铱(Ir)、铑(Rh)和其任何合金中的至少一种。第一层可以由包括磷(P)和氟(F)的蚀刻气体蚀刻。
[0018]在另一实施方式中，磁结构还可以包括第二层，所述第二层不包含钴(Co)、钼(Pt)、钯(Pd)、镁(Mg)、铁(Fe)、铱(Ir)、铑(Rh)和其任何合金。第二层可以由与包括磷(P)和氟(F)的蚀刻气体不同的材料蚀刻。
【专利附图】
【附图说明】
[0019]本发明构思将因附图及其详细说明而变得更明显。
[0020]图1是示出用于执行根据本发明构思的一些实施方式的蚀刻工艺的蚀刻装置的截面图；
[0021]图2是根据本发明构思的一些实施方式的蚀刻工艺的流程图；
[0022]图3和图4是晶片的截面图，示出根据本发明构思的一些实施方式的蚀刻工艺；
[0023]图5至图8是根据本发明构思的多种实施方式的蚀刻工艺的时序图；
[0024]图9是存储器结构的截面图，用于进一步示出根据本发明构思的一些实施方式的用于制造半导体器件的方法；
[0025]图10是存储器结构的截面图，用于进一步示出根据本发明构思的其它实施方式的用于制造半导体器件的方法；
[0026]图11是示出包括根据本发明构思的实施方式形成的半导体器件的存储系统的示例的示意性框图；
[0027]图12是示出包括根据本发明构思的实施方式形成的半导体器件的存储卡的示例的示意性框图；以及
[0028]图13是示出包括根据本发明构思的实施方式形成的半导体器件的信息处理系统的示例的示意性框图。
【具体实施方式】
[0029]现在，将参考附图更全面地描述本发明构思，在附图中示出了本发明构思的示例性实施方式。本发明构思的优点和特征及其实现方法将因以下示例性实施方式而明显，将参考附图更详细地描述以下示例性实施方式。然而，应该注意，本发明构思不限于以下示例性实施方式，而是可以以多种形式实现。因此，示例性实施方式仅被提供用于公开本发明构思且辅助本领域技术人员理解本发明构思。在图中，本发明构思的实施方式不限于在此提供的特定示例，其特征可以为了清晰被放大。
[0030]在此使用的术语仅用于描述【具体实施方式】，不意欲限制本发明。在此使用时，单数术语也旨在包括复数术语，除非上下文清晰地另外表示。在此使用时，术语“和/或”包括一个或多个相关列举项目的任意和所有组合。将理解，当元件被称为“连接”或“耦接”到另一元件时，它可以直接连接或耦接到所述另一元件或者可以存在居间元件。
[0031]类似地，将理解，当元件诸如层、区域或基板被称为在另一元件“上”时，它可以直接在所述另一元件上，或者可以存在居间元件。相反，术语“直接”指的是不存在居间元件。还将理解，当在此使用时，术语“包括”、“包含”表示所述特征、整数、步骤、操作、元件和/或部件的存在，但是不排除一个或更多其它特征、整数、步骤、操作、元件、部件和/或其组的存在或添加。
[0032]另外，可使用稍微示意性的截面图作为本发明构思的示例性视图来描述详细说明中的实施方式。在示例性视图中示出的各个特征和元件的形状可以根据制造技术和/或容许的误差而被改变。因此，本发明构思的实施方式不限于示例性视图中示出的特定形状，而是可以包括例如可以根据期望的制造工艺产生的其它形状。图中示范的区域可具有其它一般性性能，其用于示出在各个实施方式中的元件的特定形状。然而，这不应被理解为限制本发明构思的范围。
[0033]还将理解，虽然术语第一、第二、第三等可以在此使用以说明不同的元件，但是这些元件不应受这些术语限制。而是，这些术语仅用于将一个元件与另一元件区分开。因而，一些实施方式中的第一元件可以在其它实施方式中被称为第二、第三等元件(反之亦然)，而不脱离本发明构思的教导。在此说明和示出的本发明构思的多个方面的示例性实施方式包括它们的互补配对物。相同的附图标记或相同的参考符号在整个说明书中表示相同的元件。
[0034]此外，在此可以参考作为理想化的示例性图示的截面图和/或平面图描述示例性实施方式。因此，由于例如制造技术和/或公差引起的图示形状的偏离是可以预期的。因而，示例性实施方式或本发明构思均不应被理解为限于在此示出的区域的具体形状，而是将包括例如由制造引起的形状的偏离。例如，被示为矩形的蚀刻区域通常将具有圆化或弯曲的特征。因而，图中示出的区域本质上是示意性的，它们的形状不意欲示出装置的区域的实际形状，并且不意欲限制本发明构思的范围。
[0035]图1是示出蚀刻装置I的截面图，该装置用于执行根据本发明构思的多种实施方式的蚀刻工艺。参考图1，蚀刻装置I可以包括晶片10可以被装载到其中的处理腔室7。蚀刻装置可以包括彼此面对的下电极3和上电极4。下电极3可以连接到用于施加射频(RF)功率的电源5。上电极4可以接地，或被施加以RF功率，此RF功率具有与施加到下电极3的RF功率的频带不同的频带。
[0036]在另一实施方式中，上电极4可以被施加以与用于产生等离子体的电源相应的RF功率，下电极3可以被施加以与用于控制碰撞晶片10的离子的能量的偏置功率相应的RF功率。
[0037]蚀刻装置还可以包括用于将蚀刻气体供应至处理腔室7中的气体流入通道GI和用于在蚀刻工艺之后排出反应气体的气体流出通道G0。然而，蚀刻装置I中的元件和元件的布置不限于所示出的实施方式，而是可以被修改而不脱离本发明原理。
[0038]图2是工艺流程图，示出根据本发明构思的多个实施方式的蚀刻工艺。图3和图4是晶片的示意性截面图，其帮助示出根据本发明构思的原理的蚀刻工艺。
[0039]参考图1至图4，现在将描述根据本发明构思的原理的蚀刻工艺。在第一步骤(SI)期间，晶片10可以被装载到处理腔室7中。晶片10可以包括衬底100和在衬底100上的金属层110。衬底100可具有半导体基结构，诸如硅、绝缘体上硅(SOI)、硅-锗(SiGe)、锗(Ge)或镓-砷(GaAs)。金属层110可以包括钴(Co)、钼(Pt)、钯(Pd)、镁(Mg)、铁(Fe)、铱(Ir)、铑(Rh)和其任何合金中的至少一种。掩模层105可以被设置在金属层110上。例如，掩模层105可以包括光致抗蚀剂和/或氮化硅。
[0040]在晶片10被装载到处理腔室7中之后，RF功率可以在第二步骤(S2)期间被施加到处理腔室7。在一个实施方式中，RF功率可以以大约13MHz至大约IOOMHz的频率被施加。然后，在第三步骤(S3)期间，表面活化气体可以被注入到处理腔室7中。表面活化气体可以减小由掩模层105暴露的金属层110的表面的原子之间的结合能，使得蚀刻气体可以更容易地与金属层110反应。例如，表面活化气体可以包括!12、順3、0)、0)2、抱、他、八1.、Kr、Xe、N2和O2中的至少一种。
[0041]然后，在第四步骤(S4)期间，蚀刻气体可以被注入到处理腔室7中。例如，蚀刻气体可以包括磷(P)和氟(F)。例如，蚀刻气体可以包括三氟化磷(PF3)。
[0042]可以使用由电源5供应的RF功率将至少一部分蚀刻气体转变成等离子态。例如，如果蚀刻气体包括PF3气体，则PF3气体可以被转变为包括PF3Sg (PF3*)、PF2S? (PF2*)、P基团(P*)和/或F基团(F*)的等离子体气体。PF3基团(PF3*)的量可以大于其它基团的量。例如，PF3基团(PF3*)的量可以等于或大于由PF3气体产生的基团的总量的大约40%。金属-PF3化合物比由金属层110中的金属与其它基团的反应形成的其它化合物更易挥发。虽然在等离子体中金属-PF3化合物可以被再分解成金属和PF3，但是金属-PF3化合物的再分解率低于其它化合物的再分解率。
[0043]如图3所示，PF3基团(PF3*) A2可以与金属原子Al反应以形成金属-PF3化合物A3。例如，金属-PF3 化合物 A3 可以包括 Pt (PF3) 4、Pd (PF3) 4、Ir (PF3) 4、Rh (PF3) 4、Co (PF3) 4、Mg (PF3) 4或Fe (PF3) 4。然后，处理腔室气体可以通过气体流出通道GO被排出。因此，被排出的气体可以包括金属-PF3K合物。例如，金属-PF3K合物的重量比可以在所排出气体的大约3wt%至大约10wt%之间。
[0044]在传统的蚀刻工艺中，典型的蚀刻气体可以与钴(Co)、钼(Pt)、钯(Pd)、镁(Mg)、铁(Fe)、铱(Ir)和铑(Rh)中的一种反应，由此形成反应物化合物(在下文中，被称为“反应物”)。在这种情况下，该反应物可具有比由一般蚀刻气体与其它金属、硅和/或氧化硅之一的反应形成的化合物低的饱和蒸气压。因而，钴(Co)、钼(Pt)、钯(Pd)、镁(Mg)、铁(Fe)、铱(Ir)和错(Rh)的反应速度可以比其它金属、娃和/或氧化娃的反应速度慢，因此反应物在暴露表面上的再沉积速率可以是显著的。结果，蚀刻对象的侧壁轮廓可以因该反应物而变得倾斜，或者层间电短路可能因再沉积的反应物而发生。
[0045]然而，根据本发明构思的原理，通过与金属反应形成的化合物在蚀刻工艺中具有大的挥发性，使得蚀刻工艺具有与化学蚀刻工艺的特性类似的特性。因而，如图4所示，根据这些原理的蚀刻工艺之后的金属层110的侧壁SD可以自掩模层105的侧壁横向凹进。另外，因为在等离子体中蚀刻反应物的再分解速度低，所以可以基本上防止侧壁SD的倾斜蚀刻以及层间电短路。
[0046]根据本发明构思的一些实施方式的蚀刻工艺可以在低温下执行。例如，在蚀刻工艺期间，晶片10的温度可以在大约50摄氏度至大约150摄氏度之间。因而，还可以基本上防止形成在晶片10上的半导体 器件的元件因蚀刻工艺中处理腔室的高温而劣化。在蚀刻工艺期间，处理腔室7中的压力可以在大约0.1托至大约I托之间。
[0047]在蚀刻工艺结束之后，可以在第五步骤(S5)期间去除掩模层105。例如，掩模层105可以通过灰化工艺被去除。在另一实施方式中，掩模层105可以使用湿法清洗工艺被去除。例如，湿法清洗工艺可以包括在晶片10上执行的SPM处理工艺和/或APM处理工艺。例如，SPM处理工艺可以用硫酸和过氧化氢的混合溶液来执行。硫酸与过氧化氢的体积比率可以在大约1:1至大约1:4之间。例如，APM处理工艺可以使用氢氧化铵、过氧化氢和水的混合溶液执行。例如，氢氧化铵、过氧化氢和水之间的体积比率可以在大约1:1:5至大约
0.05:1:5 之间。
[0048]图5至图8是时序图，示出根据本发明构思的多个实施方式的蚀刻工艺中各个步骤的时序。现在将额外参照图5至图8进一步详细描述这些多个实施方式。
[0049]如图5所示，蚀刻工艺期间施加到处理腔室7的RF功率可以被反复地导通和断开。例如，通电状态期间RF功率可以在大约160W至大约240W之间。如图5进一步显示，蚀刻气体可以在断电状态(例如在通电状态之间)期间被供应到处理腔室7中。换言之，施加RF功率和供应蚀刻气体的步骤可以在蚀刻工艺期间被交替和反复地执行。通过在RF功率断电时间期间供应蚀刻气体，金属和蚀刻气体的反应物的再分解速率可以进一步减小。例如，蚀刻气体的流速可以在大约3scm (标准立方米)/min至大约10scm/min之间。
[0050]表面活化气体的供应流速可以被控制为与RF功率的供应相应。例如，RF功率通电状态期间表面活化气体的供应量G2可以大于RF功率断电状态期间表面活化气体的供应量G1。例如，在一个实施方式中，通电状态期间表面活化气体的第二供应量G2可以在大约SOscm至大约120scm之间，而断电状态期间表面活化气体的第一供应量Gl可以在大约IOscm至大约50scm之间。
[0051]施加RF功率和供应蚀刻气体的循环可以以大约IOOmsec (毫秒)至大约IOOOmsec之间的周期反复执行。例如,tl和t2之间的时间可以在大约50msec至大约500msec之间，tl和t3之间的时间可以在大约IOOmsec至大约IOOOmsec之间。
[0052]图6不出了结合本发明构思的原理的另一实施方式。如图6所不,第一 RF功率Pl和第二 RF功率P2可以被交替地和反复地施加。第一 RF功率Pl可以小于第二 RF功率P2。例如，第二 RF功率P2可以在大约160W至大约240W之间，第一 RF功率Pl可以在大约20W至大约IOOW之间。蚀刻气体可以间断地在施加第二功率P2的时间之间被供应(即，蚀刻气体可以在施加第一功率Pl的同时被供应)。
[0053]图7示出了结合本发明构思的原理的另一实施方式。如图7所示，RF功率可以被反复地导通和断开，而蚀刻气体和表面活化气体被连续地供应。或者，在另一实施方式中，如图8所示，蚀刻气体和表面活化气体可以被交替地供应，且RF功率可以被连续地施加。
[0054]图9是存储器结构MSl的截面图，其可以用于示出根据本发明构思的各个实施方式的用于制造半导体器件的方法。参考图9，根据本发明构思的一些实施方式构造的半导体器件可以包括磁隧道结(MTJ)。例如，该半导体器件可以是水平取向的磁存储器件，其中磁性层的磁化方向基本上平行于设置在磁性层之间的隧道势垒层的顶表面。
[0055]如图9所示，磁结构MSl可以形成在衬底200上。磁结构MSl可以包括顺序层叠在衬底200上的参考层PL、隧道势垒层TL和自由层FL。例如，衬底200可以包含半导体基结构，诸如硅、绝缘体上硅(SOI)、硅-锗(SiGe)、锗(Ge)或镓-砷(GaAs)。衬底200可以是用第一导电类型的掺杂剂掺杂的衬底。例如，衬底200可以是用P型掺杂剂轻掺杂的P型硅衬底。参考层PL可以包括钉扎层PI和钉扎层PI上的被钉扎层PE。钉扎层PI可以包括反铁磁材料。例如，钉扎层 PI 可以包括 PtMn、IrMn、MnO、MnS、MnTe、MnF2、FeCl2、FeO、CoCl2、CoO、NiCl2、NiO和/或Cr中的至少一种。在一实施方式中，钉扎层PI可以包括一种或多种贵金属。该贵金属可以包括钌(Ru)、错(Rh)、|fi(Pd)、锇(Os)、铱(Ir)、钼(Pt)、金(Au)和/或银(Ag)中的至少一种。
[0056]被钉扎层PE可具有被钉扎层PI固定的磁化方向。被钉扎层PE可以包括第一磁性层221和223、以及第一非磁性层222。第一非磁性层222可以设置在第一磁性层221和223之间。第一磁性层221和223的磁化方向可以彼此反平行地被固定。第一磁性层221和223可以包括铁磁材料。例如，第一磁性层221和223可以包括CoFeB、Fe、Co、N1、Gd、Dy、CoFe、NiFe、MnAsΛ MnB1、MnSbΛ CrO2Λ MnOFe2O3' FeOFe2O3' NiOFe2O3' CuOFe2O3λ Mg0Fe203、EuO和/或Y3Fe5O12中的至少一种。第一非磁性层222可以包括贵金属。例如，第一非磁性层222可以包括钌(Ru)、铱(Ir)和/或铑(Rh)中的至少一种。
[0057]隧道势垒层TL可以包括非磁性绝缘材料。例如，隧道势垒层TL可以包括氧化镁、氧化钛、氧化铝、镁锌氧化物和镁硼氧化物中的至少一种。自由层FL可以包括具有可变磁化方向的材料。自由层FL可以包括第二磁性层231和233、以及第二非磁性层232。第二非磁性层232可以设置在第二磁性层231和233之间。第二磁性层可以包括铁磁材料。例如，第二磁性层 231 和 233 可以包括卩68、卩6、(:0、附、6(1、07、(:0卩6、附卩6、]\11^8、]\11^1、]\111513、CrO2、MnOFe2O3、FeOFe2O3、NiOFe2O3、CuOFe2O3、MgOFe2O3、EuO 和 / 或 Y3Fe5O12 中的至少一种。第二非磁性层232可以包括钌(Ru)、铱(Ir)和/或铑(Rh)中的至少一种。
[0058]自由层FL和参考层PL可以通过溅射工艺或等离子体增强化学气相沉积(PE-CVD)工艺形成。掩模层240可以形成在自由层FL上。掩模层240可以包括光致抗蚀剂和/或氮化硅。
[0059]可以使用掩模层240作为蚀刻掩模来构图磁结构MS1，由此形成磁隧道结(MTJ)。可以使用之前参考图1至图8描述的蚀刻工艺(在下文中，被称为“第一蚀刻工艺”)中的一种或多种来构图构成磁结构MSl的层的至少一部分。
[0060]例如，磁结构MSl可以包括第一层和第二层，第一层包括钴(Co)、钼(Pt)、钯(Pd)、镁(Mg)、铁(Fe)、铱(Ir)、铑(Rh)或其任何合金，第二层不包括钴(Co)、钼(Pt)、钯(Pd)、镁(Mg)、铁(Fe)、铱(Ir)、铑(Rh)和其任何合金。第一层可以使用第一蚀刻工艺来构图，第二层可以使用与第一蚀刻工艺不同的第二蚀刻工艺来构图。 [0061]在一个实施方式中，第二蚀刻工艺可以是使用除了 PF3之外的至少一种材料作为蚀刻气体的蚀刻工艺。例如，第二蚀刻工艺可以使用包括SF6、NF3> Cl2, CH3OH, CH4, CO、NH3和/或Ar的蚀刻气体。可以使用第一蚀刻工艺来构图参考层PL的一部分，可以使用第二蚀刻工艺来构图磁结构MSl的其余层。
[0062]图10是磁结构MS2的截面图，用于示出根据结合本发明构思的其它实施方式的制造半导体器件的方法。在一个实施方式中，半导体器件可以是垂直磁存储器件，其中磁性层的磁化方向基本上垂直于磁性层之间的隧道势鱼层的顶表面取向。为简单起见，关于与上述实施方式中的元件相同的元件的说明将被省略或仅被简要提及。
[0063]参考图10，磁结构MS2可以设置在衬底300上。磁结构MS2可以包括顺序地层叠在衬底300上的参考层PL、隧道势垒层TL和自由层FL。参考层PL可具有被固定在一个方向上的磁化方向；自由层FL可具有一磁化方向，此磁化方向可在与参考层PL的被固定的磁化方向平行的方向和与参考层PL的被固定的磁化方向反平行的方向之间变化。自由层FL和参考层PL的磁化方向可以基本上垂直于隧道势鱼层TL的顶表面。
[0064]例如，参考层PL和自由层FL每个均可以包括垂直磁性材料(例如，CoFeTbXoFeGd和/或CoFeDy)、具有Lltl结构的垂直磁性材料、六角密堆(HCP)晶格结构的CoPt和/或层叠结构中的至少一种。具有Lltl结构的垂直磁性材料可以包括具有Lltl结构的FePt、具有Ll0结构的FePcU具有Lltl结构的CoPd和具有Lltl结构的CoPt中的至少一种。层叠结构可以包括交替且重复层叠的磁性层和非磁性层。例如，层叠结构可以包括(Co/Pt)n、(CoFe/Pt) n、(CoFe/Pd)n> (Co/Pd)η> (Co/Ni)η> (CoNi/Pt)η> (CoCr/Pt)η 和 / 或(CoCr/Pd)η (其中‘η’表示磁性层和非磁性层的层叠数)中的至少一种。
[0065]参考层PL可以比自由层FL厚，和/或参考层PL的矫顽力可以比自由层FL的矫顽力大。隧道势垒层TL可以包括氧化镁、氧化钛、氧化铝、镁-锌氧化物和镁-硼氧化物中的至少一种。
[0066]在一个实施方式中，磁结构MS2可以包括包含钴(Co)、钼(Pt)、钯(Pd)、镁(Mg)、铁(Fe)、铱(Ir)、铑(Rh)和其任何合金中的至少一种的第一层。可以使用第一蚀刻工艺来对磁结构MS2的第一层构图。磁结构MS2还可以包括第二层，第二层不包含钴(Co)、钼(Pt)、钯(Pd)、镁(Mg)、铁(Fe)、铱(Ir)、铑(Rh)和其任何合金。可以使用与第一蚀刻工艺不同的第二蚀刻工艺来构图磁结构MS2的第二层。
[0067]例如，第二蚀刻工艺可以是使用除了 PF3之外的至少一种材料作为蚀刻气体的蚀刻工艺。例如，第二蚀刻工艺可以使用包括SF6、NF3、Cl2, CH3OH, CH4, CO、NH3和/或Ar的蚀刻气体。
[0068]应该注意到，上述实施方式的元件可以被来自其它实施方式的元件替换，或者可以与之结合，而不脱离本发明构思的主旨和范围。
[0069]图11是存储系统的示意性框图，其示出可以包括根据本发明构思的实施方式形成的半导体器件的系统的一个示例。
[0070]参考图11，根据本发明构思的实施方式的电子系统1100可以包括控制器1110、输入/输出(I/o)单元1120、存储器件1130、接口单元1140和数据总线1150。控制器1110、1/0单元1120、存储器件1130和接口单元1140中的至少两个可以通过数据总线1150彼此通信。数据总线1150可以相应于电信号通过其传输的通道。存储器件1130可以包括根据本发明构思的实施方式构造的半导体器件中的至少一个。
[0071]控制器1110可以包括微处理器、数字信号处理器、微控制器和其它逻辑器件中的至少之一。其它逻辑器件可具有与微处理器、数字信号处理器和微控制器中的任何一个类似的功能。I/o单元1120可以包括小键盘、键盘和/或显示单元。存储器件1130可以存储数据和/或命令。接口单元1140可以向通信网络传送电数据，或者可以自通信网络接收电数据。接口单元1140可以无线运行，或者可以经由一个或多个电线或电缆来运行。例如，接口单元1140可以包括用于无线通信的天线或用于电缆通信的收发器。虽然图中未示出，但是电子系统1100可以进一步包括快速DRAM器件和/或快速SRAM器件，其作为用于改善控制器1110的操作的缓冲存储器。[0072]电子系统1100例如可以被用于个人数字助理(PDA)、便携式计算机、上网本、无绳电话、移动电话、数字音乐播放器、存储卡或其它电子产品。其它电子产品也可以通过无线通信接收或发送信息数据。
[0073]图12是存储卡的示意性框图，其示出可以包括根据本发明构思的实施方式形成的一个或多个半导体器件的存储卡实施方式。
[0074]参考图12，存储卡1200可以包括存储器件1210。存储器件1210可以包括根据上述实施方式构造的半导体器件中的至少一个。存储器件1210可以进一步包括与根据上述实施方式构造的半导体器件不同的其它类型的半导体存储器件(例如DRAM器件和/或SRAM器件)。存储卡1200可以包括控制主机与存储器件1210之间的数据通信的存储控制器1220。存储器件1210和存储控制器1220可以包括根据本发明构思的原理构造的半导体器件。
[0075]存储控制器1220可以包括控制存储卡1200的总体操作的中央处理器(CPU)1222。此外，存储控制器1220可以包括用作CPU1222的操作存储器的SRAM器件1221。此外，存储控制器1220可以进一步包括主机接口单元(I/F) 1223和存储器接口单元(I/F) 1225。主机接口单元1223可以配置为包括存储卡1200和主机之间的数据通信协议。存储器接口单元1225可以将存储控制器1220连接至存储器件1210。存储控制器1220还可以包括错误检查和校正(ECC)块1224。ECC块1224可以检测并纠正从存储器件1210读出的数据的错误。
[0076]虽然图中未示出，但是存储卡1200还可以包括存储代码数据的只读存储(ROM)器件以与主机连接。存储卡1200可以用作便携式数据存储卡。或者，存储卡1200可以被实施为用作计算机系统的硬盘的固态硬盘(SSD)。
[0077]图13是信息处理系统1300的示意性框图，其可以包括根据本发明构思的原理形成的半导体器件。
[0078]参考图13，快闪存储器系统1310可以被安装在诸如移动装置或台式计算机的信息处理系统1300中，快闪存储器系统1310包括根据本发明构思的原理构造的半导体器件中的一个或多个。根据本发明构思的信息处理系统1300还可以包括通过系统总线1360电连接到快闪存储器系统1310的调制解调器1320、中央处理器(CPU) 1330、随机存取存储器(RAM) 1340和用户接口单元1350。快闪存储器系统1310可以与上述存储卡相同。由CPU1330处理的数据或从快闪存储器系统1310外部输入的数据可以被存储到快闪存储器系统1310中。
[0079]快闪存储器系统1310可以是固态硬盘(SSD)，并且信息处理系统1300可以在快闪存储器系统1310中稳定地存储大量数据。另外，因为快闪存储器系统1310的可靠性高，所以快闪存储器系统1310可以减少其它方式耗费来纠正错误的资源。因而，可以实现具有快速数据交换功能的信息处理系统1300。即使图中未示出，用作输入/输出单元的应用芯片组和/或照相机图像处理器(CIS)还可以被设置在信息处理系统1300中。
[0080]上述半导体器件可以使用各种封装技术封装。例如，根据本发明构思的原理构造的半导体器件可以用以下技术中的任意一种来封装:层叠封装(POP)技术、球栅阵列(BGA)技术、芯片级封装(CSP)技术、带引线的塑料芯片载体(PLCC)技术、塑料双列直插式封装(PDIP)技术、窝伏尔组件中芯片技术、晶片形式芯片技术、板上芯片(COB)技术、陶瓷双列直插式封装(CERDIP)技术、塑料公制四方扁平封装(PMQFP)技术、塑料四方扁平封装(PQFP)技术、小外形封装(SOIC)技术、缩小的小外形封装(SSOP)技术、薄的小外形封装(TSOP)技术、薄的四方扁平封装(TQFP )技术、系统级封装(SIP )技术、多芯片封装(MCP )技术、晶片级制造的封装(WFP)技术、晶片级处理的层叠封装(WSP)技术、或者如本领域技术人员知晓的其它技术。
[0081]根据本发明构思，可以减小金属层的蚀刻工艺中产生的蚀刻反应物的再沉积速率。因而，可以提供更适合于精细图案并因而更适合于更高集成密度的蚀刻工艺。
[0082]虽然已经参考示例实施方式描述了本发明构思，但是对于本领域的技术人员来说显然的是，可以对其进行各种改变和变形而不脱离本发明构思的主旨和范围。因此，应该理解的是，以上实施方式不是限制性的，而仅是说明性的。因而，本发明构思的范围将由权利要求书及其等效物的最宽可允许解释确定，而不应受上述描述约束或限制。
[0083]本申请要求享有2012年7月20日提交的韩国专利申请第10-2012-0079368号的优先权，其全部内容通过弓I用结合于此。
【权利要求】
1.一种蚀刻金属层的方法，包括: 将晶片装载到处理腔室中，所述晶片包括金属层和在所述金属层上的掩模层； 将蚀刻气体供应到所述处理腔室中以蚀刻被所述掩模层暴露的所述金属层；以及 去除所述掩模层， 其中所述蚀刻气体包括磷(P)和氟(F)。
2.根据权利要求1所述的方法，其中所述蚀刻气体包括PF3。
3.根据权利要求2所述的方法，还包括: 从所述处理腔室排出气体， 其中所排出的气体包括金属-PF3化合物；以及 其中在所排出的气体中所述金属-PF3化合物的重量比在3￥七％至10wt%之间。
4.根据权利要求2所述的方法，其中将所述蚀刻气体供应到所述处理腔室中以蚀刻所述金属层包括: 将RF功率施加到所述处理腔室中以将所述蚀刻气体的至少一部分转变为等离子态。
5.根据权利要求4所述的方法，其中施加所述RF功率包括: 交替施加第一功率和第二功率，其中所述第二功率小于所述第一功率。
6.根据权利要求 5所述的方法，其中间歇地在施加所述第一功率的时间之间供应所述蚀刻气体。
7.根据权利要求5所述的方法，还包括: 将表面活化气体供应到所述处理腔室中， 其中在施加所述第一功率时供应所述表面活化气体。
8.根据权利要求1所述的方法，其中所述金属层包括钴(Co)、钼(Pt)、钯(Pd)、镁(Mg)、铁(Fe)、铱(Ir)、铑(Rh)和其任何合金中的至少一种。
9.根据权利要求1所述的方法，其中在蚀刻所述金属层时，所述晶片的温度在50摄氏度至150摄氏度之间。
10.一种用于制造半导体器件的方法，包括: 在衬底上形成磁结构； 在所述磁结构上形成掩模层；以及 蚀刻被所述掩模层暴露的所述磁结构以形成磁隧道结， 其中所述磁结构的至少一部分用包括磷(P)和氟(F)的蚀刻气体蚀刻。
11.根据权利要求10所述的方法，其中蚀刻所述磁结构包括将所述蚀刻气体的至少一部分转变成等离子态。
12.根据权利要求10所述的方法，其中蚀刻所述磁结构在处理腔室中执行，所述方法还包括: 从所述处理腔室排出气体， 其中所排出的气体包括金属-PF3化合物；以及 其中在所排出的气体中所述金属-PF3化合物的重量比在3￥七％至10wt%之间。
13.根据权利要求10所述的方法，其中所述蚀刻气体包括PF3。
14.根据权利要求10所述的方法，其中所述磁结构包括第一层，所述第一层包含钴(Co)、钼(Pt)、钯(Pd)、镁(Mg)、铁(Fe)、铱(Ir)、铑(Rh)和其任何合金中的至少一种；以及其中所述第一层被包括磷(P)和氟(F)的所述蚀刻气体蚀刻。
15.根据权利要求14所述的方法，其中所述磁结构还包括第二层，所述第二层不包含钴(Co)、钼(Pt)、钯(Pd)、镁(Mg)、铁(Fe)、铱(Ir)、铑(Rh)和其任何合金；以及 其中所述第二层用与包括磷(P)和氟(F)的所述蚀刻气体不同的材料来蚀刻。
16.一种在处理腔室中蚀刻晶片的金属层的方法，所述方法包括: 在第一 RF功率电平被施加到所述处理腔室的时间期间，将表面活化气体供应到所述处理腔室中，所述表面活化气体被选择来减小所述金属层的表面的原子之间的结合能；以及 在零RF功率被施加到所述处理腔室或者第二低RF功率电平被施加到所述处理腔室的时间期间，将蚀刻气体供应至所述处理腔室， 其中所述蚀刻气体包括磷(P)和氟(F)。
17.根据权利要求16所述的方法，还包括:将所述第一RF功率电平和零RF功率或所述第二低RF功率电平交替 地供应到所述处理腔室。
18.根据权利要求16所述的方法，其中所述蚀刻气体包括三氟化磷(PF3),其中所述蚀刻气体被从所述处理腔室排出，其中在所排出的气体中金属-PF3化合物的重量比在3wt%至10wt%之间。
19.根据权利要求16所述的方法，其中施加到所述处理腔室的所述第一RF功率电平将所述蚀刻气体的至少一部分转变为等离子态。
【文档编号】H01L43/12GK103578975SQ201310308562
【公开日】2014年2月12日 申请日期:2013年7月22日 优先权日:2012年7月20日
【发明者】权亨峻, 渡嘉敷健, 朴钟撤 申请人:三星电子株式会社