半导体装置及其制造方法

半导体装置及其制造方法
【专利摘要】本发明公开了半导体装置及其制造方法。提供了可抑制由处理中的化学品导致的腐蚀、同时防止在标记上产生热应力的半导体装置及其制造方法。半导体装置包括：具有正面主表面和与正面主表面相反的背面主表面的半导体层；在半导体层中形成的用于执行光电转换的多个受光元件；设置在背面主表面之上的用于向受光元件供给光的受光透镜；和在半导体层内形成的标记。标记从正面主表面延伸到背面主表面。标记具有向着正面主表面而不是向着背面主表面凹陷的深部表面。深部表面由硅形成。
【专利说明】半导体装置及其制造方法
[0001]相关申请的交叉引用
[0002]2012年7月27日提交的日本专利申请公开N0.2012-166690的公开(包括其说明书、附图和摘要)通过引用被全文并入这里。
【技术领域】
[0003]本发明涉及半导体装置及其制造方法，更特别地，涉及包括所谓的背面照射(backside illuminated)受光元件的固态成像元件及其制造方法。
【背景技术】
[0004]固态成像元件是在半导体基板的表面上形成的具有电极、布线和诸如光电二极管的受光元件的半导体装置。固态成像元件一般具有从其上侧(正面(front side))向受光元件施加用于光电转换的光的所谓的正面照射结构。
[0005]但是，在被正面照射的受光元件中，从在受光元件之上形成的金属布线的上侧施加光，这导致光的一部分被金属布线等反射。作为结果，光不能有效地到达受光元件，这对于受光元件来说是问题。为了解决该问题，已经开发了所谓的背面照射固态成像元件，其被设计为从成像元件的下侧(背面(back side))用用于光电转换的光辐照受光元件。例如，在日本未审查专利公开N0.2006-59873 (专利文献I)中公开了背面照射固态成像元件。
[0006][现有技术文献]
[0007][专利文献]
[0008][专利文献I]
[0009]日本未审查专利公开N0.2006-59873
【发明内容】

[0010]包含于在专利文献I中公开的固态成像元件中的单晶硅层具有用于加工嵌入的氧化物膜等的标记。标记可在执行用于加工嵌入的氧化物膜等的湿蚀刻时与嵌入的氧化物膜一起被蚀刻。标记会由于被氧化而膨胀(expand)其体积。标记的膨胀可在标记附近的单晶硅层上压缩和施加应力，导致了诸如叠层缺陷的晶体缺陷，这会导致电流泄漏或耐压不良。
[0011]在结合附图阅读本申请的以下的详细描述以后，可以更好地理解其它问题和本发明的新的特征。
[0012]根据本发明的一个实施例的半导体装置包括半导体层、多个受光元件、受光透镜和标记。半导体层具有正面主表面和背面主表面。标记在半导体层中形成，并且在从正面主表面向背面主表面的方向上延伸。标记具有向着正面主表面而不是向着背面主表面凹陷的深部表面(deeply located surface),并且该深部表面由娃形成。
[0013]在根据本发明的另一实施例的半导体装置的制造方法中，首先，提供具有正面主表面和与正面主表面相反(opposed to)的反向主表面的半导体基板。半导体基板具有沿正面主表面和反向主表面嵌入其中的绝缘层。然后，形成沟槽，该沟槽从半导体基板的正面主表面延伸到与正面主表面相反的位于与绝缘层的边界处的背面主表面。在沟槽中形成在从正面主表面向背面主表面的方向上延伸的标记。标记具有向着正面主表面而不是向着背面主表面凹陷的深部表面。在半导体基板的正面主表面和背面主表面之间的区域中形成的半导体层中从正面主表面形成多个受光元件。从半导体基板的该反向主表面到背面主表面去除区域。通过使用标记设置用于向受光元件供给光的受光透镜。该深部表面由硅形成。
[0014]根据本发明的一个实施例，提供了可抑制加工中的化学品所导致的腐蚀、同时防止在标记上产生热应力的半导体装置及其制造方法。
【专利附图】

【附图说明】
[0015]图1是表示根据本发明的半导体装置中的晶片的状态的示意性平面图；
[0016]图2是图1的点线包围的区域II的示意性放大平面图；
[0017]图3是图2的点线包围的区域III的示意性放大平面图；
[0018]图4A和图4B是表示在芯片区域中形成的遮光膜的结构的示意性平面图；
[0019]图5是表示本发明的第一实施例中的标记的平面形式的例子的示意性放大图；
[0020]图6是表示沿第一实施例中的图5的线V1-VI切取的标记的形式的一个例子的示意性截面图；
[0021]图7是表示根据第一实施例的半导体装置中的其中形成有光电二极管和晶体管的受光元件形成区域以及其中形成有标记的标记形成区域的形式的示意性截面图；
[0022]图8是表示第一实施例中的半导体装置的制造方法中的第一步骤的示意性截面图；
[0023]图9是表示第一实施例中的半导体装置的制造方法中的第二步骤的示意性截面图；
[0024]图10是表示第一实施例中的半导体装置的制造方法中的第三步骤的示意性截面图；
[0025]图11是表示第一实施例中的半导体装置的制造方法中的第四步骤的示意性截面图；
[0026]图12是表示第一实施例中的半导体装置的制造方法中的第五步骤的示意性截面图；
[0027]图13是表示第一实施例中的半导体装置的制造方法中的第六步骤的示意性截面图；
[0028]图14是表示第一实施例中的半导体装置的制造方法中的第七步骤的示意性截面图；
[0029]图15是表示第一实施例中的半导体装置的制造方法中的第八步骤的示意性截面图；
[0030]图16是表示第一实施例中的半导体装置的制造方法中的第九步骤的示意性截面图；
[0031]图17是表示第一实施例中的半导体装置的制造方法中的第十步骤的示意性截面图；[0032]图18是表示第一实施例中的半导体装置的制造方法中的第十一步骤的示意性截面图；
[0033]图19是表示第一实施例中的半导体装置的制造方法中的第十二步骤的示意性截面图；
[0034]图20是表示第一实施例中的半导体装置的制造方法中的第十三步骤的示意性截面图；
[0035]图21是表示第一实施例中的半导体装置的制造方法中的第十四步骤的示意性截面图；
[0036]图22A是表示在完成图16所示的步骤之后关于背面主表面向上突出的标记的结构的示意性截面图；
[0037]图22B是表示在完成图16所示的步骤之后关于背面主表面向下凹陷的标记的结构的示意性截面图；
[0038]图23是表示根据本发明的第二实施例的半导体装置中的其中形成有光电二极管和晶体管的受光元件形成区域和其中形成有标记的标记形成区域的形式的示意性截面图；
[0039]图24是表示第二实施例中的半导体装置的制造方法中的第一步骤的示意性截面图；
[0040]图25是表示第二实施例中的半导体装置的制造方法中的第二步骤的示意性截面图；
[0041]图26是表示第二实施例中的半导体装置的制造方法中的第三步骤的示意性截面图；
[0042]图27是表示第二实施例中的半导体装置的制造方法中的第四步骤的示意性截面图；
[0043]图28是表示第二实施例中的半导体装置的制造方法中的第五步骤的示意性截面图；
[0044]图29是表示根据本发明的第三实施例的半导体装置中的其中形成有光电二极管和晶体管的受光元件形成区域和其中形成有标记的标记形成区域的形式的示意性截面图；
[0045]图30是表示第三实施例中的半导体装置的制造方法中的第一步骤的示意性截面图；
[0046]图31是表示第三实施例中的半导体装置的制造方法中的第二步骤的示意性截面图；
[0047]图32是表示第三实施例中的半导体装置的制造方法中的第三步骤的示意性截面图；
[0048]图33是表示第三实施例中的半导体装置的制造方法中的第四步骤的示意性截面图；
[0049]图34是表示根据本发明的第四实施例的标记的平面形式的例子的示意性放大图；
[0050]图35是表示第四实施例中的沿图34的线XXXV-XXXV切取的标记的形式的一个例子的示意性截面图；
[0051]图36是表示第四实施例的第一例子中的半导体装置的制造方法中的第一步骤的示意性截面图；
[0052]图37是表示第四实施例的第一例子中的半导体装置的制造方法中的第二步骤的示意性截面图；
[0053]图38是表示第四实施例的第一例子中的半导体装置的制造方法中的第三步骤的示意性截面图；
[0054]图39是表示第四实施例的第二例子中的半导体装置的制造方法中的第一步骤的示意性截面图；
[0055]图40是表示第四实施例的第二例子中的半导体装置的制造方法中的第二步骤的示意性截面图；
[0056]图41是表示第四实施例的第二例子中的半导体装置的制造方法中的第三步骤的示意性截面图；
[0057]图42是表示根据本发明的第五实施例的半导体装置中的其中形成有光电二极管和晶体管的受光元件形成区域和其中形成有标记的标记形成区域的形式的示意性截面图；
[0058]图43是表示第五实施例中的半导体装置的制造方法中的第一步骤的示意性截面图；
[0059]图44是表示第五实施例中的半导体装置的制造方法中的第二步骤的示意性截面图；
[0060]图45是表示第五实施例中的半导体装置的制造方法中的第三步骤的示意性截面图；
[0061]图46是表示第五实施例中的半导体装置的制造方法中的第四步骤的示意性截面图；
[0062]图47是表示第五实施例中的半导体装置的制造方法中的第五步骤的示意性截面图；
[0063]图48是表示第五实施例中的半导体装置的制造方法中的第六步骤的示意性截面图；
[0064]图49是表示第五实施例中的半导体装置的制造方法中的第七步骤的示意性截面图；
[0065]图50是表示第五实施例中的半导体装置的制造方法中的第八步骤的示意性截面图；
[0066]图51是表示根据本发明的第六实施例的半导体装置中的其中形成有光电二极管和晶体管的受光元件形成区域和其中形成有标记的标记形成区域的形式的示意性截面图；
[0067]图52是表示第六实施例中的半导体装置的制造方法中的第一步骤的示意性截面图；
[0068]图53是表示第六实施例中的半导体装置的制造方法中的第二步骤的示意性截面图；[0069]图54是表示第六实施例中的半导体装置的制造方法中的第三步骤的示意性截面图；
[0070]图55是表示第六实施例中的半导体装置的制造方法中的第四步骤的示意性截面图；
[0071]图56是表示第六实施例中的半导体装置的制造方法中的第五步骤的示意性截面图；
[0072]图57是表示第六实施例中的半导体装置的制造方法中的第六步骤的示意性截面图；并且
[0073]图58是表不根据一个实施例的结构的要点的不意性截面图。
【具体实施方式】
[0074]现在，以下将参照附图描述本发明的一些优选的实施例。
[0075]第一实施例
[0076]以下将描述根据本实施例的晶片状态中的半导体装置。
[0077]参照图1，在半导体晶片SW中形成用于图像传感器的多个芯片区域MC。芯片区域MC均具有矩形平面形状，并且被阵列状布置。
[0078]参照图1和图2，在芯片区域MC中的每一个中形成包含多个受光元件的固态成像元件。
[0079]在半导体晶片SW处在芯片区域MC之间形成切割线(dicing line)区域DLR。半导体晶片SW通过切割线区域LRR被切割以分成多个半导体芯片。
[0080]标记MKC (均是用于检测未对准的标记，即，重叠检测标记或所谓的BOX标记)被用于形成半导体装置，该半导体装置包括固态成像元件。在切割线区域DLR或芯片区域IMC上形成标记MKC。当在芯片区域MC上形成时，标记MKC优选在芯片区域MC的边缘附近形成。
[0081]参照图3，更具体地，图2所示的芯片区域MC包含受光元件形成区域、周边电路区域和垫衬布置区域。受光元件形成区域也被称为像素阵列。受光元件形成区域是具有包含多个受光元件的固态成像元件的区域。
[0082]周边电路区域被设置为包围受光元件形成区域。周边电路区域是具有用于控制诸如光电二极管的受光元件的周边电路的区域。在芯片区域MC中的受光元件区域(像素阵列)的外周区域中，周边电路例如形成为所谓的CMOS (互补金属氧化物半导体)晶体管电路。
[0083]垫衬布置区域是具有用于将芯片区域MC中的受光元件和周边电路与芯片区域IMC的外部电路电气耦合的垫衬的区域。
[0084]还在芯片区域MC的角部(外周区域)形成与在切割线区域DLR之上形成的标记MKC相同的标记MKC。更具体而言，优选在切割线区域DLR或芯片区域MC之上的外周区域中形成各标记MKC。来自切割线区域DLR或芯片区域MC之上的图2的平面图中的外周区域优选包含其中形成有标记MKC的标记形成区域和其中不形成标记MKC的非标记形成区域。
[0085]更具体而言，例如，如图2所示，其中设置标记MKC的各芯片区域MC的外周的左上区域与以上的标记形成区域对应，而各芯片区域MC的外周的除以上的标记形成区域以外的、没有标记MKC的区域与以上的非标记形成区域对应。对于切割线区域DLR之上的区域，同样如此。切割线区域DLR的其中设置标记MKC的区域与以上的标记形成区域对应，而除以上的标记形成区域以外的区域与以上的非标记形成区域对应。例如，优选地，在切割线区域DLR或芯片区域MC之上的四个角部中的每一个上设置用于检测未对准的各标记，使得总共布置至少四个标记。
[0086]参照图4A，在芯片区域MC的受光元件形成区域及周边电路中形成遮光膜LSF。遮光膜LSF是这样的薄膜，其用于防止用于受光元件形成区域的光入射到周边电路区域，由此抑制在使用中由用于受光元件(受光元件形成区域)的光施加到周边电路而导致的周边电路的不便。遮光膜LSF由具有遮光性能的材料制成的薄膜(例如，阻挡施加到光电二极管的光的铝薄膜)形成。
[0087]参照图4A和图4B，遮光膜LSF被形成为在平面图中的遮光膜的中心(S卩，受光元件形成区域的中心)以网状包围布置在受光元件形成区域的中心的各个光电二极管H)。换句话说，网状的遮光膜LSF形成为用作以平面的方式相邻布置的光电二极管ro之间的分隔部。
[0088]相反，在受光元件形成区域的外缘周围(与周边电路区域的边界附近)的区域中，以及在存在于受光元件形成区域的外周中的周边电路区域中，遮光膜LSF不采取网的形式。例如，遮光膜LSF完全覆盖位于受光元件形成区域的外缘附近的光电二极管H)，以防止光入射到被覆盖的光电二极管H)。如果光被完全施加到在周边电路区域中形成的晶体管电路，那么泄漏电流的水平在晶体管的OFF (关断)状态中变高。但是，用于完全阻挡光的遮光膜LSF的存在可抑制泄漏电流。
[0089]参照图2和图5，如图2所示，标记MKC具有矩形框架平面形状。更具体而言，如图5所示，作为例子，矩形标记MKC由形成矩形形状的各边的标记MK形成，而矩形形状的各边的端部不连接在一起。
[0090]参照图5和图6，例如，标记MK形成在由单晶硅制成的半导体层SL (半导体基板SUB)内形成的平面图中的多晶硅层PSl的图案。S卩，标记MK由设置为填充在半导体层SL的主表面处形成的沟槽DTR的内部的至少一部分的多晶硅层PSl形成。更具体而言，标记MK具有填充在半导体层SL (半导体基板SUB)的一个主表面形成的沟槽DTR的内部的至少一部分的一层多晶硅PSl的形式。因此，沟槽DTR不被视为标记MK的构成要素。半导体基板SUB是形成半导体晶片SW的基板。
[0091]标记MK在沟槽DTR内形成，该沟槽DTR在从半导体层SL的一个主表面到半导体层SL的与该一个主表面相反的另一主表面的方向上延伸。标记MK可仅在半导体层SL的该一个主表面和该另一主表面之间的区域的一部分中形成。作为替代方案，标记MK可从半导体层SL的一个主表面到其另一主表面贯穿半导体层SL。
[0092]标记可包含例如以矩形形状布置的标记MK，比如图5所示的标记MKC。作为替代方案，可以只使用图5和图6所示的单个标记MK作为标记。
[0093]图6强调了图5所示的标记MK的截面的形状。图6所示的半导体基板SUB可能未必与图5所示的半导体基板的形式相同。
[0094]图7完全表示受光元件形成区域中的受光元件和标记形成区域中的标记的单个示图。参照图7，第一实施例的半导体装置DEV包含由例如硅形成的半导体层SL。半导体层SL包含正面主表面SI作为在正面的主表面，并包含背面主表面S2作为与正面主表面SI相反的在背面的主表面。
[0095]在半导体层SL中形成多个(例如，在图7中，四个)光电二极管H)(受光元件)。如图7所示，各光电二极管ro以单个矩形的形式被简化，但是，如后面将描述的那样，实际上光电二极管ro具有公知的具有所谓的pn结的一般结构，该pn结包含例如P型杂质区域和η型杂质区域。
[0096]半导体层SL的背面主表面S2被由例如硅氧化物膜形成的平坦化层FF覆盖。在平坦化层FF之上形成由红色滤光片、绿色滤光片和蓝色滤光片构成的彩色滤光片FLT。芯片上透镜LNS (受光透镜)中的每一个在彩色滤光片FLT之上(B卩，在背面主表面S2之上)形成。在平面图中，彩色滤光片FLT和芯片上透镜LNS形成为基本上在光电二极管H)之上重叠。因此，入射到芯片上透镜LNS透过芯片上透镜LNS以被供给到光电二极管H)。
[0097]因此，半导体装置DEV是用于通过电气转换从半导体层SL的背面主表面S2入射到光电二极管ro的光在光电二极管ro中产生电信号的固态成像元件。S卩，半导体装置dev是所谓的背面照射固态成像元件。
[0098]标记MK在半导体层SL内形成。为了简化附图，仅示出单个标记MK，但是，作为标记MK的替代，如图5所示，可以设置标记MKC。
[0099]如上所述，由多晶硅层PSl形成的标记MK在半导体层SL内从正面主表面SI向背面主表面S2延伸。如图7所示，标记MK从作为起点的正面主表面SI向背面主表面S2(SP，在与正面主表面SI和背面主表面S2相交的方向上)延伸。
[0100]更具体而言，沟槽DTR在半导体层SL内形成，以从正面主表面SI向背面主表面S2在与正面主表面SI等相交的方向上延伸，以便贯穿半导体层SL。在沟槽DTR内形成的多晶硅层PSl被设置为标记MK。
[0101]整个标记MK由诸如多晶硅层PSl的硅材料形成。因此，半导体层SL和在其中形成的标记MK由硅材料形成。
[0102]作为标记MK的多晶硅层PSl在沟槽DTR内从正面主表面SI向背面主表面S2延伸，但不到达背面主表面S2，并且在半导体层SL (沟槽DTR)内具有深部表面DSF。S卩，标记MK形成为具有向着正面主表面SI侧而不是向着背面主表面S2凹陷的深部表面DSF。BP,在图7所示的垂直方向上，背面主表面S2和深部表面DSF的高度是不同的，这在背面主表面S2与深部表面DSF之间产生台阶部。换句话说，标记MK形成为从作为起点的背面主表面S2向作为终点的深部表面DSF在它们之间延伸。
[0103]如上所述，标记MK由诸如多晶硅层PSl的硅材料形成，并且，深部表面DSF由诸如多晶硅层PSl的硅材料形成。
[0104]深部表面DSF沿正面主表面SI和背面主表面S2膨胀，并且其边缘与沟槽DTR接触地形成。标记MK的多晶硅层PSl在沟槽DTR延伸的方向上延伸，并且在深部表面DSF处折回以使其延伸方向改变180度。S卩，在从主表面SI延伸到主表面S2之后，多晶硅层PSl在深部表面DSF处折回以使其延伸方向改变180度，然后从主表面S2延伸到主表面SI。
[0105]如图7所示，平坦化层FF形成为覆盖半导体层SL的背面主表面S2的上表面、深部表面DSF的上表面和不被多晶硅层PSl覆盖的沟槽DTR的壁。换句话说，平坦化层FF形成为与半导体层SL的背面主表面S2的上表面、深部表面DSF的上表面和不被多晶硅层PSl覆盖的沟槽DTR的壁接触。深部表面DSF被作为用于深部表面的涂层的平坦化层FF覆盖。但是，实际上，图7所示的平坦化层FF可以不是由硅氧化物膜制成的单个层，而可以是包含以上的遮光膜LSF和用于抑制对于光电二极管H)的光反射的反射防止膜的叠层结构。
[0106]平坦化层FF在背面主表面S2之上形成，以与背面主表面S2和标记MK的上表面接触(以覆盖背面主表面S2和标记MK)。标记MK的多晶硅层PSl具有向着正面主表面SI而不是向着背面主表面S2凹陷的深部表面DSF。平坦化层FF形成为平坦的，使得层FF的上表面在背面主表面S2和标记MK之上基本上处于相同的高度。因此，与深部表面DSF(标记MK)的上部接触的平坦化层FF优选比与除标记MK以外的区域(例如，光电二极管H)正上方的背面主表面S2)的上部接触的平坦化层FF厚。
[0107]除了以上的结构，半导体装置DEV还具有以下的结构。受光元件形成区域包含晶体管TG。各晶体管TG由例如金属氧化物半导体(MOS)晶体管形成。MOS晶体管包含栅极电极GE。栅极电极GE是包含于晶体管TG中的用于关于光电二极管F1D输入和输出电信号的电极。更具体而言，晶体管TG是用于在光电二极管H)与例如金属布线LE和周边电路之间输入和输出电信号的传送晶体管。
[0108]在层间绝缘层II之上(在层间绝缘层II的与半导体层SL相反的主表面上)形成在接合层(bonded layer) STK1。形成有接合层STKl的包含半导体层SL和彩色滤色片的结构与形成有接合层STK2的支撑基板SS耦合。通过相互接触地接合接合层STKl与接合层STK2，半导体层SL与支撑基板SS耦合。支撑基板SS是用于支撑包含半导体层SL的结构的基板。支撑基板SS是由例如单晶硅形成的半导体晶片。接合层STKl和STK2由例如硅氧化物膜形成。其中形成有光电二极管ro的半导体层SL可通过与支撑基板SS接合具有更高的机械强度。
[0109]绝缘层Ox覆盖标记MK的上表面。当绝缘层Ox由诸如硅氧化物膜的具有高的透光性的材料制成时，可从上面看到设置在绝缘层Ox下面的标记MK。
[0110]多晶硅层PSl填充沟槽DTR的整个内部以便形成标记MK (参见图6)。多晶硅层PSl不在沟槽DTR外面形成，并且，多晶硅层PSl (参见图7)的最下部的高度基本上与正面主表面SI相同。
[0111]下面，参照图8?21，将描述根据本实施例的半导体装置DEV的制造方法，主要是标记MK的制造方法。
[0112]参照图8?21，用于切割线区域DLR的标记形成区域、其中形成有CMOS晶体管的周边电路区域和其中形成有像素阵列的区域中的具有单个光电二极管ro的受光元件形成区域被并排布置。
[0113]参照图8，首先，提供半导体基板SUB。半导体基板SUB包含主表面SI (正面主表面)和与主表面SI相反的主表面S3 (反向主表面)。半导体基板SUB例如沿主表面SI和主表面S3形成，使得由硅氧化物膜制成的绝缘层Ox嵌入在半导体基板SUB中。由单晶硅制成的半导体层SL与绝缘层Ox的一对主表面(主表面SI和沿主表面S3的另一主表面)中的一个接触地形成，并且，由单晶硅制成的基底基板SSL与另一主表面接触地形成。作为例子，半导体层SL和基底基板SSL由包含η型杂质的单晶硅形成。以这种方式，半导体基板SUB被设置为包含依次层叠的基底基板SSL、绝缘层Ox和半导体层SL的叠层的所谓的绝缘体上硅(SOI)基板。半导体层SL具有一对主表面，S卩，正面主表面SI和背面主表面S2。正面主表面SI与半导体基板SUB的主表面SI相同。
[0114]诸如硅氧化物膜HOx的绝缘膜通过例如化学气相沉积(CVD)方法形成，以覆盖半导体基板SUB的基本上整个主表面SI (半导体层SL的正面主表面SI)。例如，硅氧化物膜HOx的厚度优选不小于200nm且不大于400nm，作为例子，更优选为300nm(不小于250nm且不大于350nm)。通过使用通过通常的光刻技术(photoengraving technique)(曝光和显影)被构图的光刻胶(感光剂)的图案(未示出)作为掩模，硅氧化物膜HOx在标记形成区域中的其中尤其将形成标记MK (沟槽DTR)的区域中被蚀刻。硅氧化物膜HOx的蚀刻是诸如反应离子蚀刻(RIE)方法的干蚀刻。
[0115]通过使用这样构图的硅氧化物膜HOx作为用于半导体基板SUB的蚀刻的硬掩模，对于半导体基板SUB执行通常的蚀刻。以这种方式，例如，沟槽DTR形成为从硅氧化物膜HOx的最上部主表面贯穿硅氧化物膜HOx和半导体层SL以到达背面主表面S2。
[0116]沟槽DTR形成为如图8所示的那样垂直延伸，以从硅氧化物膜HOx的最上部主表面到达半导体层SL的正面主表面SI，然后从正面主表面SI到达背面主表面S2。但是，沟槽DTR优选形成为至少从半导体层SL的正面主表面SI向与其相反的绝缘层Ox的背面主表面S2延伸。背面主表面S2与半导体层SL和绝缘层Ox之间的边界对应。
[0117]参照图9，高密度等离子体绝缘膜HP例如通过高密度等离子体CVD方法形成，以覆盖沟槽DTR的内底部和硅氧化物膜HOx的上表面。沟槽DTR的内底部指的是沟槽DTR的最接近反向主表面S3 (基本上与反向主表面S3平行地扩展)的底部。
[0118]高密度等离子体绝缘膜HP是包含高密度的等离子体的硅氧化物膜。等离子体绝缘膜HP优选具有例如不小于0.05 μ m且不大于0.2 μ m、并且作为示例更优选为0.1ym的厚度。作为高密 度等离子体绝缘膜HP的替代，例如，可通过旋涂电介质(spin ondielectric, SOD)方法仅在沟槽DTR的内底之上形成氧化物层。
[0119]高密度等离子体绝缘膜HP优选形成为使得其表面(特别是在沟槽DTR的底部(内底部)的表面)在形成之后位于正面主表面SI侧(图9所示的上侧)而不是背面主表面S2。
[0120]参照图10，诸如多晶硅层PSl的半导体膜(硅薄膜)例如通过CVD方法形成，以覆盖DTR的内侧、沟槽DTR中的高密度等离子体绝缘膜HP的上表面和硅氧化物膜HOx之上的高密度等离子体绝缘膜HP的上表面。半导体膜包含不含杂质的半导体薄膜。在这里使用的术语“内侧”指的是沟槽DTR的内部(从正面主表面SI延伸到背面主表面S2)的侧面。
[0121]作为例子，多晶娃层PSl优选具有不小于IOOnm且不大于I μ m的厚度,且更优选地具有600nm (不小于500nm且不大于700nm)的厚度。多晶硅层PSl优选覆盖沟槽DTR的内周壁(内侧和/或内底部)，以填充沟槽DTR的内部(具体地，底部及其周围)。
[0122]因此，当w是沟槽DTR的宽度(在图中的横向方向上)且h是多晶硅层PSl的厚度时，优选满足w≤2h的关系，即，宽度优选小于等于厚度的两倍。以这种方式，沟槽DTR填充有多晶硅层PS1，这可抑制不方便，该不方便包含在后面的硅蚀刻步骤中无意中蚀刻沉积于沟槽DTR中的多晶硅层PSl的内部的底部或侧面的暴露部分或区域。
[0123]在通过CVD方法执行处理以形成多晶硅层PSl时，例如，引入磷化氢(PH3)气体，使得磷(P)的η型杂质可被引入到多晶硅层PSl中，以形成具有η型杂质的多晶硅层PS1。作为替代方案，在形成多晶硅层PSl的薄膜时，不引入杂质，并且，在后面的步骤中，可通过使用通常的离子注入将杂质引入多晶硅层PSl中。[0124]作为替代方案，作为由多晶硅制成的多晶硅层PSl的替代，可以形成由例如非晶硅制成的薄膜。层PSl更优选由含硅的材料制成。
[0125]参照图11,通过使用诸如RIE方法的技术，回蚀(etch back)娃氧化物膜HOx之上的多晶硅层PS1。具体地，多晶硅层PSl的回蚀去除了除了硅层PSl的位于沟槽DTR中的部分以外的(具体地，位于主表面SI之上、并且位于沟槽DTR的内部的正上方的)多晶娃层PS1，而填充于沟槽DTR中的多晶硅层PSl保留于沟槽中。主表面SI之上的所有多晶硅层PSl可被去除。作为例子，多晶硅层PSl被回蚀为使得半导体层SL的正面主表面SI在回蚀之后基本上处于与多晶硅层PSl的最上部表面相同的高度(B卩，使得多晶硅层PSl仅保留于沟槽DTR中并且沟槽DTR填充有多晶硅层PSl )。在以上的回蚀中，硅氧化物膜HOx用作(对于回蚀的)阻止层。
[0126]参照图12，通过例如氢氟酸的化学品来蚀刻和去除硅氧化物膜HOx。
[0127]然后，在主表面SI中、特别是在半导体基板SUB的受光元件形成区域和周边电路区域中，多个元件隔离区域SPT相互分开地形成。各元件隔离区域SPT具有电气隔离光电二极管ro的功能。可例如通过所谓的结隔离或硅局部氧化(locos)方法或者所谓的浅沟槽隔离(STI)形成元件隔离区域SPT。
[0128]在形成元件隔离区域SPT之后，例如通过利用通常的离子注入将硼(B)注入到半导体层SL中，形成受光元件形成区域的P型阱区域PWL。可在形成元件隔离区域SPT之前形成P型阱区域PWL。作为替代方案，在形成P型阱区域PWL之后，可形成元件隔离区域SPT，然后可再次在其中注入另一 P型阱区域PWL。此时，可同时(或在另一步骤中)在周边电路区域中的用于形成NMOS晶体管的区域中形成另一 P型阱PWL。
[0129]然后，为了在受光元件形成区域中形成光电二极管H)的η型区域NR，诸如磷(P)离子的η型杂质通过通常的离子注入被引入受光元件形成区域中的P型阱PWL的预定区域中。以这种方式，在受光元件形成区域的半导体层SL中形成(多个)光电二极管H)。虽然在图中没有示出，但是，注入杂质以用于调整在周边电路区域中形成的NMOS晶体管的阈值电压。此外，为了形成η型阱区域，或者，为了调整PMOS晶体管的阈值电压，将杂质注入到其中形成PMOS晶体管以提供CMOS电路(图10所示的周边电路区域)的区域中。
[0130]参照图13，例如，通过通常的热氧化方法在正面主表面SI之上形成由硅氧化物膜制成的绝缘膜GI。
[0131]然后，例如，通过CVD方法，多晶硅薄膜形成为覆盖其上面形成有绝缘膜GI的正面主表面SI。此时，优选地例如通过引入磷化氢(PH3)气体执行CVD处理。因此，形成包含η型杂质的多晶硅层PS2。作为多晶硅层PS2的替代，可以形成所谓的非晶硅膜。作为替代方案，在形成不含任何杂质的多晶硅层PS2或者非晶硅膜之后，通过通常的离子注入将杂质掺杂到这样形成的薄膜中。
[0132]然后，通过通常的光刻技术使用公知的感光剂来形成光刻胶PHR的图案。通过使用光刻胶PHR作为掩模，蚀刻多晶硅层PS2 (或非晶硅膜)，以由此形成栅极电极GE。例如，通过通常的RIE方法执行多晶硅层PS2的蚀刻。然后，光刻胶PHR (未示出)被去除。
[0133]虽然图中没有示出，但是，例如，通过使用通过通常的光刻技术形成的光刻胶作为掩模通过离子注入将用于形成源极区域和漏极区域的杂质引入到半导体层SL的希望的区域中。所谓的LDD (浅掺杂漏极)区域形成为NMOS晶体管的源极/漏极区域的一部分。在通过CVD方法形成用于晶体管的侧壁隔板和光电二极管ro的保护膜之后，通过通常的热氧化引入的杂质被激活以形成源极/漏极区域。在图中没有示出源极/漏极区域和侧壁隔板。
[0134]在受光元件形成区域中，多个传送晶体管TG (参见图7)均由光电二极管H)(源极区域)、漏极区域、栅极电极GE和栅极绝缘膜GI形成。
[0135]参照图14，通过使用通常的多层布线形成工艺，在希望的位置形成金属布线LE和层间绝缘层II。金属布线LE形成为由例如铝制成的金属薄膜。层间绝缘层II由例如硅氧化物膜制成。例如通过化学机械抛光(CMP)来抛光层间绝缘层II的最上表面以使其平坦。
[0136]然后，例如，在层间绝缘层II的例如通过CMP被平坦抛光的最上表面之上，由例如硅氧化物膜形成接合层STKl。接合层STKl是例如通过等离子体CVD方法在层间绝缘层II的最上表面之上形成的硅氧化物膜。
[0137]除了半导体基板SUB以外，还提供由例如包含η型杂质的单晶硅制成的支撑基板SS0以与接合层STKl相同的方式，在支撑基板SS的一个主表面之上由例如硅氧化物膜形成接合层STK2。接合层STKl和接合层STK2两者在相互接触以便相互对置的同时通过通常的接合技术被接合在一起。在接合这两个接合层STKl和STK2之后，层的层叠上下颠倒。
[0138]参照图15和图16，基底基板SSL从作为起点的主表面S3 (换句话说，从主表面S3到绝缘层Ox的上表面)被抛光并去除，使得至少露出绝缘层Ox的上表面。在这里使用的术语“绝缘层Ox的上表面”指的是绝缘层Ox的最接近主表面S3的表面(图15所示的最上面的表面)。
[0139]例如，通过依次执行以下的步骤去除基底基板SSL。参照图15，通过通常的研磨工艺(粗加工)去除基底基板SSL。然后，通过CMP进一步执行基底基板SSL的去除处理，使得与以上的粗加工相比，处理后的表面以更高的精度变得更平坦。
[0140]即使在完成这些过程之后，如图15所示，也可能留下半导体基板SUB的残余部分。参照图16，在以上的研磨工艺之后，基底基板SSL的残余部分经受利用碱性溶液的通常的湿蚀刻，使得可完全去除基底基板SSL，这露出具有更高的平坦水平的绝缘层Ox的表面。此时，绝缘层Ox用作蚀刻阻止器。
[0141]参照图17，通过利用基于氢氟酸的化学品进行蚀刻，去除由硅氧化物膜制成的绝缘层Ox和由硅氧化物膜制成并覆盖沟槽DTR的内底部的高密度等离子体绝缘膜HP。通过以上的过程，只有多晶硅层PSl保留于沟槽DTR中，并且，多晶硅层PSl相对于背面主表面S2形成台阶部分，使得在正面主表面SI而不是在背面主表面S2上露出深部表面DSF。
[0142]沟槽DTR内的多晶硅层PSl在从正面主表面SI向着背面主表面S2的方向上延伸，并具有相对于背面主表面S2向着正面主表面SI凹陷的深部表面DSF，由此，标记MK形成为相对于背面主表面S2具有台阶部分。标记MK相对于背面主表面S2具有台阶部分的原因是，高密度等离子体绝缘膜HP形成为覆盖沟槽DTR的内底部。
[0143]除了具有标记MK的区域以外，背面主表面S2被露出。在图15?17所示的步骤中，从反向的主表面S3到背面主表面S2的半导体基板SUB的区域被去除。
[0144]参照图18，首先，薄的硅氧化物膜FOx形成为覆盖标记MK的深部表面DSF和背面主表面S2。然后，依次层叠反射防止膜ARC、层间绝缘层II和遮光膜LSF，以覆盖薄的硅氧化物膜FOx。
[0145]反射防止膜ARC夹在薄的硅氧化物膜FOx与由硅氧化物膜制成的层间绝缘层II之间。反射防止膜ARC由这样的材料形成，该材料的折射率为单晶硅的折射率与硅氧化物膜的折射率之间的中间值。例如，反射防止膜是硅氮化物膜或金属氧化物膜等。
[0146]例如，在没有反射防止膜ARC的情况下，层间绝缘层I1、薄的硅氧化物膜FOx (硅氧化物膜)和它们下面的半导体层SL (单晶硅)之间的折射率差导致入射到这些区域的光以高的比率反射。但是，反射防止膜由其折射率取硅氧化物膜和单晶硅的折射率之间的中间值的例如为硅氮化物膜的材料形成，这可减小以上的反射比率。该布置允许希望的光更有效地入射到光电二极管H)。
[0147]如上所述，遮光膜LSF形成为抑制光闯入特别是周边电路区域中。该膜LSF是由对于施加到光电二极管H)的光具有遮光性能的材料制成的薄膜，例如，铝薄膜或钨薄膜。
[0148]参照图19，通过通常的光刻和蚀刻技术，遮光膜LSF具有仅位于周边电路区域的晶体管TG和受光元件形成区域的光电二极管PD附近的图案。
[0149]参照图20，平坦化层FF形成以覆盖在直到图19的步骤中形成的层间绝缘层II和遮光膜LSF。例如通过如下操作形成平坦化层FF:向层间绝缘层II和遮光膜LSF的上表面涂敷用于涂敷(诸如旋涂玻璃(spin on glass，SOG))的硅氧化物膜，并通过旋转具有硅氧化物膜的基板。在以上的旋转之后，由此形成的平坦化层FF具有凸凹较少的平坦上表面S4。
[0150]如图7的半导体装置DEV的示意性截面图所示，平坦化层FF形成为覆盖半导体基板SUB的背面主表面S2和标记MK的深部表面DSF。图7所示的平坦化层FF被简单地示为图20所示的薄硅氧化物膜FOx、反射防止膜ARC、层间绝缘层I1、遮光膜LSF和平坦化层FF的组合。
[0151]此时,深部表面DSF形成为相对于背面主表面S2向着正面主表面SI凹陷。图20所示的平坦化层FF(包含如图18所示的那样形成的各层和在图20所示的步骤中形成的平坦化层FF，并且，与图7所示的平坦化层FF相同)形成为具有平坦的上表面。因此，与深部表面DSF的上表面接触的平坦化层F (参见图7)优选比与除标记MK以外的区域(例如，光电二极管H)正上方的背面主表面S2)的上部接触的平坦化层FF厚。
[0152]参照图21，在受光元件形成区域中的平坦化层FF的上表面S4之上形成彩色膜FLT和芯片上透镜LNS。通过从平坦化层FF上面观察标记MK来调整这些元件的对准。因此，各芯片上透镜LNS形成为在受光元件形成区域中的光电二极管H)之上平坦地重叠的位置的受光透镜。
[0153]现在，下文将描述本实施例的操作和效果。首先，例如，在本实施例中，半导体层SL内(沟槽DTR内)的标记MK (整个标记)由与半导体层SL相同的硅形成。因此，半导体层SL与标记MK之间的热膨胀系数差被设为小。该布置可减少不方便，该不方便包括在半导体装置DEV的处理期间的热处理中标记MK的体积的异常膨胀所导致的在标记附近的半导体层SL中的压缩应力(热应力)的产生。作为减少压缩应力(热应力)的结果，可以抑制包含于半导体层SL中的单晶硅的晶体缺陷的产生，这还可抑制由于缺陷导致的电流泄漏或耐压不良。
[0154]例如，当硅氧化物膜或硅氮化物膜被嵌入半导体层中的硅形成的沟槽中以形成从背面光学可见的标记时，可通过使用半导体层和标记之间的光学性能(即，折射率和反射率)的差异来识别标记。但是，在这种情况下，半导体层的材料与标记的材料不同，这可导致以上的压缩应力(热应力)。这种压缩应力可在标记附近的半导体层中包含的单晶硅中导致诸如叠层缺陷的晶体缺陷，由此可能导致固态成像元件中的电流泄漏或耐压不良。但是，本实施例(图7所示的结构)可抑制以上的麻烦。
[0155]图22A和图22B分别表示从图7所示的半导体装置DEV的区域去除图16中的基底基板SSL的形式的示意性截面图(例如，这些图省略了包括金属布线LE和高密度等离子体绝缘膜HP的一些部件的示出)。参照图22B，与图7类似，标记MK具有相对于半导体层SL的背面主表面S2向着正面主表面SI凹陷的深部表面DSF。相反，参照图22A，标记MK具有突出部PR，该突出部PR相对于半导体层SL的背面主表面S2向着上表面S5突出以达到绝缘层Ox的内部。
[0156]图22A和图22B在这一点上相互不同，但在其它的点上相同。例如，在图22A和图22B中的每一个中，半导体层SL由单晶硅形成，并且，标记MK由诸如多晶硅的含硅材料形成。
[0157]如上所述，在本实施例中，在图16所示的步骤中，基底基板SSL阶段地被去除以使绝缘层Ox露出于外部。如果在位于沟槽DTR内的最终用作标记MK的区域附近的绝缘层Ox中产生一些缺陷，那么用于湿蚀刻的碱性溶液通过该缺陷浸入绝缘层Ox的内部以使绝缘层Ox露出。
[0158]浸入绝缘层Ox的内部的碱性溶液被用于对沟槽DTR中的多晶硅层PSl和该层附近的半导体层SL执行湿蚀刻，这会不利地在半导体层SL和标记MK中形成有缺陷的部分。
[0159]特别是在图22A所示的标记MK中趋于造成以上的标记MK或半导体层SL的方便情况。这是由于，如图22A所示,标记MK中的突出部PR到绝缘层Ox的上表面S5的距离太短，以至于从上表面S5进入的碱性溶液容易从突出部PR侵入标记MK中。
[0160]相反，当标记MK的最上表面DSF如图22B所示的那样向着正面主表面SI而不是向着背面主表面S2凹陷时，与图22A所示的情况相比，从深部表面DSF到上表面S5的距离变长，这增加了标记MK正上方的硅氧化物膜(绝缘层Ox和高密度等离子体绝缘膜HP (未示出))的厚度。标记MK正上方的硅氧化物膜比除标记MK正上方的区域以外的区域(例如，光电二极管H)之上的区域)中的硅氧化物膜厚。
[0161]即使碱性溶液从上表面S5上面浸入绝缘层Ox的内部，本实施例也可减少溶液到达标记MK的可能性。因此，在本实施例中的标记MK的使用可抑制可能由湿蚀刻溶液对缺陷的侵蚀导致的标记MK的损伤。
[0162]本实施例中的标记MK的深部表面DSF被作为深部表面涂层的薄硅氧化物膜FOx覆盖。因此，薄硅氧化物膜FOx及其上面的平坦化层FF也用于在用于形成这些层的图18所示的步骤以后的步骤中、特别地即使当半导体装置DEV完成并且实际使用时，保护标记MK抵抗侵蚀。
[0163]本实施例中的沟槽DTR形成为在从正面主表面SI向背面主表面S2的方向上从正面主表面SI到背面主表面S2贯穿半导体层SL。作为结果，通过深部表面DSF和背面主表面S2以及通过沟槽DTR的边缘形成台阶部分。
[0164]因此，沟槽DTR的边缘被平面地观察，由此，可以容易地识别主表面S2与深部表面DSF之间的台阶部分。即使标记MK和半导体层SL由硅形成并且标记MK形成为填充于半导体层SL中，也可容易地识别标记MK。[0165]第二实施例
[0166]本实施例与第一实施例的不同在于标记MK的结构。现在，将参照图23描述本实施例的半导体装置。
[0167]与图7类似，图23总地表示受光元件形成区域中的受光元件和标记形成部分中的标记的组合的单个示图。参照图23，第二实施例的半导体装置DEV基本上具有与第一实施例的半导体装置DEV相同的结构。标记MK覆盖包含多晶硅层PSl的第一区域和包含覆盖多晶硅层PSl的侧面的至少一部分的薄硅氧化物膜FOx的第二区域。
[0168]具体地，标记MK被设置在沟槽DTR中，并且包含由多晶硅层PSl形成的并从正面主表面SI向背面主表面S2延伸的第一区域和由薄硅氧化物膜FOx形成的第二区域。第一区域(多晶硅层PSl)从作为起点的正面主表面SI延伸到作为终点的深部表面DSF。
[0169]薄硅氧化物膜FOx形成为第二区域，以覆盖在第一区域中的从正面主表面SI延伸到深部表面DSF的外侧面之中的从正面主表面SI延伸到深部表面DSF稍前的区域(B卩，多晶硅层PSl的侧面中的接近正面主表面SI的区域)的区域。薄硅氧化物膜FOx优选为例如正硅酸乙酯(TEOS)氧化物膜，但不限于此。第二区域不限于硅氧化物膜，并且可由诸如硅氮化物膜的其它绝缘材料形成。
[0170]如图23所示，薄硅氧化物膜FOx形成为覆盖多晶硅层PSl的从正面主表面SI延伸到深部表面DSF的侧面的一些区域(即，除了深部表面DSF附近的侧面以外)。薄硅氧化物膜FOx可形成为覆盖多晶硅层PSl的整个侧面。
[0171]与第一实施例类似，在图23中简单地示出的平坦化层FF实际上是薄硅氧化物膜FOx、反射防止膜ARC、层间绝缘层I1、遮光膜LSF和平坦化层FF的组合(参见图20)。平坦化层FF形成为覆盖背面主表面S2和标记MK。即，平坦化层FF形成为覆盖多晶硅层PSl和薄硅氧化物膜FOx。
[0172]因此，与深部表面DSF (标记MK)的上部接触的平坦化层FF优选比与除标记MK以外的区域(例如，光电二极管H)正上方的背面主表面S2)的上部接触的平坦化层FF厚。
[0173]图23所示的结构与图7所示的结构不同之处在于以上各点，但在其它的点上相同，因此，在后面将不重复描述其描述。
[0174]现在，参照图24?28，将描述根据本实施例的半导体装置DEV的制造方法，特别是标记MK的制造方法。
[0175]参照图24，与图8所示的情况相同，半导体基板SUB被设置为所谓的SOI基板，并且，形成各沟槽DTR。通过与图8所示的步骤相同的蚀刻形成沟槽DTR。在形成沟槽DTR时，蚀刻优选地执行为使得沟槽DTR基本上到达背面主表面S2 (或基本上停止于背面主表面S2)。因此，沟槽DTR的内底部基本上与背面主表面S2处于相同的高度(齐平)。
[0176]参照图25，薄硅氧化物膜FOx (绝缘膜)在沟槽DTR的内周壁之上形成以覆盖硅氧化物膜HOx的最上表面。薄硅氧化物膜FOx例如为TEOS氧化物膜，并优选具有不小于0.05 μ m且不大于0.2 μ m(更优选为0.1 μ m)的厚度。然后，诸如多晶硅层PSl的半导体膜(薄硅膜)形成以覆盖硅氧化物膜HOx上的硅氧化物膜FOx，并填充于沟槽DTR中。然后，通过回蚀去除硅氧化物膜HOx、该硅氧化物膜的最上表面上的薄硅氧化物膜FOx和多晶硅层PSl。以上述的方式，硅氧化物膜FOx和多晶硅层PSl保留于各沟槽DTR中以露出正面主表面SI。[0177]参照图26，与图13和图14所示的处理相同的处理被应用于正面主表面SI。
[0178]参照图27，在与图15所示的步骤相同的步骤中去除基底基板SSL。然后，以与图16所示的方式相同的方式去除由硅氧化物膜制成的绝缘层Ox。同时，由硅氧化物膜制成的薄硅氧化物膜FOx的一部分被去除。具体地，位于背面主表面S2附近的区域中的硅氧化物膜FOx也与绝缘层Ox —起被去除。此时，硅氧化物膜FOx的覆盖沟槽DTR的多晶硅层PSl沿其延伸的内侧的部分(位于背面主表面S2附近)可被去除。硅氧化物膜FOx的覆盖多晶硅层PSl的侧面的该部分被去除，使得深部表面DSF形成为多晶硅层PSl的位置最接近背面主表面S2并且在沿背面主表面S2的方向上扩展的表面。深部表面DSF被定位为以硅氧化物膜FOx的被去除部分的厚度向着正面主表面SI而不是向着背面主表面S2凹陷。
[0179]在图27所示的步骤中，从反向主表面S3向背面主表面S2的半导体基板SUB的区域被去除。在沟槽DTR内，形成包含多晶硅层PSl和薄硅氧化物膜FOx的标记MK。
[0180]参照图28，以与图18所示的处理相同的方式，薄硅氧化物膜FOx、反射防止膜ARC、层间绝缘层II和遮光膜LSF被依次层叠，以覆盖背面主表面S2、标记MK的深部表面DSF和薄硅氧化物膜FOx。以下的步骤与图19?21所示的步骤相同。
[0181]然后，以下将描述本实施例的操作和效果。除了在第一实施例中表示的那些以外，本实施例还具有以下的操作和效果。
[0182]在本实施例中，标记MK不仅具有由与半导体层SL相同的材料(硅)制成的多晶硅层PS1，而且具有在多晶硅层PSl的侧面上的由与半导体层SL不同的材料制成的薄硅氧化物膜FOx (例如，TE0S)。与如第一实施例那样标记MK仅由半导体层SL (硅)内的多晶硅层PSl形成的情况相比，本实施例有利于通过观察检测标记MK。
[0183]在本实施例中，在标记MK的制造方法中，在沟槽DTR的内周壁之上形成薄硅氧化物膜FOx。作为结果，标记MK包含多晶硅层PSl和覆盖层PSl的侧面的薄硅氧化物膜FOx。通过薄硅氧化物膜FOx可更容易地观察和识别标记MK。
[0184]第三实施例
[0185]本实施例与第一实施例的不同之处在于标记MK的结构。参照图29，以下将描述本实施例的半导体装置。
[0186]参照图29，半导体装置DEV基本上具有与第一实施例的半导体装置DEV相同的结构。如图29所示，用于在其中容纳标记MK的沟槽DTR在从半导体层SL的正面主表面SI(以正面主表面SI为起点)向背面主表面S2的方向上延伸，但该沟槽DTR的底部终止于去往背面主表面S2的中途。
[0187]第一和第二实施例中的用于在其中容纳标记MK的沟槽DTR在从半导体层SL的正面主表面SI向着背面主表面S2的方向上从正面主表面SI到背面主表面S2贯穿半导体层SL0但是，第三实施例的标记MK没有从正面主表面SI到背面主表面S2贯穿半导体层SL。
[0188]图29所示的结构与图7所示的结构的不同之处在于以上各点，但在其它的点上相同，因此，在后面不重复描述其描述。
[0189]现在，参照图30?33，将描述根据本实施例的半导体装置DEV的制造方法，特别是标记MK的制造方法。
[0190]参照图30，与图8所示的情况相同，半导体基板SUB被设置为所谓的SOI基板，并且，形成各沟槽DTR。通过与图8所示的蚀刻过程相同的蚀刻过程形成沟槽DTR，但是，在从正面主表面SI向背面主表面S2的方向上延伸的沟槽DTR形成为具有在去往背面主表面S2的中途终止的而不到达背面主表面S2的底部。
[0191]参照图31，多晶硅层PSl在硅氧化物膜HOx的最上面的主表面之上形成，以填充沟槽 DTR。
[0192]参照图32，在多晶硅层PSl残留沟槽DTR中的情况下，回蚀多晶硅层PSl。
[0193]参照图33，通过例如氢氟酸的化学品蚀刻和去除硅氧化物膜HOx。在以上的步骤之后，执行与图13?21所示的过程相同的过程。
[0194]现在，以下将描述本实施例的操作和效果。
[0195]本实施例与第一和第二实施例的不同在于半导体层SL被设置在从标记MK的深部表面DSF直到背面主表面S2的区域中。并且，在本实施例中，与第一实施例类似，标记MK形成为在正面主表面SI侧而不是背面主表面S2侧具有深部表面DSF。因此，从平坦化层FF的上表面S5 (参见图29)到深部表面DSF的在垂直方向(未示出)上的距离比从上表面S5到背面主表面S2的在垂直方向上的距离长。与第一和第二实施例类似，本实施例可抑制可能在去除基底基板SSL时由湿蚀刻溶液(碱性溶液)对缺陷的侵蚀所导致的标记MK的损伤。
[0196]当如第一和第二实施例那样沟槽DTR在半导体层SL的主表面SI和S2之间贯穿时，标记MK由与其中形成有标记MK的半导体层SL相同的硅形成，但是，可通过观察在背面主表面S2形成的沟槽DTR的内周壁识别标记MK。但是，在第三实施例中，背面主表面S2不包含沟槽DTR的内周壁，并且，标记MK由与其中形成有标记MK的半导体层SL相同的硅形成。与第一和第二实施例不同，难以通过观察沟槽DTR的内周壁来识别第三实施例的标记MK。
[0197]但是，可通过用具有如下这样的波长的红外光辐照背面主表面S2来识别嵌入半导体层SL中并由与半导体层SL相同的硅制成的多晶硅层PSl的深部表面DSF，在该波长该光透过多晶硅层PSl的硅材料。
[0198]第四实施例
[0199]在以上的各实施例中，在制造方法的一个例子中，在形成标记MK之后，诸如元件隔离区域SPT和光电二极管ro的部件在正面主表面SI形成并在支撑基板SS之上被接合。形成标记MK或各元件的定时不限于此，并且，例如，可在图14所示的基板的接合步骤之前的任意定时形成元件隔离区域SPT和光电二极管H)。
[0200]重新参照图1，在上述的在半导体晶片SW之上形成的芯片区域MC中的每一个中形成固态成像元件。因此，需要在没有不对准的情况下在半导体晶片SW之上配置芯片区域MC。
[0201]参照图34和图35，标记MKC被用于确认芯片区域MC的不对准。图34所示的标记MKC与图5和图6所示的标记MKC类似，但与图5和图6不同之处在于单独的矩形标记MK被双重布置。
[0202]图34所示的形成外部(大)矩形的四个标记MK是指示半导体晶片SW上的任意的芯片区域MC的位置的标记。在这种情况下，图34所示的形成内部(小)矩形的四个标记MK是用于检测与该个芯片区域MC相邻的另一芯片区域MC关于该个芯片区域MC的不对准的标记(用于检测不对准的标记)。具体而言，如图34所示，当由内部标记MK形成的矩形如图34所示的那样位于由外部标记MK形成的矩形内时，该另一芯片区域MC被确定为关于该个芯片区域MC设置在适当的位置。
[0203]在形成上述的固态成像元件等之前，首先，需要用于将半导体晶片SW分成各芯片区域MC的标记MK (MKC)。
[0204]在用于半导体基板SUB的第一步骤中，在半导体基板SUB的正面主表面SI上形成标记MK(MKC)。由于可在任何任意的定时形成在以上的各实施例中描述的用于加工背面的标记MK，因此，第一到第三实施例中的标记(用于加工背面主表面的第二标记)可与用于检测在正面主表面SI的芯片区域MC的不对准的标记(用于加工正面主表面的第一标记)同时形成。
[0205]下面，参照图36?38，以下将描述根据本实施例的第一例子的标记MK的制造方法。
[0206]如图36?38所示，标记形成区域被分成正面标记形成区域和背面标记形成区域。正面标记形成区域表示用于形成用于检测正面主表面SI的不对准的标记的形成区域。背面标记形成区域表示用于背面加工的标记的形成区域，该形成区域与第一到第三实施例的标记形成区域对应。
[0207]参照图36，例如，与图8所示的步骤类似，半导体基板SUB被设置为所谓的SOI基板而未被加工。在基板之上形成用于标记的硅氧化物膜HOx。沟槽DTR被设置以同时在正面标记形成区域和背面标记形成区域中形成标记。
[0208]参照图37，图36所示的硅氧化物膜HOx被去除。
[0209]参照图38，在沟槽DTR中形成用于各标记MK的图案，并且，形成包含元件隔离区域SPT、P型阱区域PWL和η型区域NR的各部件。本实施例中的以下的步骤与第一实施例的制造方法中的那些相同，并且，将省略它们的描述。
[0210]作为替代方案，在本实施例中，用于检测正面主表面SI处的芯片区域MC的不对准的标记(用于加工正面主表面的第一标记)和第一到第三实施例的标记(用于加工背面主表面的第二标记)可被以同一标记的形式形成。
[0211]S卩，在图36?38所不的第一例子中，用于加工正面主表面的标记和用于加工背面主表面的标记独立地形成。相反，在后面要描述的第二例子中，这两个标记相同。
[0212]参照图39?41，通过与第一例子相同的过程形成根据本实施例的第二例子的标记ΜΚ。在标记形成区域中形成的标记MK不仅可用于正面加工，而且可用于背面加工。
[0213]根据本实施例的第一例子的过程，与在不同的定时形成用于加工正面主表面的标记和用于加工背面主表面的标记的情况相比，用于加工的光掩模的数量可减少。并且，第一例子可减少加工时间，以由此降低产品的制造成本。
[0214]根据本实施例的第二例子的过程，用于加工正面主表面的标记也可被用作用于加工背面主表面的标记，由此减少关于芯片区域MC (半导体晶片SW)的由标记占用的面积。
[0215]第五实施例
[0216]本实施例与第一实施例的不同在于标记MK的结构。现在，将参照图42描述本实施例的半导体装置。
[0217]参照图42，本实施例的半导体装置DEV基本上具有与第一实施例的半导体装置DEV相同的结构。如图42所示，沟槽DTR从正面主表面SI到背面主表面S2延伸通过半导体层SL，由此，沟槽DTR中的标记MK形成为从正面主表面SI延伸到背面主表面S2。[0218]沟槽DTR在从正面主表面SI向背面主表面S2的方向上从作为起点的正面主表面SI到作为终点的背面主表面S2延伸穿过半导体层SL。因此，沟槽DTR在重叠于背面主表面S2上的位置形成内底部。
[0219]标记MK包含硅氮化物膜SN (第一标记部件)和嵌入的硅氧化物膜BOx (第二标记部件)。硅氮化物膜SN形成为与沟槽DTR的内周壁接触(以覆盖沟槽DTR的内周壁)。嵌入的硅氧化物膜Box在沟槽DTR的延伸方向上延伸，同时覆盖沟槽DTR中的硅氮化物膜SN，并在沟槽DTR的内底部附近折回以使其延伸方向改变180度。S卩，在从主表面SI延伸到主表面S2之后，嵌入的硅氧化物膜BOx在深部表面DSF处折回以使其延伸方向改变180度，同时在内底部与硅氮化物膜SN接触，并然后在从主表面S2到主表面SI的方向上延伸。
[0220]如图42 (第五实施例)所示，沟槽DTR在重叠于背面主表面S2上的位置形成内底部。因此，标记MK在标记重叠于背面主表面S2上的位置形成端面。更具体而言，覆盖沟槽DTR的内周壁的硅氮化物SN被设置为在沟槽DTR中的嵌入的硅氧化物膜BOx与背面主表面S2之间的边界处与嵌入的硅氧化物膜BOx的端面接触(并与沟槽DTR的内底部接触)。
[0221]图42所示的结构与图7所示的结构的不同之处在于以上各点，但在其它的点上相同，因此，在后面将不重复描述其描述。
[0222]接下来，参照图43?50，以下将描述根据本实施例的半导体装置DEV的制造方法，特别是标记MK的制造方法。
[0223]参照图43，半导体基板SUB被设置为与图8所示的情况相同的所谓的SOI基板。基底硅氧化物膜DOx (垫衬氧化物膜)通过例如热氧化方法形成，以覆盖整个正面主表面SI(与其上表面接触)。然后，通过使用通常的光刻和蚀刻技术，在基底硅氧化物膜DOx之上形成包含例如硅氮化物膜(未示出)的图案。通过使用硅氮化物膜的图案作为硬掩模对基底硅氧化物膜DOx和半导体层SL进行通常的蚀刻，由此形成沟槽DTR。沟槽DTR优选形成为从正面主表面SI到达背面主表面S2。
[0224]参照图44，硅氮化物膜SN和嵌入的硅氧化物膜Box依次形成，以覆盖沟槽DTR的内周壁和基底硅氧化物膜DOx的上表面。硅氮化物膜SN和嵌入的硅氧化物膜Box形成以填充于沟槽DTR中。
[0225]参照图45，通过通常的光刻和蚀刻技术去除周边电路区域和受光形成区域中的要形成元件隔离区域的区域中的嵌入的硅氧化物膜Box，以由此形成开口。
[0226]参照图46，通过使用在图45所示的步骤中形成的嵌入的硅氧化物膜Box图案作为掩模对硅氮化物膜SN进行通常的蚀刻。以这种方式，硅氮化物膜SN的图案形成为与基底硅氧化物膜DOx接触的加工用的氮化物膜。
[0227]参照图47，硅氮化物膜SN的各开口正下方的基底硅氧化物膜DOx通过湿氧化被转换成厚氧化物膜，该厚氧化物膜形成为元件隔离区域SPT。
[0228]参照图48，在沟槽DTR的内部被留下的情况下，嵌入的硅氧化物膜Box、硅氮化物膜SN和基底硅氧化物膜DOx被回蚀。元件隔离区域SPT具有足够的厚度，由此不能被蚀刻并且保留于半导体层SL内。通过以上的处理，在沟槽DTR内由硅氮化物膜SN和嵌入的硅氧化物膜BOx形成标记MK。
[0229]参照图49和图50，以下的过程(已执行的元件隔离区域SPT的形成之后的步骤中的过程)与图12?21所示的各步骤中的那些相同。图49表示光电二极管H)被形成并且半导体基板SUB的反向主表面S3到背面主表面S2的区域被去除的形式(与图16所示的形式相同的形式)。图50表示芯片上透镜LNS等以与图18?21所示的步骤相同的方式形成的形式。
[0230]接下来，以下将描述本实施例的所要解决的问题、操作和由本实施例实现的效果。当标记MK由包括嵌入沟槽DTR中的硅氮化物膜和其它膜的叠层膜形成时，需要用于形成这些膜的过程，这导致增加制造步骤的数量，由此使得难以降低制造成本。
[0231]但是，当标记MK由诸如多晶硅的硅形成时，其中形成有标记MK的基板(半导体层SL)也由硅形成。标记MK和基板两者的光学特性相同，这使得难以识别标记MK (在这种情况下，需要通过使用上述的具有特定的波长的红外光来识别标记MK)。从这一点，基板(半导体层SL)由硅形成，并且，标记MK由具有与硅不同的光学性能的材料形成。因此，可以利用标记和基板之间的光学性能的差异容易地识别标记MK。
[0232]与本实施例类似，使用的标记由与半导体层SL的材料(硅)不同的材料(硅氧化物膜和硅氮化物膜)形成，因此可容易地被识别。
[0233]如上所述，在本实施例中，用于形成标记MK的硅氮化物膜SN与用于形成元件隔离区域SPT的硅氮化物膜SN在同一层中形成。用于形成标记MK的嵌入的硅氧化物膜Box与用于形成硅氮化物膜SN的图案的图案(参见图45)在同一层中形成。
[0234]S卩，在本实施例中，标记MK被与形成其它部件的步骤同时地在同一层中同时形成，与沉积标记MK的步骤与其它步骤独立地执行的情况相比，这可减少用于加工的光掩模的数量。此外，第一例子可减少加工时间间隔，由此降低产品的制造成本。
[0235]第六实施例
[0236]本实施例与第一实施例的不同之处在于标记MK的结构。现在，以下将参照图51描述本实施例的半导体装置。
[0237]参照图51，本实施例的半导体装置DEV基本上具有与第五实施例(参见图42 )的半导体装置DEV相同的结构。如图51所示，沟槽DTR从正面主表面SI延伸到背面主表面S2，以从作为起点的半导体层SL的正面主表面SI到其背面主表面S2贯穿半导体层SL。沟槽DTR的内底部不在重叠于背面主表面S2上的位置形成，并且，不在背面主表面S2之上形成硅氮化物膜SN。
[0238]如图51所示，与图42所示的标记MK类似，通过使嵌入的硅氧化物膜BOx折回以使其在沟槽DTR中的延伸方向改变180度而形成的纵线从主表面SI延伸到主表面S2。这是由于具有与图42所示的结构相同的结构的标记MK在背面主表面S2被切割(接缝)。
[0239]图51所示的结构与图42所示的结构的不同之处在于以上各点，但在其它的点上与图7所示的结构相同，因此，在后面将不重复描述其描述。
[0240]接下来，以下将参照图52?58描述根据本实施例的半导体装置DEV的制造方法，主要是标记MK的制造方法。
[0241]参照图52，本实施例与以上的各实施例的不同在于提供了包含正面主表面SI和与主表面SI相反的主表面S3而没有绝缘层Ox的半导体基板SUB。半导体基板SUB是包含由单晶硅制成的半导体层SL的通常的单晶硅基板，并且，不是其中嵌入了绝缘层Ox的所谓的SOI基板。
[0242]以与图43所示的步骤相同的方式，在半导体基板SUB形成基底硅氧化物膜DOx的图案。与图43所示的相同，通过通常的蚀刻使用硅氮化物膜的图案作为硬掩模形成沟槽DTR0由于不在半导体基板SUB中形成绝缘层Ox，因此，半导体基板SUB被蚀刻，使得图52所示的垂直方向上的沟槽DTR的深度基本上与图43所示的情况相同。
[0243]参照图53，以与图44所示的步骤相同的方式，硅氮化物膜SN和嵌入的硅氧化物膜BOx依次形成，以覆盖沟槽DTR的内周壁和基底硅氧化物膜DOx的上表面。硅氮化物膜SN和嵌入的硅氧化物膜BOx形成为填充于沟槽DTR中。
[0244]参照图54?57，执行与图45?48所示的步骤中的过程相同的过程。在图57所示的步骤之后，基本上执行与图12?21所示的各步骤中的过程相同的过程(除了已执行的形成元件隔离区域SPT的步骤以外的步骤)，使得如图49和图50所示的那样形成光电二极管PD和芯片上透镜LNS。
[0245]以与图49所示的步骤相同的方式，去除从半导体基板SUB的反向主表面S3到至少覆盖沟槽DTR的内底部的硅氮化物膜SN的区域，并且，形成露出背面主表面S2的半导体层SL，由此形成标记MK。当该去除在覆盖沟槽DTR的内底部的硅氮化物膜SN中终了时，沟槽DTR中的嵌入的硅氧化物膜BOx形成为具有与图42 (图49)所示的形式相同的形式。当半导体基板SUB进一步被去除直到正面主表面SI (直到嵌入的硅氧化物膜BOx的上述返回纵线的端部)时，以上的返回纵线如图51所示的那样贯穿半导体层SL。
[0246]下面将描述本实施例的操作和效果。并且，在如本实施例那样使用由通常的单晶硅制成的半导体基板SUB而不是所谓的SOI基板时，与第五实施例中的标记MK的制造方法(参见图54?57)类似，在形成其它的部件的步骤的同时在同一层中形成标记MK。
[0247]因此，例如，与形成标记MK的沉积步骤与其它的步骤独立地执行的情况相比，本实施例可减少用于加工的光掩模的数量。此外，本实施例还可减少加工时间并降低产品的制造成本。
[0248]本实施例的标记MK包括硅氮化物膜SN、硅氧化物膜BOx，并由与包含硅氮化物膜和硅氧化物膜的半导体层SL中包含的硅不同的材料形成。因此，可以容易观察标记MK。
[0249]最后，以下将描述以上的实施例的要点。参照图58，半导体装置包括具有正面主表面SI和与正面主表面相反的背面主表面S2的半导体层SL、多个光电二极管H)、用于向光电二极管ro供给光的芯片上透镜LNS和在半导体层SL内形成的标记MK。标记MK从正面主表面SI延伸到背面主表面S2。标记MK形成为具有向着正面主表面SI而不是背面主表面S2凹陷的深部表面DSF。深部表面DSF由硅形成。
[0250]另外，以下将描述在以上的实施例中描述的内容的一些部分。
[0251 ] (I)在半导体装置的制造方法中，首先，提供包含正面主表面和与正面主表面相反的反向主表面的半导体基板。半导体基板沿正面主表面和反向主表面具有嵌入其中的绝缘层。沟槽形成为在从半导体基板的正面主表面向其的与正面主表面相反的作为与绝缘层的边界的背面主表面的方向上延伸，以到达背面主表面。在沟槽内，存在由硅氮化物膜形成以覆盖沟槽的内周壁的第一标记部件和由硅氧化物膜形成以在沟槽内覆盖第一标记部件的第二标记部件。形成由第一标记部件和第二标记部件形成的标记。从半导体基板去除从反向主表面到背面主表面的区域。半导体基板的正面主表面与绝缘层之间的区域是半导体层。在半导体层中从正面主表面形成多个受光元件。通过使用标记，设置用于向受光元件供给光的受光透镜。[0252](2)在(I)中描述的半导体装置的制造方法还形成用于电气隔离多个受光元件的元件隔离区域。在形成元件隔离区域的步骤中，形成与正面主表面的上表面接触的垫衬氧化物膜，并且，形成与垫衬氧化物膜的上表面接触的加工用的氮化物膜的图案。第一标记部件与用于加工的氮化物膜的图案在同一层中形成。第二标记部件与用于加工的氮化物的图案在同一层中形成。
[0253](3)在半导体装置的制造方法中，首先，提供包括正面主表面和与正面主表面相反的反向主表面的半导体基板。沟槽形成为在从正面主表面向反向主表面的方向上延伸，以到达半导体基板的内部。在沟槽内，存在由硅氮化物膜形成以覆盖沟槽的内周壁的第一标记部件和由硅氧化物膜形成以在沟槽内覆盖第一标记部件的第二标记部件。半导体基板的从反向主表面延伸直到至少覆盖沟槽的底部的第一标记部件的区域被去除，由此形成包含第一标记部件和第二标记部件的标记。在半导体基板中的形成为半导体层的区域中，形成多个受光元件。通过使用标记，将用于向受光元件供给光的受光透镜定位在与半导体层的正面主表面相反的背面主表面之上。
[0254](4)在(3)中描述的半导体装置的制造方法还包括形成用于电气隔离受光元件的元件隔离区域。在形成元件隔离区域的步骤中，形成与正面主表面的上表面接触的垫衬氧化物膜，并且，形成与垫衬氧化物膜的上表面接触的加工用的氮化物膜的图案。
[0255]已经基于实施例具体描述了由发明人提出的本发明。很显然，本发明不限于以上的实施例，并且，在不背离本发明的范围的情况下，可以提出各种修改和变化。
【权利要求】
1.一种半导体装置，包括: 半导体层，所述半导体层具有正面主表面和与正面主表面相反的背面主表面； 多个受光元件，所述多个受光元件在所述半导体层中形成，用于执行光电转换； 受光透镜，所述受光透镜设置在所述半导体层的所述背面主表面之上并向受光元件供给光；以及 标记，所述标记在所述半导体层内形成， 其中，所述标记从所述正面主表面延伸到所述背面主表面， 其中，所述标记具有向着所述正面主表面而不是向着所述背面主表面凹陷的深部表面，并且， 其中，所述深部表面由硅形成。
2.根据权利要求1的半导体装置，其中，所述半导体层和所述标记全部由硅形成。
3.根据权利要求1的半导体装置，其中，所述标记包含由硅制成的第一区域和覆盖所述第一区域的侧面的至少一部分的由绝缘膜制成的第二区域。
4.根据权利要求1的半导体装置，其中， 所述标记在沿所述方向延伸通过所述半导体层的沟槽中形成，并且， 所述沟槽形成为从所述正面主表面到所述背面主表面贯穿所述半导体层。
5.根据权利要求1的半导体装置，其中，所述标记在沿所述方向延伸通过所述半导体层的沟槽中形成，并且， 所述沟槽形成为具有在从所述正面主表面去往所述背面主表面的中途的底部。
6.一种半导体装置的制造方法，包括以下的步骤: 提供具有正面主表面和与正面主表面相反的反向主表面的半导体基板，所述半导体基板具有沿所述正面主表面和所述反向主表面嵌入所述半导体基板的绝缘层； 形成沟槽，所述沟槽从所述半导体基板的所述正面主表面延伸到所述半导体基板的与所述正面主表面相反的位于与绝缘层的边界处的背面主表面； 在所述沟槽中形成在所述方向上延伸的标记，所述标记具有向着所述正面主表面而不是向着所述背面主表面凹陷的深部表面； 从所述正面主表面将多个受光元件形成到在所述半导体基板的所述正面主表面和所述背面主表面之间的区域中形成的半导体层中； 去除所述半导体基板的从所述反向主表面到所述背面主表面的区域；和 通过使用所述标记设置用于向受光元件供给光的受光透镜。
7.根据权利要求6的半导体装置的制造方法，其中，所述半导体层和所述标记全部由娃形成。
8.根据权利要求7的半导体装置的制造方法，其中，形成标记的步骤包含在沟槽中嵌入薄硅膜的步骤。
9.根据权利要求8的半导体装置的制造方法，其中，形成标记的步骤还包括处于在沟槽中嵌入薄硅膜的步骤之前的在沟槽的内周壁形成绝缘膜的步骤。
10.根据权利要求6的半导体装置的制造方法，其中， 所述半导体基板包含基底基板，并且，去除步骤包含用碱性溶液去除所述基底基板的步骤。
11.根据权利要求6的半导体装置的制造方法，其中，形成标记的步骤包含以下的步骤: 在沟槽的底部形成薄绝缘膜，以使得该绝缘膜在所述正面主表面侧而不是在所述背面主表面具有表面； 在沟槽中嵌入薄硅膜，以使得该硅膜与所述薄绝缘膜的上表面接触；和 去除所述绝缘层和所述薄绝缘膜，以关于所述背面主表面在所述薄硅膜中形成台阶部分。
12.根据权利要求6的半导体装置的制造方法，其中，沟槽形成为从所述正面主表面到达所述背面主表面。
13.根据权利要求6的半导体装置的制造方法，其中，所述沟槽形成为具有在从所述正面主表面去往所述背面主表面的中途的底部。
14.根据权利要求6的半导体装置的制造方法，其中，在形成标记的步骤中，同时形成用于加工所述正面主表面的第一标记和用于加工所述背面主表面的第二标记。
15.根据权利要求14的半导体装置的制造方法，其中，第一标记和第二标记相同。
16.一种半导体装置，包括: 半导体层，所述半导体层具有正面主表面和与正面主表面相反的背面主表面； 多个受光元件，所述多个受光元件在所述半导体层中形成，用于执行光电转换； 受光透镜，所述受光透镜设置在所述半导体层的所述背面主表面之上并向受光元件供给光；以及 标记，所述标记在所述半导体层内形成， 其中，所述标记在从所述正面主表面到所述背面主表面延伸通过所述半导体层的沟槽中从所述正面主表面到所述背面主表面形成，以及其中，所述标记包含: 与所述沟槽的内周壁接触的由硅氮化物膜形成的第一标记部件；和 在所述沟槽中覆盖第一标记部件的由硅氧化物膜形成的第二标记部件。
17.根据权利要求16的半导体装置，其中，第一标记部件被设置为在第二标记部件与所述背面主表面之间的边界处与从所述正面主表面延伸到所述背面主表面的第二标记部件的端面接触。
【文档编号】H01L23/544GK103579269SQ201310319981
【公开日】2014年2月12日 申请日期:2013年7月26日 优先权日:2012年7月27日
【发明者】柏原庆一朗 申请人:瑞萨电子株式会社