Mos晶体管的形成方法
【专利摘要】一种MOS晶体管的形成方法，包括：提供半导体衬底，在所述半导体衬底表面形成多晶硅伪栅结构；在所述多晶硅伪栅结构两侧的半导体衬底内形成源区和漏区；在所述半导体衬底表面形成层间介质层，且所述层间介质层表面与多晶硅伪栅结构表面齐平；去除所述多晶硅伪栅，形成沟槽，所述沟槽底部暴露出含有氮元素的高K栅介质保护层；对所述沟槽暴露出的含有氮元素的高K栅介质保护层进行氮化处理；在所述沟槽内形成金属栅极。由于对含有氮元素的高K栅介质保护层进行氮化处理能修复被破坏的氮键，使得高K栅介质保护层内的缺陷数量降低，而且氮能渗透到高K栅介质层内占据的氧空洞，从而降低最终形成MOS晶体管的漏电流。
【专利说明】MOS晶体管的形成方法
【技术领域】
[0001]本发明涉及半导体【技术领域】，特别涉及一种MOS晶体管的形成方法。
【背景技术】
[0002]随着集成电路制造技术的不断发展，MOS晶体管的特征尺寸也越来越小，为了降低MOS晶体管栅极的寄生电容，提高器件速度，高K栅介电层与金属栅极的栅极叠层结构被引入到MOS晶体管中。为了避免金属栅极的金属材料对晶体管其他结构的影响，所述金属栅极与高K栅介电层的栅极叠层结构通常采用“后栅(gate last)”工艺制作。
[0003]请参考图1?图3，为现有技术中的利用“后栅”工艺形成金属栅极的剖面结构视图，具体包括:
[0004]请参考图1，提供半导体衬底10，在所述半导体衬底10表面形成多晶硅伪栅结构20和层间介质层30，所述多晶硅伪栅结构20包括位于半导体衬底10表面的高K栅介质层21，位于高K栅介质层21表面的高K栅介质保护层22和位于所述功能高K栅介质保护层层22表面的多晶硅伪栅23，所述层间介质层30表面与多晶硅伪栅结构20表面齐平；
[0005]请参考图2，去除所述多晶硅伪栅23 (请参考图1)，形成沟槽25，所述沟槽25底部暴露出高K栅介质保护层；
[0006]请参考图3，在所述沟槽25 (请参考图2)内形成金属栅极26。
[0007]但利用所述方法形成的具有高K金属栅极的MOS晶体管的漏电流较大。
【发明内容】
[0008]本发明解决的问题是提供一种MOS晶体管的形成方法，最终形成的MOS晶体管的漏电流较小。
[0009]为解决上述问题，本发明提供一种MOS晶体管的形成方法，包括:提供半导体衬底，在所述半导体衬底表面形成多晶硅伪栅结构，所述多晶硅伪栅结构包括位于半导体衬底表面的高K栅介质层，位于高K栅介质层表面的含有氮元素的高K栅介质保护层和位于所述高K栅介质保护层表面的多晶硅伪栅；在所述多晶硅伪栅结构两侧的半导体衬底内形成源区和漏区；在所述半导体衬底表面形成层间介质层，且所述层间介质层表面与多晶硅伪栅结构表面齐平；去除所述多晶硅伪栅，形成沟槽，所述沟槽底部暴露出含有氮元素的高K栅介质保护层；对所述沟槽暴露出的含有氮元素的高K栅介质保护层进行氮化处理；在所述沟槽内形成金属栅极。
[0010]可选的，所述氮化处理包括氮气气氛下的退火工艺或含氮的等离子体的处理工艺。
[0011]可选的，所述氮气气氛下的退火工艺具体包括:退火气体为N2，反应腔的压强范围为2晕托?760托，N2的流量范围为10标况晕升每分?5000标况晕升每分,退火温度为200摄氏度?500摄氏度，退火时间为5秒?30秒。
[0012]可选的，所述含氮的等离子体的处理工艺具体包括:处理气体为N2，所述N2被等离子体化后形成含氮的等离子体，利用所述含氮的等离子体对高K栅介质保护层进行氮化处理，其中，射频功率范围为100瓦?2000瓦，N2的流量范围是10标况毫升每分?500标况毫升每分，反应腔的压强范围为4毫托?50毫托，反应腔的温度范围为40摄氏度?80摄氏度，处理时间范围为30秒?200秒。
[0013]可选的，所述多晶硅伪栅结构和层间介质层的形成工艺包括:在所述半导体衬底表面形成高K栅介质薄膜，在所述高K栅介质薄膜表面形成含有氮元素的高K栅介质保护薄膜，在含有氮元素的高K栅介质保护薄膜表面形成多晶硅薄膜；对所述多晶硅薄膜、高K栅介质保护薄膜和高K栅介质薄膜进行刻蚀，形成多晶硅伪栅结构。
[0014]与现有技术相比，本发明的技术方案具有以下优点:
[0015]由于在去除所述多晶硅伪栅，形成沟槽后，对所述沟槽暴露出的含有氮元素的高K栅介质保护层进行氮化处理，然后再在所述沟槽内形成金属栅极，对含有氮元素的高K栅介质保护层进行氮化处理能修复被破坏的氮键，使得功能层内的缺陷数量降低，从而降低最终形成MOS晶体管的漏电流。
[0016]同时，所述氮化处理还能将氮元素扩散到高K栅介质层中，由于高K栅介质层大多是金属离子氧化物，且没有固定的原子配位，即使高K栅介质层和半导体衬底之间形成有垫氧化层，高K栅介质层112与垫氧化层之间的晶格匹配仍然较差，在高K栅介质层与垫氧化层之间或在高K栅介质层与半导体衬底的界面会产生缺陷和产生氧空洞，而氮键的键能大于原来的金属离子键，当氮键替代原来的金属离子键和氧空洞，可以降低高K栅介质层与垫氧化层之间的界面缺陷，提高MOS晶体管的与时间相关的介质击穿(TDDB)性能。
[0017]进一步的，所述氮化处理还能将氮元素扩散到垫氧化层中，使垫氧化层的材料变为氮氧化硅，从而降低MOSFET反型时的氧化层等效厚度(Tinv)。
【专利附图】
【附图说明】
[0018]图1?图3是现有技术中金属栅极形成过程的剖面结构示意图；
[0019]图4?图9是本发明实施例的MOS晶体管的形成过程的剖面结构示意图。
【具体实施方式】
[0020]由于现有工艺形成的多晶硅伪栅结构具有高K栅介质层和高K栅介质保护层，当利用刻蚀工艺去除所述多晶硅伪栅结构的多晶硅伪栅时，所述刻蚀工艺会对高K栅介质保护层进行过刻蚀。特别的，当所述高K栅介质保护层含有氮元素时，所述过刻蚀会破坏高K栅介质保护层内的氮键，形成缺陷，使得最终形成MOS晶体管的漏电流较大。
[0021]为此，本发明提供了一种MOS晶体管的形成方法，在去除所述多晶硅伪栅，形成沟槽后，对所述沟槽暴露出的含有氮元素的高K栅介质保护层进行氮化处理，然后再在所述沟槽内形成金属栅极。由于对含有氮元素的高K栅介质保护层进行氮化处理能修复被破坏的氮键，使得高K栅介质保护层内的缺陷数量降低，从而降低最终形成MOS晶体管的漏电流。
[0022]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0023]本发明实施例提供了一种MOS晶体管的形成方法，请参考图4?图9，为本发明实施例的MOS晶体管的形成过程的剖面结构示意图。
[0024]请参考图4，提供半导体衬底100，在所述半导体衬底100表面形成多晶硅伪栅结构110，所述多晶硅伪栅结构110包括位于半导体衬底100表面的垫氧化层111、位于垫氧化层111表面的高K栅介质层112、位于高K栅介质层112表面的含有氮元素的高K栅介质保护层113和位于所述高K栅介质保护层113表面的多晶硅伪栅114。
[0025]所述半导体衬底100为硅衬底、锗衬底、氮化硅衬底或者绝缘体上硅衬底等。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。
[0026]形成所述多晶硅伪栅结构110的具体工艺为:在所述半导体衬底100表面形成垫氧化硅薄膜(未图示)，在所述垫氧化硅薄膜表面形成高K栅介质薄膜(未图示)，在所述高K栅介质薄膜表面形成含有氮元素的高K栅介质保护薄膜(未图示)，在所述高K栅介质保护薄膜表面形成多晶硅薄膜(未图示)；在所述多晶硅薄膜表面形成图形化的光刻胶层，以所述图形化的光刻胶层为掩膜，依次对所述多晶硅薄膜、高K栅介质保护薄膜、高K栅介质薄膜和垫氧化硅薄膜，对应形成多晶硅伪栅114、高K栅介质保护层113、高K栅介质层112和垫氧化层111。
[0027]由于高K栅介质层112与半导体衬底100的晶格匹配度较小，所述垫氧化层111作为高K栅介质层112与半导体衬底100之间的缓冲层，可以避免高K栅介质层与半导体衬底直接接触可能造成的缺陷。在其他实施例中，也可以不形成所述垫氧化硅层，直接在所述半导体衬底表面形成高K栅介质层。
[0028]在现有的工艺中，高K栅介质层可以在形成多晶硅伪栅之前形成，也可以在去除多晶硅伪栅之后，在对应的沟槽内形成。但随着集成电路制造技术的不断发展，MOS晶体管的特征尺寸也越来越小，因此多晶硅伪栅的宽度变得越来越小，去除多晶硅伪栅后形成的沟槽的宽度也越来越小。如果高K栅介质层在去除多晶硅伪栅之后，形成金属栅极之前形成，高K栅介质层会形成在沟槽的底部表面和侧壁表面，会消耗部分的所述沟槽的宽度，使得最终用于形成金属栅极的沟槽的宽度变小，会严重影响最终形成的金属栅极的电学特性。因此，在本实施例中，高K栅介质层112在形成多晶硅伪栅之前形成，以便后续形成金属栅极具有较大的宽度。
[0029]由于后续去除多晶硅伪栅114可能会对高K栅介质层112造成损伤，因此本发明实施例在高K栅介质层112表面形成有高K栅介质保护层113，以保护高K栅介质层112避免被刻蚀造成损伤。
[0030]所述高K栅介质层112的材料为HfO2、La2O3、HfS1N或者HfAlO2其中的一种。形成所述高K栅介质层112的工艺为化学气相沉积工艺或原子层沉积工艺。在其他实施例中，所述高K栅介质层还可以为其他高K材料。
[0031]所述含有氮元素的高K栅介质保护层113的材料为TaN、TiN, TaSiN, TiAlN其中一种或几种。所述功能层113为单层结构或多层堆叠结构。
[0032]在其他实施例中，所述高K栅介质保护层还可以作为功能层的一部分，通过调整所述高K栅介质保护层的厚度和材料，可以调节MOS晶体管的功函数。
[0033]在本实施例中，所述多晶硅伪栅结构110的侧壁还形成有侧墙(未标示)，用来为离子注入形成源区和漏区提供掩膜。
[0034]请参考图5，在所述多晶硅伪栅结构110两侧的半导体衬底100内形成源区120和漏区130。
[0035]在本实施例中，利用离子注入工艺在所述多晶硅伪栅结构110两侧的半导体衬底100内形成源极120和漏极130。在其他实施例中，为了提高MOS晶体管沟道区的载流子的迁移率，还可以在所述多晶硅伪栅两侧的半导体衬底内形成应变硅材料层(例如碳化硅或锗硅)，通过在沟道区形成压缩应力或拉伸应力，提高了载流子的迁移率，从而提高了 MOS晶体管的电学性能。
[0036]请参考图6，在所述半导体衬底100表面形成层间介质层140，且所述层间介质层140表面与多晶娃伪栅结构110表面齐平。
[0037]所述层间介质层140的材料可以为氧化硅，也可以为低K介质材料(相对介电常数小于3.9)或超低K介质材料(相对介电常数小于2.5)，例如无定形碳、含硅气凝胶等。在本实施例中，所述层间介质层140的材料为氧化硅。形成所述层间介质层140的具体工艺为:利用化学气相沉积工艺在所述半导体衬底100表面和多晶娃伪栅结构110表面形成氧化娃薄膜，利用化学机械研磨工艺对氧化硅薄膜进行研磨，直到暴露出所述多晶硅伪栅结构110的顶部表面，使得所述层间介质层140表面与多晶硅伪栅结构110表面齐平。
[0038]在形成所述层间介质层之前，还可以在所述半导体衬底、多晶硅伪栅结构表面形成刻蚀阻挡层(未图示)，所述刻蚀阻挡层用来为研磨层间介质层暴露出多晶硅伪栅结构提供研磨阻挡，使得所述化学机械研磨工艺不会对多晶硅伪栅结构进行过研磨，从而有利于控制最终形成的金属栅极的高度。且通过控制形成所述刻蚀阻挡层的工艺，使得所述刻蚀阻挡层对半导体衬底具有拉伸应力或压缩应力，也可以提高所形成的MOS晶体管的器件性倉泛。
[0039]请参考图7，去除所述多晶硅伪栅114 (请参考图3)，形成沟槽115，所述沟槽115底部暴露出含有氮元素的高K栅介质保护层113。
[0040]在本实施例中，去除所述多晶硅伪栅114的工艺为干法刻蚀。在其他实施例中，当去除所述多晶硅伪栅的工艺为湿法刻蚀，由于所述多晶硅伪栅的材料为多晶硅，所述层间介质层的材料为氧化硅，所述湿法刻蚀除去多晶硅伪栅的溶液为氢氧化钾溶液或四甲基氢氧化铵(TMAH)溶液。
[0041]利用湿法刻蚀或干法刻蚀工艺去除多晶硅伪栅114会对暴露出的含有氮元素的高K栅介质保护层113进行过刻蚀，所述过刻蚀会破坏高K栅介质保护层内的氮键，使得高K栅介质保护层113中形成缺陷，使得最终形成MOS晶体管的漏电流较大。
[0042]请参考图8，对所述沟槽115暴露出的含有氮元素的高K栅介质保护层113进行氮化处理。
[0043]在本实施例中，所述氮化处理包括氮气气氛下的退火工艺或含氮的等离子体的处理工艺。
[0044]在本实施例中，所述氮气气氛下的退火工艺具体包括:退火气体为N2，反应腔的压强范围为2晕托?760托,N2的流量范围为10标况晕升每分?5000标况晕升每分，退火温度为200摄氏度?500摄氏度，退火时间为5秒?30秒。在其他实施例中，所述退火气体还可以包括He、Ar其中的一种或两种。
[0045]利用退火工艺将氮气扩散到高K栅介质保护层113，由于高K栅介质保护层113内的部分氮键在去除所述多晶硅伪栅114的刻蚀过程中被破坏，利用所述氮气气氛下的退火工艺可以将被破坏的氮键修复，从而可以降低高K栅介质保护层113的缺陷数量，降低栅极隧穿电流，使得最终形成MOS晶体管的漏电流减小。
[0046]且所述退火工艺还会使得氮气扩散到高K栅介质层112中，由于高K栅介质层112大多是金属离子氧化物，且没有固定的原子配位，即使高K栅介质层112和半导体衬底100之间形成有垫氧化层111，高K栅介质层112与垫氧化层111之间的晶格匹配仍然较差，在高K栅介质层112与垫氧化层111之间的界面会产生缺陷，且形成氧空洞，而氮键的键能大于原来的金属离子键，当氮键替代原来的金属离子键和氧空洞可以降低高K栅介质层112与垫氧化层111之间的界面缺陷，提高MOS晶体管的与时间相关的介质击穿(TDDB)性能。
[0047]且所述退火工艺还会使得氮元素扩散到垫氧化层111中，使得垫氧化层的材料变为氮氧化硅，从而降低MOSFET反型时的氧化层等效厚度(Tinv)。
[0048]在其他实施例中，当所述氮化处理为含氮的等离子体的处理工艺时，所述含氮的等离子体的处理工艺具体包括:处理气体为N2，所述N2被等离子体化后形成含氮的等离子体，利用所述含氮的等离子体对高K栅介质保护层进行氮化处理，其中，射频功率范围为100瓦?2000瓦，N2的流量范围是10标况晕升每分?500标况晕升每分，反应腔的压强范围为4毫托?50毫托，反应腔的温度范围为40摄氏度?80摄氏度，处理时间范围为30秒?200秒。在其他实施例中，所述处理气体还可以包括He、Ar其中的一种或两种。
[0049]利用含氮的等离子体的处理工艺将氮元素扩散到高K栅介质保护层113，由于高K栅介质保护层113内的部分氮键在去除所述多晶硅伪栅114的刻蚀过程中被破坏，利用所述含氮的等离子体的处理工艺可以将被破坏的氮键修复，从而可以降低高K栅介质保护层113的缺陷数量，降低栅极隧穿电流，使得最终形成MOS晶体管的漏电流减小。
[0050]且所述含氮的等离子体的处理工艺还会使得氮元素扩散到高K栅介质层112中，由于高K栅介质层112大多是金属离子氧化物，且没有固定的原子配位，即使高K栅介质层112和半导体衬底100之间形成有垫氧化层111，高K栅介质层112与垫氧化层111之间的晶格匹配仍然较差，在高K栅介质层112与垫氧化层111之间的界面会产生缺陷和形成氧空洞，而氮键的键能大于原来的金属离子键，当氮键替代原来的金属离子键和氧空洞可以降低高K栅介质层112与垫氧化层111之间的界面缺陷，提高MOS晶体管的与时间相关的介质击穿(TDDB)性能。
[0051]且所述含氮的等离子体的处理工艺还会使得氮元素扩散到垫氧化层111中，使得垫氧化层的材料变为氮氧化娃，从而降低MOSFET反型时的氧化层等效厚度(Tinv)。
[0052]请参考图9，在所述沟槽115 (请参考图5)内形成金属栅极116。
[0053]形成所述金属栅极116的具体工艺:在所述沟槽115的侧壁和底部表面、层间介质层140表面形成功能层薄膜(未图示)，在所述功能层薄膜表面形成金属层薄膜(未图示)，利用化学机械研磨工艺去除层间介质层140表面的金属层薄膜和功能层薄膜，在沟槽115内形成位于沟槽115侧壁和底部表面的功能层117和金属层118，所述功能层117和金属层118构成金属栅极116。
[0054]所述功能层117的材料为Ta、T1、TaN、TiN、TaSiN、TiAlN其中一种或几种，所述功能层117用于调节MOS晶体管的功函数。所述材料形成的功能层117还可以作为扩散阻挡层，用于防止金属层118中的金属扩散到层间介质层中，避免层间介质层发生击穿或短路。所述金属层118的材料为Al、Cu、T1、Ag、Au、Pt、Ni其中一种或几种、形成所述金属层118、功能层117的工艺包括溅射工艺、化学气相沉积工艺或电镀工艺。
[0055]在其他实施例中，还可以在功能层和金属层之间额外形成一层扩散阻挡层以防止金属层中的金属扩散到层间介质层中。
[0056]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【权利要求】
1.一种MOS晶体管的形成方法，其特征在于，包括: 提供半导体衬底，在所述半导体衬底表面形成多晶硅伪栅结构，所述多晶硅伪栅结构包括位于半导体衬底表面的高K栅介质层，位于高K栅介质层表面的含有氮元素的高K栅介质保护层和位于所述高K栅介质保护层表面的多晶硅伪栅； 在所述多晶硅伪栅结构两侧的半导体衬底内形成源区和漏区； 在所述半导体衬底表面形成层间介质层，且所述层间介质层表面与多晶硅伪栅结构表面齐平； 去除所述多晶硅伪栅，形成沟槽，所述沟槽底部暴露出含有氮元素的高K栅介质保护层； 对所述沟槽暴露出的含有氮元素的高K栅介质保护层进行氮化处理； 在所述沟槽内形成金属栅极。
2.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述氮化处理包括氮气气氛下的退火工艺或含氮的等离子体的处理工艺。
3.如权利要求2所述的MOS晶体管的形成方法，其特征在于，所述氮气气氛下的退火工艺具体包括:退火气体为N2,反应腔的压强范围为2毫托?760托,N2的流量范围为10标况毫升每分?5000标况毫升每分，退火温度为200摄氏度?500摄氏度，退火时间为5秒?30秒。
4.如权利要求3所述的MOS晶体管的形成方法，其特征在于，所述退火气体还包括He、Ar其中的一种或两种。
5.如权利要求2所述的MOS晶体管的形成方法，其特征在于，所述含氮的等离子体的处理工艺具体包括:处理气体为N2，所述N2被等离子体化后形成含氮的等离子体，利用所述含氮的等离子体对高K栅介质保护层进行氮化处理，其中，射频功率范围为100瓦?2000瓦，N2的流量范围是10标况晕升每分?500标况晕升每分，反应腔的压强范围为4晕托?50毫托，反应腔的温度范围为40摄氏度?80摄氏度，处理时间范围为30秒?200秒。
6.如权利要求5所述的MOS晶体管的形成方法，其特征在于，所述处理气体还包括He、Ar其中的一种或两种。
7.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述含有氮元素的高K栅介质保护层为TaN、TiN, TaSiN, TiAlN其中一种或几种。
8.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述高K栅介质层的材料为 HfO2、La2O3' HfS1N 或 HfAlO2。
9.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述多晶硅伪栅结构和层间介质层的形成工艺包括:在所述半导体衬底表面形成高K栅介质薄膜，在所述高K栅介质薄膜表面形成含有氮元素的高K栅介质保护薄膜，在含有氮元素的高K栅介质保护薄膜表面形成多晶硅薄膜；对所述多晶硅薄膜、高K栅介质保护薄膜和高K栅介质薄膜进行刻蚀，形成多晶硅伪栅结构。
10.如权利要求9所述的MOS晶体管的形成方法，其特征在于，还包括:形成高K栅介质薄膜之前，在所述半导体衬底表面形成垫氧化层，再在所述垫氧化层表面形成高K栅介质薄膜。
【文档编号】H01L21/265GK104347418SQ201310338368
【公开日】2015年2月11日 申请日期:2013年8月5日 优先权日:2013年8月5日
【发明者】李凤莲, 倪景华 申请人:中芯国际集成电路制造(上海)有限公司