阵列基板及其检测方法和制备方法
【专利摘要】本发明涉及显示【技术领域】，具体涉及一种阵列基板以及该阵列基板的检测方法和制备方法。该阵列基板包括第一检测线、第二检测线以及相间设置的第一数据线和第二数据线；所述第一数据线直接连接至第一检测线，第二数据线通过开关元件连接至第二检测线；或者，所述第二数据线直接连接至第二检测线，第一数据线通过开关元件连接至第一检测线。本发明避免了由于第一检测线与第二检测线短路不良造成合格产品被误判为不合格产品的问题；并且，在测试过程之外，由于开关元件处于关断状态，即和开关元件的连接测试线与对应数据线之间是断开的，这样避免了显示区域电荷传递到测试线上，减少了静电积累，提升了shorting?bar区域的可靠性。
【专利说明】阵列基板及其检测方法和制备方法
【技术领域】
[0001]本发明涉及显示【技术领域】，具体涉及一种阵列基板以及该阵列基板的检测方法和制备方法。
【背景技术】
[0002]平板显示装置相比与传统的阴极射线管显示装置具有轻薄、驱动电压低、没有闪烁抖动以及使用寿命长等优点；平板显示装置分为主动发光显示装置与被动发光显示装置；例如，薄膜晶体管液晶显示装置(Thin Film Transistor-Liquid Crystal Display,TFT-1XD)就是一种被动发光显示装置，由于其具有画面稳定、图像逼真、辐射小、节省空间以及节省能耗等优点，被广泛应用于电视、手机、显示装置等电子产品中，已占据了平面显示领域的主导地位。
[0003]液晶显示装置主要包括液晶显示面板以及驱动该液晶显示面板的驱动装置；液晶显示面板主要包括相对设置的第一基板和第二基板；通常，第一基板和第二基板分别为阵列基板和彩膜基板，阵列基板包括纵横交错设置的多条数据线以及多条栅线，数据线和栅线限定出一个个像素单元。
[0004]液晶显示面板的制作工艺主要分为前段阵列制程(Array)、中段成盒制程(Cell)及后段模组组装制程等。为了减少Array制程和Cell制程中液晶显示面板画面检测的难度以及减少检测设备费用，目前业界最常采用的方法之一是在阵列基板上设置shortingbar (短路条)区域，即在阵列基板上的数据线和栅线等线路的外围形成出一些用来测试的线路；如图1中所示，在阵列基板的外围形成有第一检测线3以及第二检测线4，其中第一检测线3用于对所有奇数列数据线进行信号测试，第二检测线4用于对所有偶数列数据线进行信号测试；而且，测量相邻两条数据线间的电阻，例如万用表的两根探针分别接触上述相邻的两条数据线，根据得到的电阻值就可以判断这两条数据线之间是否有短路发生，例如，检测到的电阻值很大，则说明无短路发生，而检测到的电阻值很小，则基本可以判断发生了短路。
[0005]由于shorting bar区域设置在液晶显示面板的外围，而且为了方便测试，需要与液晶显示面板中的大量的数据线或者栅线相连，这样很容易造成静电电荷积累，例如，如图2中所示，会致使在金属线交叠的区域发生静电击穿，造成短路或断路等不良；而且由于一些shorting bar区域位于在阵列基板的边缘位置，很多工艺制程在边缘位置都很不稳定，例如，采用铝成分作为检测线的材质时，由于边缘位置存在hillock (突出部)等问题，这样更加容易发生静电击穿，使shorting bar区域发生不良；shorting bar区域的不良会致使整个液晶显示面板在测试的时候被判成不良品，而shorting bar区域在最后成品时是被切割掉的，不会影响最终显示装置的显示效果，这样就造成了误判，即将一部分液晶显示面板合格但是shorting bar区域存在不良的产品误判为不合格产品，一方面影响了显示装置的良品率，另一方面造成了严重的浪费。
【发明内容】
[0006](一)要解决的技术问题
[0007]本发明的目的在于提供一种阵列基板，用于减少或者避免由于shorting bar区域的不良造成合格产品被误判为不合格产品的问题；进一步的，本发明还提供了一种该阵列基板的检测方法和制备方法。
[0008](二)技术方案
[0009]本发明技术方案如下:
[0010]一种阵列基板，包括第一检测线、第二检测线以及相间设置的第一数据线和第二数据线；所述第一数据线直接连接至第一检测线，第二数据线通过开关元件连接至第二检测线；或者，所述第二数据线直接连接至第二检测线，第一数据线通过开关元件连接至第一检测线。
[0011]优选的，所述开关元件为第一薄膜晶体管；所述第一薄膜晶体管的栅极连接至控制线。
[0012]优选的，所述阵列基板显示区域包括阵列排布的第二薄膜晶体管；所述第一薄膜晶体管与第二薄膜晶体管构造相同。
[0013]优选的，所述阵列基板还包括栅极金属层以及源漏金属层；所述第一检测线与所述栅极金属层同层设置；所述第二检测线与所述第一薄膜晶体管的源极连接，所述第二数据线与所述第一薄膜晶体管的漏极连接。
[0014]优选的，所述第二检测线与所述源漏金属层同层设置，所述第一数据线以及第二数据线与源漏金属层同层设置；所述第一检测线通过过孔与所述第一数据线直接连接，所述第二检测线与所述第一薄膜晶体管的源极为一体结构。
[0015]优选的，所述第二检测线与所述栅极金属层同层设置，所述第一数据线以及第二数据线与源漏金属层同层设置，所述第一检测线通过过孔与所述第一数据线直接连接，所述第二检测线通过过孔与所述第一薄膜晶体管的源极连接。
[0016]优选的，所述第一检测线与所述第一薄膜晶体管的栅极为一体结构，所述控制线为所述第一检测线。
[0017]本发明还提供了对上述任意一种阵列基板的进行检测的方法:
[0018]一种阵列基板检测方法，包括步骤:
[0019]在与所述开关元件连接的检测线输入数据信号，另一检测线无信号输入；
[0020]关断所述开关元件；
[0021]若在所述阵列基板的显示区域可以检测到数据信号，则判断所述第一检测线与第二检测线发生短路。
[0022]本发明还提供了对制备上述任意一种阵列基板的方法:
[0023]一种阵列基板制备方法；包括位于显示区域的第二薄膜晶体管的步骤以及上述任意一种开关元件的步骤。
[0024]优选的，所述开关元件为第一薄膜晶体管。
[0025]优选的，包括:
[0026]在形成所述第二薄膜晶体管的同时形成所述第一薄膜晶体管。
[0027]优选的，进一步包括:[0028]在衬底基板上形成第一检测线、第一薄膜晶体管和第二薄膜晶体管的栅极金属层以及控制线；
[0029]形成覆盖整个衬底基板的栅绝缘层；
[0030]形成第一薄膜晶体管和第二薄膜晶体管的有源层；
[0031]形成第一数据线、第二数据线、第二检测线以及第一薄膜晶体管和第二薄膜晶体管的源漏金属层；
[0032]形成钝化层以及过孔。
[0033]优选的，进一步包括:
[0034]在衬底基板上形成第一检测线、第二检测线、第一薄膜晶体管和第二薄膜晶体管的栅极金属层以及控制线；
[0035]形成覆盖整个衬底基板的栅绝缘层；
[0036]形成第一薄膜晶体管和第二薄膜晶体管的有源层；
[0037]形成第一数据线、第二数据线以及第一薄膜晶体管和第二薄膜晶体管的源漏金属层；
[0038]形成钝化层以及过孔。
[0039]优选的，设置所述第一检测线与所述第一薄膜晶体管的栅极为一体结构，所述控制线为所述第一检测线。
[0040](三)有益效果
[0041]本发明实施例所提供的阵列基板，通过设置开关元件，将第一检测线与第二检测线的其中之一通过开关元件与对应的数据线连接，在检测过程中，向两条检测线分别输入数据信号并导通开关元件，测试相邻两条数据线间的电阻，当检测到相邻两条数据线间的电阻过小时，就可以初步判断这两条数据线之间是有短路不良发生，但也可能是第一检测线与第二检测线发生了短路不良；此时继续向与开关元件连接的检测线输入数据信号，另一检测线无信号输入，并且关断开关元件，如果第一检测线与第二检测线发生短路，则在阵列基板的显示区域可以检测到数据信号，此时，则可以判断是第一检测线与第二检测线发生了短路不良，从而避免了由于第一检测线与第二检测线短路不良造成合格产品被误判为不合格产品的问题；并且，在测试过程之外，由于开关元件处于关断状态，即和开关元件的连接测试线与对应数据线之间是断开的，这样避免了显示区域电荷传递到测试线上，减少了静电积累，提升了 shorting bar区域的可靠性。
【专利附图】
【附图说明】
[0042]图1是现有技术中阵列基板的局部不意图；
[0043]图2是图1中阵列基板发生静电击穿的示意图；
[0044]图3是本发明实施例中阵列基板的结构示意图；
[0045]图4a_4d是本发明实施例中阵列基板制备方法各阶段形成的阵列基板结构示意图。
[0046]图中:1:第一数据线；2:第二数据线；3:第一检测线；4:第二检测线；5:过孔；6:连接线；7:第一薄膜晶体管。【具体实施方式】
[0047]下面结合附图和实施例，对本发明的【具体实施方式】做进一步描述。以下实施例仅用于说明本发明，但不用来限制本发明的范围。
[0048]实施例一
[0049]本实施例中首先提供了一种阵列基板，该阵列基板包括纵横交错设置的多条栅线和多条数据线，数据线和栅线交叉限定出一个个像素区域，每个像素区域均设置有第二薄膜晶体管；上述数据线包括相间设置的第一数据线和第二数据线，例如，本实施例中以所有奇数列的数据线为第一数据线，以所有偶数列的数据线为第二数据线，当然，在实际应用中也可以是以所有偶数列的数据线为第一数据线，以所有奇数列的数据线为第二数据线等等；在阵列基板的外围，还设置有第一检测线、第二检测线以及开关元件，第一检测线和第二检测线相互绝缘，第一数据线直接连接至第一检测线，第二数据线通过开关元件连接至第二检测线；或者，第二数据线直接连接至第二检测线，第一数据线通过开关元件连接至第一检测线；为了方便控制，上述开关元件可以是薄膜晶体管或者其他可控模拟开关；下面以第一数据线直接连接至第一检测线，第二数据线通过开关元件连接至第二检测线，开关元件为第一薄膜晶体管为例对本实施例所提供的阵列基板进行说明。
[0050]如图3中所示，第一数据线I通过过孔5以及连接线6直接连接至第一检测线3，第二数据线2连接至第一薄膜晶体管7的漏极，第二检测线4连接至第一薄膜晶体管7的源极，第一薄膜晶体管7的栅极连接至控制线，控制线与阵列基板显示区域的栅线的作用类似，用于控制第一薄膜晶体管的导通与关断；例如，在控制线中输入高电平信号时第一薄膜晶体管7导通，在控制线中输入低电平信号，即无信号输入时，第一薄膜晶体管7关断。
[0051]阵列基板的显示区域包括依次设置的栅极金属层、栅绝缘层、有源层、源漏金属层、数据线、钝化层以及透明电极层等等；本实施例中的第一检测线3与栅极金属层同层设置且材质相同，第二检测线4与源漏金属层以及数据线同层设置且材质相同，由于第一检测线3和第二检测线4之间设置有栅绝缘层，因此，第一检测线3和第二检测线4彼此绝缘；并且，可以一次性同时形成栅极金属层和第一检测线3，即第一检测线与所述第一薄膜晶体管的栅极为一体结构，其中，所述控制线为所述第一检测线；以及一次性同时形成源漏金属层、数据线和第二检测线4 ;同时，由于第二检测线4和数据线属同层设置，方便了第二数据线2与第二检测线4的连接，这样，不必单独增加形成第一检测线3以及第二检测线4的工艺步骤。
[0052]为了方便形成以及减少工艺步骤，本实施例中的第一薄膜晶体管7与阵列基板显示区域的第二薄膜晶体管构造相同；即第二薄膜晶体管的栅极金属层与第一薄膜晶体管7的栅极金属层可以同时形成，第二薄膜晶体管的栅绝缘层与第一薄膜晶体管7的栅绝缘层可以同时形成，第二薄膜晶体管的有源层、源漏金属层与第一薄膜晶体管7的有源层、源漏金属层可以同时形成，这样不必单独增加形成第一薄膜晶体管7的工艺步骤；而且，第一薄膜晶体管7的源漏金属层、第二数据线2以及第二检测线4均同层设置，方便了三者的连接，例如，第二检测线4与第一薄膜晶体管7的源极一体形成，第二数据线2与第一薄膜晶体管7的漏极一体形成等等。
[0053]上述第一检测线3、第二检测线4以及开关元件等仅用于阵列基板测试，在后工艺中被刻蚀掉，或者通过基板切割以及激光切割等物理方法去除，因此不会影响成型的阵列基板的正常信号传输。
[0054]本实施例中还提供了一种制备上述任意一种阵列基板的方法；该阵列基板制备方法与常规的阵列基板制备方法的不同之处主要在于，除了形成位于显示区域的第二薄膜晶体管之外，还需要形成上述开关元件；为了简化工艺流程，本实施例中，开关元件为第一薄膜晶体管7且和显示区域的第二薄膜晶体管同时形成。本实施例中示例性的提供了一种上述阵列基板的具体制备方式。如图4a_图4d中所示，主要包括:
[0055]步骤1:通过沉积、曝光、刻蚀、显影等构图工艺，在衬底基板上形成第一检测线3、第一薄膜晶体管7和第二薄膜晶体管的栅极金属层以及控制线；例如:
[0056]采用磁控溅射或热蒸发等方法在衬底基板上沉积一层金属薄膜；
[0057]在金属薄膜上涂布一层光刻胶；
[0058]采用普通掩膜板进行曝光，形成对应第一检测线3、第一薄膜晶体管7的栅极金属层和第二薄膜晶体管的栅极金属层以及控制线的光刻胶保留区域以及对应上述区域之外区域的光刻胶去除区域；
[0059]对光刻胶进行显影处理；显影处理后，光刻胶保留区域的光刻胶厚度没有变化，光刻胶去除区域的光刻胶被去除；
[0060]通过刻蚀工艺去除光刻胶去除区域的金属薄膜；
[0061]显影处理后，通过刻蚀工艺去除光刻胶去除区域的金属薄膜；
[0062]最后剥离剩余的光刻胶，留下的金属薄膜即包括如图4a中所示的第一检测线3、第一薄膜晶体管7的栅极金属层和第二薄膜晶体管的栅极金属层以及控制线。
[0063]步骤2:形成覆盖整个衬底基板的栅绝缘层；
[0064]步骤3:形成第一薄膜晶体管的有源层和第二薄膜晶体管的有源层以及形成第一数据线1、第二数据线2、第二检测线4以及第一薄膜晶体管的源漏金属层和第二薄膜晶体管的源漏金属层；例如:
[0065]采用化学气相沉积法等方法在栅绝缘层上依次沉积半导体层以及掺杂半导体层；然后采用磁控溅射或热蒸发等方法沉积金属薄膜；
[0066]在金属薄膜上涂覆一层光刻胶；
[0067]通过双色调掩模板曝光，形成对应第一薄膜晶体管和第二薄膜晶体管的源漏金属层、第一数据线1、第二数据线2以及第二检测线4的光刻胶完全保留区域、对应第一薄膜晶体管和第二薄膜晶体管的沟道区域的光刻胶半保留区域以及对应上述区域之外区域的光刻胶完全去除区域；
[0068]显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度变薄；然后通过第一次刻蚀工艺去除光刻胶完全去除区域的金属薄膜、掺杂半导体层以及半导体层，形成第一薄膜晶体管的有源层和第二薄膜晶体管的有源层图形；
[0069]通过灰化工艺去除光刻胶半保留区域的光刻胶，暴露出该区域的金属薄膜；
[0070]通过第二次刻蚀工艺去除光刻胶半保留区域的金属薄膜以及掺杂半导体层，并去除部分厚度的半导体层，形成如图4b中所示的第一薄膜晶体管和第二薄膜晶体管的源漏金属层以及沟道区域、第一数据线1、第二数据线2、第二检测线4的图形；
[0071]剥离剩余的光刻胶。[0072]步骤3:形成钝化层以及如图4c中所示过孔5 ;例如，在第一薄膜晶体管和第二薄膜晶体管的源漏金属层以及沟道区域、第一数据线1、第二数据线2、第二检测线4上采用化学气相沉积法或者其他方式沉积形成钝化层；然后采用双色掩膜板工艺在钝化层上形成暴露出第一数据线I以及第一检测线3的过孔5 ；
[0073]步骤4:形成透明电极以及连接线；例如，在钝化层上采用化学气相沉积法或者其他方式沉积形成透明金属薄膜；然后采用普通掩膜板工艺在透明金属薄膜上形成如图4d中所示的连接线6以及透明电极；连接线6通过过孔5将第一数据线I以及第一检测线3连接。
[0074]在上述阵列基板中，第二检测线与源漏金属层同层设置，当然，第二检测线也可以与栅极金属层同层设置，第一检测线通过过孔与第一数据线直接连接，第二检测线通过过孔与第一薄膜晶体管的源极连接。相应的，该阵列基板的制备方法也需要做适应性的调整；例如，该阵列基板的制备方法包括:
[0075]在衬底基板上形成第一检测线、第二检测线、第一薄膜晶体管和第二薄膜晶体管的栅极金属层以及控制线；
[0076]形成覆盖整个衬底基板的栅绝缘层；
[0077]形成第一薄膜晶体管和第二薄膜晶体管的有源层；
[0078]形成第一数据线、第二数据线以及第一薄膜晶体管和第二薄膜晶体管的源漏金属层；
[0079]形成钝化层以及过孔，第一检测线通过过孔与第一数据线直接连接，第二检测线通过过孔与第一薄膜晶体管的源极连接。
[0080]本实施例中的阵列基板制备方法仅仅是制备本发明所提供的阵列基板的一种实现方法，实际使用中还可以通过增加或减少构图工艺次数、选择不同的材料或材料组合改变实现方法来实现本发明。
[0081]本实施例中还提供了对上述任意一种阵列基板的进行检测的方法；该阵列基板检测方法，包括步骤:
[0082]在与开关元件连接的检测线输入数据信号，另一检测线无信号输入；
[0083]关断开关元件；
[0084]若在阵列基板的显示区域可以检测到数据信号，则判断第一检测线3与第二检测线4发生短路。
[0085]例如:在第一检测线3和第二检测线4输入数据信号，在控制线加载高电平信号导通第一薄膜晶体管7，这样可以向阵列基板上的所有的数据线加载数据信号，以便检测各个像素区域的不良；此时，测试相邻两条数据线间的电阻，例如万用表的两根探针分别接触上述相邻的两条数据线，当检测到相邻两条数据线间的电阻过小时，就可以初步判断这两条数据线之间是有短路不良发生；但是，如果第一检测线3和第二检测线4之间存在短路不良，也可能造成相邻两条数据线间的电阻过小，从而导致合格的产品为误判为不合格产品。因此，可以通过本实施例中的阵列基板检测方法进行进一步测试；示例性的:
[0086]停止在第一检测线3输入数据信号并且停止在控制线加载信号，第一薄膜晶体管7关断；
[0087]如果此时能够在阵列基板的显示区域检测到数据信号，则说明第二检测线4上输入的数据信号分流到了第一检测线3，即可以判断第一检测线3与第二检测线4发生短路；如果此时不能在阵列基板的显示区域检测到数据信号，说明确实是上述相邻的数据线之间发生了短路不良，可以将此产品判为不良品；可以明显看出，本发明能够大幅度降低了误检率。
[0088]进一步的，当上述控制线为第一检测线3时；在第一检测线3输入低电平信号，即停止向第一检测线3输入数据信号，即可关断第一薄膜晶体管7。因此，将第一检测线3作为控制线，一方面避免了额外设置控制线，简化了阵列基板的结构，降低了生产成本，同时减少了阵列基板制备工艺难度；另一方面，由于无需额外施加针对第一薄膜晶体管7的控制信号，大幅度降低了控制的难度以及驱动成本。
[0089]综上所述，本发明所提供的阵列基板以及阵列基板检测方法，可以判断出是否出现第一检测线3与第二检测线4短路不良，从而避免了由于第一检测线3与第二检测线4短路不良造成合格产品被误判为不合格产品的问题；并且，在测试过程之外，由于开关元件处于关断状态，即和开关元件的连接测试线与对应数据线之间是断开的，这样避免了显示区域电荷传递到测试线上，减少了静电积累，提升了 shorting bar区域的可靠性。
[0090]以上实施方式仅用于说明本发明，而并非对本发明的限制，有关【技术领域】的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的保护范畴。
【权利要求】
1.一种阵列基板，包括第一检测线、第二检测线以及相间设置的第一数据线和第二数据线；其特征在于:所述第一数据线直接连接至第一检测线，第二数据线通过开关元件连接至第二检测线；或者，所述第二数据线直接连接至第二检测线，第一数据线通过开关元件连接至第一检测线。
2.根据权利要求1所述的阵列基板，其特征在于，所述开关元件为第一薄膜晶体管；所述第一薄膜晶体管的栅极连接至控制线。
3.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板显示区域包括阵列排布的第二薄膜晶体管；所述第一薄膜晶体管与第二薄膜晶体管构造相同。
4.根据权利要求2或3所述的阵列基板，其特征在于，所述阵列基板还包括栅极金属层以及源漏金属层；所述第一检测线与所述栅极金属层同层设置，所述第二检测线与所述第一薄膜晶体管的源极连接，所述第二数据线与所述第一薄膜晶体管的漏极连接。
5.根据权利要求4所述的阵列基板，其特征在于，所述第二检测线与所述源漏金属层同层设置，所述第一数据线以及第二数据线与源漏金属层同层设置；所述第一检测线通过过孔与所述第一数据线直接连接，所述第二检测线与所述第一薄膜晶体管的源极为一体结构。
6.根据权利要求4所述的阵列基板，其特征在于，所述第二检测线与所述栅极金属层同层设置，所述第一数据线以及第二数据线与源漏金属层同层设置，所述第一检测线通过过孔与所述第一数据线直接连接，所述第二检测线通过过孔与所述第一薄膜晶体管的源极连接。
7.根据权利要求5或6所述的阵列基板，其特征在于，所述第一检测线与所述第一薄膜晶体管的栅极为一体结构，所述控制线为所述第一检测线。
8.一种对根据权利要求1-7任意一项所述的阵列基板进行检测的方法，其特征在于，包括步骤: 在与所述开关元件连接的检测线输入数据信号，另一检测线无信号输入； 关断所述开关元件； 若在所述阵列基板的显示区域可以检测到数据信号，则判断所述第一检测线与第二检测线发生短路。
9.一种阵列基板制备方法；其特征在于，包括位于显示区域的第二薄膜晶体管的步骤以及形成根据权利要求1-7任意一项所述的开关元件的步骤。
10.根据权利要求9所述的阵列基板制备方法，其特征在于，所述开关元件为第一薄膜晶体管。
11.根据权利要求10所述的阵列基板制备方法，其特征在于，包括: 在形成所述第二薄膜晶体管的同时形成所述第一薄膜晶体管。
12.根据权利要求11所述的阵列基板制备方法，其特征在于，进一步包括: 在衬底基板上形成第一检测线、第一薄膜晶体管和第二薄膜晶体管的栅极金属层以及控制线； 形成覆盖整个衬底基板的栅绝缘层； 形成第一薄膜晶体管和第二薄膜晶体管的有源层； 形成第一数据线、第二数据线、第二检测线以及第一薄膜晶体管和第二薄膜晶体管的源漏金属层； 形成钝化层以及过孔。
13.根据权利要求11所述的阵列基板制备方法，其特征在于，进一步包括: 在衬底基板上形成第一检测线、第二检测线、第一薄膜晶体管和第二薄膜晶体管的栅极金属层以及控制线； 形成覆盖整个衬底基板的栅绝缘层； 形成第一薄膜晶体管和第二薄膜晶体管的有源层； 形成第一数据线、第二数据线以及第一薄膜晶体管和第二薄膜晶体管的源漏金属层； 形成钝化层以及过孔。
14.根据权利要求12或13所述的阵列基板制备方法，其特征在于，设置所述第一检测线与所述第一薄膜晶体管的栅极为一`体结构，所述控制线为所述第一检测线。
【文档编号】H01L21/77GK103513454SQ201310384877
【公开日】2014年1月15日 申请日期:2013年8月29日 优先权日:2013年8月29日
【发明者】李梁梁, 郭总杰, 丁向前, 刘耀, 白金超 申请人:京东方科技集团股份有限公司, 北京京东方显示技术有限公司