半导体器件的制备方法
【专利摘要】本发明揭示了一种半导体器件的制备方法，所述半导体器件的制备方法先使用应力记忆技术对所述晶体管的沟道区施加一预应力，再对所述晶体管进行金属硅化工艺。本发明的半导体器件的制备方法，在进行对所述晶体管进行金属硅化工艺之间，先使用应力记忆技术对所述晶体管的沟道区施加一预应力，该预应力能够提高半导体器件中沟道区的应力，以提高所述晶体管的载流子迁移率，从而提高所述晶体管的器件性能。
【专利说明】半导体器件的制备方法
【技术领域】
[0001]本发明涉及半导体【技术领域】，特别是涉及一种半导体器件的制备方法。
【背景技术】
[0002]大规模集成电路的制造需要大量晶体管元件的供应，这些晶体管元件代表用于设计电路之主要的电路元件。例如，数亿个晶体管可设置在目前可利用的大规模集成电路中。一般而言，目前实行有复数种工艺技术，其中，对于复杂电路(例如微处理器、储存晶片等)而言，由于CMOS技术具有操作速度、电力消耗、成本效益的优越特性，因此CMOS(互补金属氧化物半导体，包括P沟道晶体管与N沟道晶体管，即PMOS与N0MS)技术是目前最有前景的方法。无论是N沟道晶体管或P沟道晶体管，都包括PN接面，该PN接面通过高度掺杂之漏极区域与源极区域与设置在该漏极区域与该源极区域之间的反向(inversely)或微弱(weakly)掺杂沟道区域之间的介面而形成。沟道区域的导电性(conductivity,亦即，导电沟道的驱动电流能力)通过形成在沟道区域附近并通过薄绝缘层而分隔的栅极电极而控制。在由于施加适当的控制电压至栅极电极而形成导电沟道之后，沟道区域的导电性系取决于掺杂物浓度、电荷载子迁移率、以及对于在晶体管宽度方向中沟道区域之既定延伸(given extens1n)而言的在源极与漏极区域之间的距离(也称为沟道长度)。因此，沟道长度的减少，以及与其关联的沟道电阻率(resistivity)的减少，是用于大规模集成电路之操作速度的增加的主要设计标准。
[0003]然而，随着关键尺寸(Critical Dimens1n,简称⑶)的持续减小，需要调适且可能需要高度复杂工艺技术的新发展，而且也可能由于迁移率的下降而造成较不明显的性能增益(performance gain),所以已有人建议通过增加对于既定沟道长度的沟道区域中的电荷载子迁移率而提升晶体管元件的沟道导电性，因此能够达到可与需要极度缩放比例(scaled)之关键尺寸的技术标准的发展匹敌的性能改善(performance improvement),同时避免或至少延迟与装置缩放比例关联的许多工艺调适(adaptat1n)。
[0004]一种增加电荷载子迁移率的有效方法是在CMOS器件中引入应力，主要是为了提高器件载流子迁移率，在CMOS期间沟道方向(longitudinal)上张应力对NMOS电子迁移率有益，而压应力对PMOS空穴迁移率有益，在沟道宽度方向(transverse)上的张应力对NOMS与PMOS器件的载流子迁移率均有益，而在垂直沟道平面方向(out-of-plane)的压应力对NMOS器件电子迁移率有益，张应力则对PMOS器件空穴迁移率有益。
[0005]应力记忆技术(SMT,Stress memorizat1n technique)是一种 CMOS 工艺中引入应力的方法，现有技术中CMOS工艺引入应力的方法为在晶体管形成金属硅化物层之后，在所述晶体管上形成接触蚀刻终止层(CESL, Contact Etch Stop Layer);然后,进行退火工艺，在退火过程中，所述接触蚀刻终止层会对所述晶体管的沟道区产生张应力或压应力(产生张应力还是压应力由所述接触蚀刻终止层的材料决定)；随后，去除所述接触蚀刻终止层，产生的张应力或压应力记忆在所述晶体管的沟道区中，该记忆效应可以提高所述晶体管的载流子迁移率，从而提高所述晶体管的器件性能。
[0006]然而，随着关键尺寸的进一步缩小，需要对所述晶体管的沟道区施加更高的应力，才能使所述晶体管的载流子迁移率达到要求，但是，现有技术的SMT技术所产生的应力已经无法满足器件对应力的需要。
【发明内容】
[0007]本发明的目的在于，提供一种半导体器件的制备方法，能够提高半导体器件中沟道区的应力，从而提高所述晶体管的器件性能。
[0008]为解决上述技术问题，一种半导体器件的制备方法，用于对晶体管的沟道区施加应力，所述半导体器件的制备方法包括:先使用应力记忆技术对所述晶体管的沟道区施加一预应力，再对所述晶体管进行金属硅化工艺。
[0009]进一步的，所述半导体器件的制备方法包括:
[0010]提供半导体基底，所述半导体基底上形成有晶体管；
[0011]在所述半导体基底上形成预应力层，所述预应力层覆盖所述晶体管；
[0012]对所述半导体基底以及所述预应力层进行退火工艺；
[0013]去除所述预应力层；
[0014]在所述晶体管上形成金属硅化物层。
[0015]进一步的，所述提供半导体基底，所述半导体基底上形成有晶体管包括如下步骤:
[0016]提供半导体基底，所述半导体基底上形成有所述晶体管的栅极；
[0017]进行第一离子注入，以在所述半导体基底上形成所述晶体管的轻掺杂漏区；
[0018]在所述栅极的侧壁形成侧墙；
[0019]进行第二离子注入，以在所述半导体基底上形成所述晶体管的源极区和漏极区；其中，所述第二离子注入的浓度高于所述第一离子注入的浓度。
[0020]进一步的，在所述晶体管上形成金属硅化物层步骤之后，还包括:
[0021]在所述半导体基底上形成接触蚀刻终止层，所述接触蚀刻终止层覆盖所述晶体管；
[0022]对所述半导体基底以及所述接触蚀刻终止层进行退火工艺；
[0023]去除所述接触蚀刻终止层。
[0024]进一步的，在所述晶体管上形成金属硅化物层步骤和在所述半导体基底上形成接触蚀刻终止层步骤之间，还包括:去除所述侧墙。
[0025]进一步的，所述接触蚀刻终止层的材料为氮化硅。
[0026]进一步的，所述预应力层的材料为氮碳化钛、氮碳化钽、类金刚石、金属钛或氮化硅中的一种或几种的组合。
[0027]进一步的，所述预应力层的厚度为1nm?lOOnm。
[0028]进一步的，所述退火工艺为激光退火、快速热退火或尖峰退火。
[0029]进一步的，所述激光退火或快速热退火的退火温度为1000°C?1350°C，退火时间为 1ms ?300ms。
[0030]进一步的，所述尖峰退火的退火温度为950°C?1100°C，退火时间为20s?lmin。[0031 ] 进一步的，采用干法刻蚀去除所述预应力层。
[0032]进一步的，所述晶体管为NMOS晶体管，所述预应力层为张预应力层。
[0033]进一步的，所述晶体管为PMOS晶体管，所述预应力层为压预应力层。
[0034]与现有技术相比，本发明提供的半导体器件的制备方法具有以下优点:所述半导体器件的制备方法先使用应力记忆技术对所述晶体管的沟道区施加一预应力，再对所述晶体管进行金属硅化工艺，与现有技术相比，本发明的半导体器件的制备方法，在进行对所述晶体管进行金属硅化工艺之间，先使用应力记忆技术对所述晶体管的沟道区施加一预应力，该预应力能够提高半导体器件中沟道区的应力，以提高所述晶体管的载流子迁移率，从而提高所述晶体管的器件性能。
【专利附图】
【附图说明】
[0035]图1为本发明一实施例中半导体器件的制备方法的流程图；
[0036]图2-图13为本发明一实施例中半导体器件的制备方法中器件结构的示意图。
【具体实施方式】
[0037]下面将结合示意图对本发明的半导体器件的制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
[0038]为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
[0039]在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0040]本发明的核心思想在于，提供一种半导体器件的制备方法，所述半导体器件的制备方法先使用应力记忆技术对所述晶体管的沟道区施加一预应力，再对所述晶体管进行金属硅化工艺，本发明的半导体器件的制备方法，在进行对所述晶体管进行金属硅化工艺之间，先使用应力记忆技术对所述晶体管的沟道区施加一预应力，该预应力能够提高半导体器件中沟道区的应力，以提高所述晶体管的载流子迁移率，从而提高所述晶体管的器件性倉泛。
[0041]进一步的，结合上述核心思想，本发明提供的半导体器件的制备方法，包括:
[0042]步骤S11，提供半导体基底，所述半导体基底上形成有晶体管；
[0043]步骤S12，在所述半导体基底上形成预应力层，所述预应力层覆盖所述晶体管；
[0044]步骤S13，对所述半导体基底以及所述预应力层进行退火工艺；
[0045]步骤S14,去除所述预应力层；
[0046]步骤S15，在所述晶体管上形成金属硅化物层。
[0047]以下列举所述半导体器件的制备方法的几个实施例，以清楚说明本发明的内容，应当明确的是，本发明的内容并不限制于以下实施例，其他通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
[0048]请结合图1以及图2-图13，具体说明本发明的半导体器件的制备方法。其中，图1为本发明一实施例中半导体器件的制备方法的流程图，图2-图13为本发明一实施例中半导体器件的制备方法中器件结构的示意图。
[0049]首先，进行步骤S11，提供半导体基底，所述半导体基底上形成有晶体管。其中，所述晶体管可以为NMOS晶体管或PMOS晶体管，当所述晶体管为NMOS晶体管时，在步骤S12中形成的所述预应力层为张预应力层；当所述晶体管为PMOS晶体管时，在步骤S12中形成的所述预应力层为压预应力层。在本实施例中，所述步骤Sll包括以下分步:
[0050]分步一:提供半导体基底100，所述半导体基底100上形成有所述晶体管的栅极111，如图2所示。其中，所述半导体基底100还包括隔离区等必要结构，此为本领域的公知常识，在此不作赘述；
[0051]分步二:，进行低浓度离子注入，以在所述半导体基底100上形成所述晶体管的轻掺杂漏区112,如图3所示；
[0052]分步三:在所述栅极111的侧壁形成侧墙113，如图4所示，其中，所述侧墙113可以为氧化物侧墙或氮化物侧墙中的一种或组合；
[0053]分步四:采用常规方法进行高浓度离子注入，以在所述半导体基底100上形成所述晶体管的源极区114和漏极区115，从而形成所述晶体管110，如图5所示。其中，所述晶体管110具有轻掺杂漏区112、源极区114、漏极区115以及沟道区116。
[0054]然后，进行步骤S12，在所述半导体基底100上形成预应力层120，所述预应力层120覆盖所述晶体管110，如图6所示。较佳的，所述预应力层120的材料为氮碳化钛、氮碳化钽、类金刚石、金属钛或氮化硅中的一种或几种的组合，可以为所述晶体管110的沟道区116产生合适的应力，并不会对步骤S15中的金属硅化物层产生影响。较佳的，所述预应力层120的厚度为1nm?10nm,优选为20nm、50nm、80nm,可以为所述晶体管110的沟道区116产生合适的应力。但所述预应力层120的厚度并不限于为1nm?lOOnm，可以更厚或更薄，具体由工艺制程决定。可以通过控制所述预应力层120的材料来控制所述预应力层120为张预应力层(对所述晶体管110的沟道区116产生张应力)还是压预应力层(对所述晶体管I1的沟道区116产生压应力)，此为本领域的公知常识，在此不作赘述。
[0055]接着，进行步骤S13，对所述半导体基底100以及所述预应力层120进行退火工艺，在退火工艺时，所述预应力层120产生的应力施加给所述栅极111，如图7所示，所述栅极111将该应力传递给沟道区116，以提高所述晶体管110的载流子迁移率，从而提高所述晶体管110的器件性能。
[0056]其中，所述退火工艺可以为激光退火、快速热退火或尖峰退火，所述激光退火或快速热退火的退火温度较佳的为1000°c?1350°C，退火时间较佳的为1ms?300ms，所述尖峰退火的退火温度较佳的为950°C?1100°C，退火时间较佳的为20s?lmin，均可以为所述晶体管110的沟道区116产生合适的应力。
[0057]随后，进行步骤S14，去除所述预应力层120，如图8所示。较佳的，采用干法刻蚀去除所述预应力层120，但也可以采用湿法刻蚀去除所述预应力层120。虽然所述预应力层120被去除，但在步骤S13中所述预应力层120产生的应力保存在所述栅极111中，所述栅极111会继续将该应力传递给沟道区116，以提高所述晶体管110的载流子迁移率，从而提高所述晶体管110的器件性能。
[0058]最后，进行步骤S15，在所述晶体管110上形成金属硅化物层130，如图9所示。
[0059]在本实施例中，在步骤S15之后，还可以进行CESL的制备，以进一步提高所述沟道区116的应力，进一步提闻所述晶体管110的载流子迁移率，从而进一步提闻所述晶体管110的器件性能。
[0060]较佳的，在进行CESL工艺之前，还包括去除所述侧墙113，如图10所示，从而可以使接触蚀刻终止层更靠近所述沟道区116，以提高所述沟道区116的应力。
[0061]接着，进行CESL工艺，所述CESL工艺包括以下子步:
[0062]第一子步:在所述半导体基底100上形成接触蚀刻终止层140，所述接触蚀刻终止层140覆盖所述晶体管110,如图11所示；
[0063]第二子步:对所述半导体基底100以及所述接触蚀刻终止层140进行退火工艺，在退火工艺时，所述接触蚀刻终止层140产生的应力施加给所述栅极111，如图12所示，所述栅极111并将该应力传递给沟道区116，以提高所述晶体管110的载流子迁移率，从而提高所述晶体管110的器件性能；
[0064]第三子步:去除所述接触蚀刻终止层140，如图13所示。虽然所述接触蚀刻终止层140被去除，但在第二子步中所述接触蚀刻终止层140产生的应力保存在所述栅极111中，所述栅极111会继续将该应力传递给沟道区116，以提高所述晶体管110的载流子迁移率，从而提高所述晶体管110的器件性能。
[0065]本发明的较佳实施例如上所述，但本发明并不限于上述实施例。例如，所述半导体器件的制备方法还可以包括以下步骤:
[0066]步骤S101，提供半导体基底，所述半导体基底上形成有所述晶体管的栅极；
[0067]步骤S102，进行低浓度离子注入，以在所述半导体基底上形成所述晶体管的轻掺杂漏区；
[0068]步骤S103，在所述栅极的侧壁形成侧墙；
[0069]步骤S104，进行高浓度离子注入，以在所述半导体基底上形成所述晶体管的源极区和漏极区；
[0070]步骤S105，在所述半导体基底上形成预应力层，所述预应力层覆盖所述晶体管；
[0071]步骤S106，对所述半导体基底以及所述预应力层进行退火工艺；
[0072]步骤S107，选择性去除所述预应力层，并保留所述栅极的侧壁上的所述预应力层；
[0073]步骤S108，在所述晶体管上形成金属硅化物层；
[0074]步骤S109,去除剩余的所述预应力层；
[0075]步骤S110，在所述半导体基底上形成接触蚀刻终止层，所述接触蚀刻终止层覆盖所述晶体管；
[0076]步骤S111，对所述半导体基底以及所述接触蚀刻终止层进行退火工艺；
[0077]步骤S112，去除所述接触蚀刻终止层。
[0078]采用步骤SlOl?步骤S112的方法，亦可以先使用应力记忆技术对所述晶体管的沟道区施加一预应力，亦能够提高半导体器件中沟道区的应力，从而达到提高所述晶体管的器件性能的有益效果。
[0079]综上所述，本发明提供一种半导体器件的制备方法，所述半导体器件的制备方法先使用应力记忆技术对所述晶体管的沟道区施加一预应力，再对所述晶体管进行金属硅化工艺。与现有技术相比，本发明提供的半导体器件的制备方法具有以下优点:
[0080]本发明的半导体器件的制备方法，在进行对所述晶体管进行金属硅化工艺之间，先使用应力记忆技术对所述晶体管的沟道区施加一预应力，该预应力能够提高半导体器件中沟道区的应力，以提高所述晶体管的载流子迁移率，从而提高所述晶体管的器件性能。
[0081]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【权利要求】
1.一种半导体器件的制备方法，用于对晶体管的沟道区施加应力，所述半导体器件的制备方法包括:先使用应力记忆技术对所述晶体管的沟道区施加一预应力，再对所述晶体管进行金属硅化工艺。
2.如权利要求1所述的半导体器件的制备方法，其特征在于，所述半导体器件的制备方法包括: 提供半导体基底，所述半导体基底上形成有晶体管； 在所述半导体基底上形成预应力层，所述预应力层覆盖所述晶体管； 对所述半导体基底以及所述预应力层进行退火工艺； 去除所述预应力层； 在所述晶体管上形成金属硅化物层。
3.如权利要求2所述的半导体器件的制备方法，其特征在于，所述提供半导体基底，所述半导体基底上形成有晶体管包括如下步骤: 提供半导体基底，所述半导体基底上形成有所述晶体管的栅极； 进行第一离子注入，以在所述半导体基底上形成所述晶体管的轻掺杂漏区； 在所述栅极的侧壁形成侧墙； 进行第二离子注入，以在所述半导体基底上形成所述晶体管的源极区和漏极区；其中，所述第二离子注入的浓度高于所述第一离子注入的浓度。
4.如权利要求3所述的半导体器件的制备方法，其特征在于，在所述晶体管上形成金属硅化物层步骤之后，还包括: 在所述半导体基底上形成接触蚀刻终止层，所述接触蚀刻终止层覆盖所述晶体管； 对所述半导体基底以及所述接触蚀刻终止层进行退火工艺； 去除所述接触蚀刻终止层。
5.如权利要求4所述的半导体器件的制备方法，其特征在于，在所述晶体管上形成金属硅化物层步骤和在所述半导体基底上形成接触蚀刻终止层步骤之间，还包括:去除所述侧墙。
6.如权利要求4所述的半导体器件的制备方法，其特征在于，所述接触蚀刻终止层的材料为氮化硅。
7.如权利要求2-6中任意一项所述的半导体器件的制备方法，其特征在于，所述预应力层的材料为氮碳化钛、氮碳化钽、类金刚石、金属钛或氮化硅中的一种或几种的组合。
8.如权利要求2-6中任意一项所述的半导体器件的制备方法，其特征在于，所述预应力层的厚度为1nm?lOOnm。
9.如权利要求2-6中任意一项所述的半导体器件的制备方法，其特征在于，采用激光退火、快速热退火或尖峰退火对所述半导体基底以及所述预应力层进行退火工艺。
10.如权利要求9所述的半导体器件的制备方法，其特征在于，所述激光退火或快速热退火的退火温度为1000°C?1350°C，退火时间为1ms?300ms。
11.如权利要求9所述的半导体器件的制备方法，其特征在于，所述尖峰退火的退火温度为950°C~ 1100°C，退火时间为20s?Imin。
12.如权利要求2-6中任意一项所述的半导体器件的制备方法，其特征在于，采用干法刻蚀去除所述预应力层。
13.如权利要求2所述的半导体器件的制备方法，其特征在于，所述晶体管为NMOS晶体管，所述预应力层为张预应力层。
14.如权利要求2所述的半导体器件的制备方法，其特征在于，所述晶体管为PMOS晶体管，所述预应力层为压预应力层。
【文档编号】H01L21/8238GK104465517SQ201310435716
【公开日】2015年3月25日 申请日期:2013年9月23日 优先权日:2013年9月23日
【发明者】赵猛 申请人:中芯国际集成电路制造(上海)有限公司