垂直型半导体器件及其制造方法和操作方法
【专利摘要】提供了一种垂直型半导体器件及其制造方法。所述垂直型半导体器件包括：柱体结构，所述柱体结构具有导电层和数据储存材料的层叠结构，并且形成在公共源极区上，以及栅极，所述栅极被形成为包围柱体结构的数据储存材料。
【专利说明】垂直型半导体器件及其制造方法和操作方法
[0001]相关申请的交叉引用
[0002]本申请要求2013年3月6日向韩国知识产权局提交的申请号为10-2013-0024122的韩国专利申请的优先权，其全部内容通过引用合并于此。
【技术领域】
[0003]本发明构思涉及一种半导体器件，更具体而言，涉及一种垂直型半导体器件及其制造方法和操作方法。
【背景技术】
[0004]随着对应用于越来越小型化的电子装置的具有超高集成、超高速度、以及超低功率的半导体器件的需求，已经积极地研究垂直型存储器件。
[0005]近年来，阻变存储器件作为下一代存储器件正引起注意，并且已经采用垂直结构。阻变存储器件经由存取器件来选择单元。阻变存储器件是被配置成通过改变与其电连接的数据储存材料的电阻状态来储存数据的器件。作为阻变存储器件的一个实例，存在相变随机存取存储器件(PCRAM)、阻变RAM (ReRAM)、以及磁性RAM (MRAM)0
[0006]采用二极管或晶体管作为阻变存储器件的存取器件。具体地，因为与二极管相比晶体管通过控制阈值电压降低而具有低的操作电压并且采用垂直结构，所以晶体管作为阻变存储器件的存取器件已经受到关注。
[0007]g卩，由于必须向二极管施加1.1V以上的电压，所以在降低二极管的操作电压上存在限制。当二极管形成在字线上时，字线的电阻根据单元的位置来改变以引起字线跳跃(word line bouncing)。
[0008]具有水平结构的晶体管的减小率受到限制，但是垂直晶体管可以在受限的区域中保证足够的电流驱动能力。另外，垂直晶体管可以通过源电阻的减小来改善由于外部电阻器引起的电压下降分量。
[0009]另一方面，利用半导体衬底作为基底来形成诸如二极管和晶体管的存取器件。近年来，半导体存储器件被形成为多个层以获得高度集成。当利用半导体衬底作为基底来形成存取器件时，不可能层叠多层。
【发明内容】
[0010]根据一个示例性实施的一个方面，提供了一种垂直型半导体器件。所述垂直型半导体器件可以包括:柱体结构，所述柱体结构具有导电层和数据储存材料的层叠结构，且形成在公共源极区上；以及栅电极，所述栅电极被形成为包围柱体结构的数据储存材料。
[0011]根据一个示例性实施的另一个方面，提供了一种制造垂直型半导体器件的方法。所述方法可以包括以下步骤:在公共源极区上形成柱体结构，在每个柱体结构中层叠有导电层和第一绝缘层；在包括柱体结构的公共源极区上形成栅绝缘层和栅电极材料；将栅电极材料去除至预定高度，以使栅电极材料在至少一个方向绝缘；在包括栅电极材料的公共源极区上形成第二绝缘层以掩埋在柱体结构之间，将第二绝缘层平坦化以暴露出第一绝缘层的表面，以及去除第一绝缘层；以及将数据储存材料掩埋在去除了第一绝缘层的空间中。
[0012]根据一个示例性实施的另一个方面，提供了一种制造垂直型半导体器件的方法。所述方法可以包括以下步骤:在公共源极区上形成层叠有导电层和数据储存材料的柱体结构；在包括柱体结构的公共源极区上形成栅绝缘层和栅电极材料；以及将栅电极材料去除至预定高度，以使栅电极材料在至少一个方向绝缘。
[0013]根据一个示例性实施的另一个方面，提供了一种操作垂直型半导体器件的方法，所述垂直型半导体器件包括:柱体结构，所述柱体结构具有导电层和数据储存材料的层叠结构；栅电极，所述栅电极被形成为包围柱体结构的数据储存材料；以及互连层，所述互连层与柱体结构电连接并且被设置在柱体结构上。所述方法可以包括以下步骤:响应于初始化命令而将用于将数据储存材料改变成高电阻状态的电压施加至栅电极和互连层。
[0014]在以下标题为“【具体实施方式】”的部分描述这些和其它的特点、方面以及实施。
【专利附图】
【附图说明】
[0015]从如下结合附图的详细描述中将更加清楚地理解本公开的主题的以上和其它的方面、特征和其它的优点，其中:
[0016]图1至图9是说明一种示例性垂直型存储器件的制造方法的视图；
[0017]图10是说明一种示例性垂直型存储器件的操作方法的视图；以及
[0018]图11至图18是说明一种示例性垂直型存储器件的制造方法的视图。
【具体实施方式】
[0019]在下文中，将参照附图更详细地描述示例性实施。
[0020]本文参照截面图描述示例性实施,截面图是示例性实施例(以及中间结构)的示意性图示。照此，可以预料到图示的形状变化是缘于例如制造技术和/或公差。因而，示例性实施不应被解释为局限于本文所说明的区域的特定形状、而是可以包括例如来自于制造的形状差异。在附图中，为了清楚起见，可以夸大层和区域的长度和尺寸。附图中相同的附图标记表示相似的元件。也可以理解的是:当提及一层在另一层或衬底“上”时，其不仅可以是直接在其它的层或衬底上，也可以存在中间层。
[0021 ] 在附图中，(a)是垂直型存储器件沿着第一方向(X方向，例如字线延伸方向)的截面图，(b)是垂直型存储器件的平面图，以及(C)是垂直型存储器件沿着第二方向(Y方向，例如，位线延伸方向)的截面图。另外，如果必要的话，可以示出如图(C)中所示的沿着第二方向的截面图。
[0022]图1至图9是说明一种制造示例性垂直型存储器件的方法的视图。
[0023]首先，如图1中所示，在半导体衬底的公共源极区101上顺序形成导电层103、第一绝缘层105以及硬掩模107。
[0024]这里，公共源极区101可以由诸如金属的导电材料形成，但是不局限于此。公共源极区101可以经由离子注入工艺来形成。
[0025]接着，如图2中所示，将硬掩模107图案化成大体柱体形状，并且利用硬掩模107作为刻蚀掩模来将第一绝缘层105和导电层103图案化，以形成柱体结构。[0026]在形成柱体结构之后，如图3中所示，将硬掩模107去除，并且可以在公共源极区101的表面和导电层103的顶部之间将第二绝缘层109形成至预定高度。更具体地，第二绝缘层109被形成在具有如图2中所示的柱体结构的公共源极区101上、并且被平坦化。然后，对第二绝缘层109执行湿法或干法刻蚀工艺，使得第二绝缘层109被凹陷成低于导电层103的顶部。用于形成第二绝缘层109的工艺被执行以更加确保单元分离，而在可替选的实施中可以被省略。
[0027]如图4中所示，在柱体结构的暴露表面上形成栅绝缘层111。
[0028]如图5中所示，在形成栅绝缘层111之后，在栅绝缘层111上形成栅电极材料113。由于柱体结构可以被形成使得柱体结构之间的沿着第二(Y)方向的空间P2大于柱体结构之间的沿着第一(X)方向的空间P1，如图3中所示，所以栅电极材料113被形成为在柱体结构之间具有沿着第二方向形成的台阶，如图5 (c)中所示。
[0029]如图6中所示，将栅电极材料113去除至预定高度，使得在第二方向栅电极材料113之间获得绝缘。此时，如果柱体结构被设计成使得柱体结构之间的在第一方向的空间Pl小于柱体结构之间的在第二方向的空间P2，如图3中所示，则在第一方向的栅电极材料113可以不绝缘而彼此连接。
[0030]如图7中所示，在柱体结构之间形成第三绝缘层115，并且将第三绝缘层115平坦化以暴露出第一绝缘层105的顶部。选择性地去除暴露出的第一绝缘层105以形成暴露出导电层103的顶部的沟道区CH。
[0031]如图8中所示，在公共源极区101上沟道区CH中形成数据储存材料117。将数据储存材料117平坦化以暴露出第三绝缘层115的表面。因此，数据储存材料117被掩埋在沟道区CH中，并且与导电层103电连接。
[0032]数据储存材料117可以包括相变材料，诸如，锗(Ge)-锑(Sb)-碲(Te)。优选地，数据储存材料117可以包括非晶相变材料。可替选地，替换相变材料，数据储存材料117可以包括钙钛矿或过渡金属氧化物等。
[0033]在如图7中所示形成沟道区CH之后，可以在沟道区CH的内壁上形成间隔件，并且可以形成数据储存材料117。当在沟道区CH的内壁上形成间隔件时，可以减小数据储存材料117和导电层103之间的接触面积以减小复位电流。此时，间隔件可以由与栅绝缘层111不同的绝缘材料形成。例如，如果栅绝缘层111包括氧化物层，则间隔件可以利用氮化物形成。然而，用于间隔件的材料不局限于此。
[0034]在一个示例性实施中，数据储存材料117可以包括顺序形成在沟道区CH中的相变材料、晶态相变材料、非晶相变材料以及晶态相变材料。数据储存材料117的可以形成有非晶相变材料层的部分可以用作沟道区。
[0035]另外，如果数据储存材料117包括钙钛矿或者过渡金属氧化物，则第一阻挡金属层、钙钛矿材料(或过渡金属氧化物)、以及第二阻挡金属层可以顺序形成在沟道区CH中。数据储存材料117的可以形成有钙钛矿材料或者过渡氧化物的部分可以用作沟道区。
[0036]在另一个实施中，在形成数据储存材料117之前，要储存数据的栅绝缘层111的厚度增大，然后数据储存材料117被形成，以减小复位电流。
[0037]S卩，在示例性实施中，数据储存材料117用作垂直晶体管的沟道区。具体地，非晶相变材料具有P型半导体(具有针对电子的很多陷阱)的电学特性。另外，如果晶体管用作存取器件，则不需要在存取器件上形成单独的存储器单元。因而，在沟道区中的数据储存材料117可以用作数据储存区。因此，由于垂直晶体管同时用作存取器件和存储器单元，所以可以获得具有超高集成度和超小型化的半导体器件。另外，随后将参照图10来描述半导体器件的详细驱动方法。
[0038]在将数据储存材料117掩埋在沟道区CH中之后，如图9中所示，与数据储存材料117电连接的互连层(例如，位线119)可以被形成且被图案化成沿着第二方向延伸。
[0039]图1OA和图1OB是说明一种示例性垂直型存储器件的操作方法的视图。
[0040]可以看出，非晶相变材料的电学1-V特性具有P型半导体特性(具有很多陷阱)。因此，垂直晶体管的沟道区可以利用非晶相变材料来形成。
[0041]由于经由图1至图9的工艺完成的半导体器件的数据储存材料具有低电阻状态(如果利用相变材料的结晶状态)，所以全部的数据储存材料具有低电阻特性。因此，在测试模式下，全部的数据储存材料经由用于初始化的火焙(fire-out)操作而被改变成高电阻状态。因此，数据储存材料117同时执行数据储存功能和晶体管的沟道功能。即，数据储存材料117用作晶体管功能和存储器单元。
[0042]参见图1OA和图10B，假设当读取操作通过导通的第一晶体管和第二晶体管执行时，写入操作通过导通的第三晶体管和第四晶体管执行，并且第五晶体管和第六晶体管被关断。
[0043]在图1OA中，第一晶体管可以包括导电层103A、相变材料117A以及栅电极113A，且第二晶体管可以包括导电层103B、相变材料117B以及栅电极113B。第三晶体管可以包括导电层103C、相变材料117C以及栅电极113C，且第四晶体管可以包括导电层103D、相变材料117D以及栅电极113D。第五晶体管可以包括导电层103E、相变材料117E以及栅电极113E，且第六晶体管可以包括导电层103F、相变材料117F以及栅电极113F。另外，相变材料117A至117F可以被配置成使得相变材料117A至117F中用于储存的部分由非晶相变材料121A至121F形成。
[0044]图1OB说明如果选中特定单元A，则未选中的存储器单元B、C以及D与特定单元A共享或者不共享位线和字线。
[0045]当对选中的单元A (可以是第一晶体管或第二晶体管)执行读取操作时，可以如表I中所示对选中的单元A以及未选中的单元B、C以及D的位线和字线施加电压。
[0046][表 1]
【权利要求】
1.一种垂直型半导体器件，包括: 柱体结构，所述柱体结构具有导电层和数据储存材料的层叠结构，并且形成在公共源极区上；以及 栅电极，所述栅电极被形成为包围所述柱体结构的所述数据储存材料。
2.如权利要求1所述的垂直型半导体器件,其中,所述数据储存材料包括相变材料。
3.如权利要求1所述的垂直型半导体器件，其中，所述数据储存材料具有晶态相变材料、非晶相变材料以及晶态相变材料的层置结构。
4.如权利要求1所述的垂直型半导体器件，其中，所述数据储存材料包括钙钛矿或过渡金属氧化物。
5.如权利要求1所述的垂直型半导体器件，其中，所述数据储存材料具有第一阻挡金属层、钙钛矿层以及第二阻挡金属层的层叠结构，或者具有第一阻挡金属层、过渡金属氧化物层以及第二阻挡金属层的层叠结构。
6.如权利要求1所述的垂直型半导体器件，还包括栅绝缘层，所述栅绝缘层形成在所述柱体结构与所述栅电极之间。
7.如权利要求1所述的垂直型半导体器件，还包括互连层，所述互连层形成在所述数据储存材料上以与所述数据储存材料电连接。
8.如权利要求1所述的垂直型半导体器件，还包括绝缘层，所述绝缘层形成在所述导电层的周缘上。
9.如权利要求1所述的垂直型半导体器件，其中，所述公共源极区包括金属层。
10.如权利要求1所述的垂直型半导体器件，其中，所述栅电极在沿着第一方向形成的单元之间彼此电连接，且栅电极在沿着第二方向形成的单元之间彼此绝缘，所述第二方向不同于所述第一方向。
【文档编号】H01L27/24GK104037188SQ201310528766
【公开日】2014年9月10日 申请日期:2013年10月30日 优先权日:2013年3月6日
【发明者】崔康植 申请人:爱思开海力士有限公司