半导体器件的制作方法
【专利摘要】一种半导体器件，包括：形成在衬底上的氮化物半导体的第一半导体层；形成在第一半导体层上的氮化物半导体的第二半导体层；以及各自形成在第二半导体层上的栅电极、源电极、漏电极和空穴提取电极，其中在源电极与空穴提取电极之间或者在源电极正下方的区域中，第一半导体层与第二半导体层形成近似垂直于所述衬底的表面的垂直界面，并且第一半导体层的被构造成形成垂直界面的表面为N极性表面。
【专利说明】半导体器件
【技术领域】
[0001]本文所讨论的实施方案均涉及半导体器件。
【背景技术】
[0002]氮化物半导体例如GaN、AlN、和InN及其混合晶体具有宽带隙，并且被用于高输出电子器件和/或短波长发光器件。在上述这些氮化物半导体中，关于高输出器件，已经开发了与场效应晶体管(FET)有关的技术，特别是与高电子迁移率晶体管(HEMT)有关的技术(例如，参见日本公开特许公报N0.2011-3652)。使用如上所述的氮化物半导体的HEMT被用于闻输出/闻效放大器、闻功率开关器件等。
[0003]顺便提及，在使用氮化物半导体的HEMT中，通过高电场下的碰撞电离，在用作沟道的电子渡越层中生成并聚集空穴。当通过高电场下的碰撞电离而生成的空穴累积在电子渡越层中时，例如，可能出现如下现象:半导体器件的耐受电压降低；由扭结效应引起的漏极电导特性出现波动；以及切换速度的降低。因此，作为抑制那些缺点的方法，从电子渡越层中提取通过碰撞离子生成的空穴是有效的，并且日本公开特许公报N0.2011-3652已经公开了具有其中对通过碰撞电离而在电子渡越层中生成的空穴进行提取的结构的半导体器件。
[0004]具体地，在日本公开特许公报N0.2011-3652所公开的半导体器件中，如图1所示，使用由GaN等形成并且具有沿着(000-1)面的表面的衬底910。另外，在衬底910的一部分上，设置由AlN等形成并且具有沿着(0001)面的表面的Ga表面形成层911。因此，在衬底910的其上部分地形成有Ga表面形成层911的表面上，由通过晶体生长的GaN形成电子渡越层921。在此情况下，在衬底910的其中形成有Ga表面形成层911的区域中，由晶体生长的GaN形成的电子渡越层921具有沿(0001)面的表面并且在该表面处包括许多Ga原子。在该应用中，包括如上所述的许多Ga原子的表面在一些情况下将被称为Ga极性表面。另一方面，在其中没有形成Ga表面形成层911的区域中，由晶体生长的GaN形成的电子渡越层921具有沿(000-1)面的表面并且在该表面处包括许多N原子。在此应用中，包括如上所述的许多N原子的表面在一些情况下将被称为N极性表面。
[0005]接下来，在因此形成的电子渡越层921上，形成AlGaN的电子供给层922。此外，在其中形成有Ga表面形成层911的区域中的电子供给层922上，形成栅电极941、源电极942以及漏电极943，并且在其中没有形成有Ga表面形成层911的区域中的电子供给层922上，形成空穴提取电极944。
[0006]因为在电子渡越层921的其中形成有Ga表面形成层911的区域中的表面处存在许多Ga原子，所以在电子渡越层921与电子供给层922之间的界面附近的电子渡越层921中，生成二维电子气(在下文中，称为“2DEG”)921a。另外，因为在电子渡越层921的其中没有形成有Ga表面形成层911的区域中的表面处存在许多N原子，所以在电子渡越层921与电子供给层922之间的界面附近的电子渡越层921中，生成二维空穴气(在下文中，称为“2DHG”)921b。[0007]因为如上所述在电子渡越层921中生成2DHG92Ib，所以在电子渡越层921中，可以通过空穴提取电极944来提取通过碰撞电离而生成的空穴。因此，可以抑制如下现象:半导体器件的耐受电压的降低；由扭结效应引起的漏极电导特性的波动；切换速度的降低等。
[0008]另外，除以上日本公开特许公报N0.2011-3652以外，在该应用中也已经讨论了以下非专利文献。作为非专利文献，例如，可以提到如下:0.Ambacher, J.Smart, J.R.Shealy,N.G.Weimann, K.Chu, M.Murphy, ff.J.Schaff, and L.F.Eastman, R.Dimitrov, L.Wittmer,and M.Stutzmann, ff.Rieger and J.Hilsenbeck, J.Appl.Phys.Vol.85 (1999)3222.；N.F.Gardner, J.C.Kim, J.J.Wierer, Y.C.Shen, and M.R.Krames, App1.Phys.Lett.86 (2005) 111101.；P.ffaltereit, 0.Brandt, M.Ramsteiner, R.Uecker, P.Reiche,K.H.Ploog, J.Cryst.Growth218(2000) 143.；Atsushi Kobayashi, Satoshi Kawano, YujiKawaguchi, Jitsuo Ohta, and Hiroshi Fujioka, Appl.Phys.Lett.90 (2007)041908.；R.Armitage and H.Hirayama, Appl.Phys.Lett.92(2008)092121.；Koji Okuno, YoshikiSaito,Shinya Boyama,Naoyuki Nakada,Shugo Nitta,Ryoichi George Tohmon,YasuhisaUshida, and Naoki Shibata, Appl.Phys.Express2(2009)031002.；X.Ni, M.ffu, J.Lee,X.Li,A.A.Baski et al.Appl.Phys.Lett.95(2009) 111102.；Masayuki Kuroda，HidetoshiIshida, Tetsuzo Ueda, and Tsuyoshi Tanaka, J.Appl.Phys.102(2007)093703.；R.Schuber, M.M.C.Chou, P.Vincze, Th.Schimmel, and D.M.Schaadt, AIP Conf.Proc.1399 (2011) 191.;以及 M.D.Craven, F.ffu, A.Chakraborty, B.1mer, U.K.Mishra etal.Appl.Phys.Lett.84 (2004) 1281。
[0009]然而，根据具有如上所述结构的半导体器件，在电子渡越层921等中，在其中形成有Ga表面形成层911的区域与其中未形成有Ga表面形成层911的区域之间的边界931部分中易于出现位错、晶格缺陷等。
[0010]当如上所述在电子渡越层921等中生成位错和晶格缺陷时，因为在位错和/或晶格缺陷中捕获有空穴，所以变得难以提取空穴，结果，例如，不可避免地将高压施加在空穴提取电极922上。
【发明内容】
[0011]实施方案的目的是通过使用氮化物半导体例如GaN作为半导体材料来提供半导体器件例如场效应管晶体管，该半导体器件能够有效地提取空穴并且能够抑制耐受电压的降低以及切换速度的降低。
[0012]根据本发明的方面，半导体器件包括:形成在衬底上的氮化物半导体的第一半导体层；形成在第一半导体层上的氮化物半导体的第二半导体层；以及各自形成在第二半导体层上的栅电极、源电极、漏电极以及空穴提取电极，其中，在源电极与空穴提取电极之间或者在源电极正下方的区域中，第一半导体层和第二半导体层形成与衬底的表面近似垂直的垂直界面，并且第一半导体层的被构造成形成垂直界面的表面为N极性表面。
【专利附图】
【附图说明】
[0013]图1是具有相关空穴提取电极的半导体器件的截面结构图；
[0014]图2是根据第一实施方案的半导体器件的俯视图；[0015]图3是根据第一实施方案的半导体器件的截面图；
[0016]图4是根据第一实施方案的半导体器件的效果的曲线图；
[0017]图5是示出GaN的晶体结构的示意图；
[0018]图6A至图6C示出用于制造根据第一实施方案的半导体器件的方法的过程(I)；
[0019]图7A至图7C示出用于制造根据第一实施方案的半导体器件的方法的过程(2);
[0020]图8A至图SC示出用于制造根据第一实施方案的半导体器件的方法的过程(3);
[0021]图9示出用于制造根据第一实施方案的半导体器件的方法的过程(4)；
[0022]图10是根据第一实施方案的半导体器件的修改实例I的俯视图；
[0023]图11是根据第一实施方案的半导体器件的修改实例I的截面图；
[0024]图12是根据第一实施方案的半导体器件的修改实例2的截面图；
[0025]图13是根据第二实施方案的半导体器件的截面结构图；
[0026]图14A至图14C示出用于制造根据第二实施方案的半导体器件的方法的过程
(1);
[0027]图15A至图15C示出用于制造根据第二实施方案的半导体器件的方法的过程
(2)；
[0028]图16A至图16C示出用于制造根据第二实施方案的半导体器件的方法的过程
(3)；
[0029]图17A和图17B示出用于制造根据第二实施方案的半导体器件的方法的过程
(4)；
[0030]图18是根据第三实施方案的半导体器件的截面结构图；
[0031]图19A至图19C示出用于制造根据第三实施方案的半导体器件的方法的过程
(1);
[0032]图20A至图20C示出用于制造根据第三实施方案的半导体器件的方法的过程
(2)；
[0033]图21A至图21C示出用于制造根据第三实施方案的半导体器件的方法的过程
(3)；
[0034]图22是根据第四实施方案的半导体器件的截面结构图；
[0035]图23A至图23C示出用于制造根据第四实施方案的半导体器件的方法的过程
(1);
[0036]图24A和图24B示出用于制造根据第四实施方案的半导体器件的方法的过程
(2)；
[0037]图25是示出根据第五实施方案的独立封装半导体器件的示意图；
[0038]图26是根据第五实施方案的电源装置的电路图；以及
[0039]图27是根据第五实施方案的高输出放大器的示意性结构图；
【具体实施方式】
[0040]在下文中，将描述实施方案。顺便提及，使用相同的附图标记来表示彼此相同或相似的构件等，并且将省略其重复描述。
[0041]第一实施方案[0042]半导体器件
[0043]将参照图2和图3来描述第一实施方案的半导体器件。图2是本实施方案的半导体器件的俯视图，并且图3是半导体器件的沿图2的链式线II1-1II所取得的截面图。
[0044]在本实施方案的半导体器件中，在衬底10上形成有作为第一半导体层的电子渡越层21和作为第二半导体层的电子供给层22。在本实施方案中，电子渡越层21由GaN层形成，并且电子供给层由n-AlGaN层形成。在电子供给层22上，形成有栅电极41、源电极42、漏电极43以及空穴提取电极44。另外，围绕源电极42、漏电极43等，针对每个元件形成有用于将元件与其他元件隔离的元件隔离区30。
[0045]例如，如图3所示，因为使用m面(1-1OO)GaN衬底作为衬底10，并且m面是非极性面，所以在m面上形成的用作电子渡越层21的GaN层的表面是非极性表面。另外，在电子渡越层21中，与衬底10表面近似垂直的垂直界面20c形成在其中形成有栅电极41、源电极42和漏电极43的区域20a和其中形成有空穴提取电极44的区域20b之间。在电子渡越层21的形成如上所述的垂直界面20c的表面处，存在许多N原子，使得形成N极性表面。因此，在电子渡越层21与电子供给层22之间的垂直界面20c附近，极性彼此不同，使得在电子渡越层21中生成2DHG21b。空穴提取电极44被形成为与覆盖电子渡越层21的侧表面的电子供给层22相接触。也就是说，在空穴提取电极44与垂直界面20c之间，形成有电子供给层22。
[0046]在本实施方案中，电子渡越层21的形成垂直界面20c的表面在一些情况下可以被描述为电子渡越层21的侧表面。另外，因为其中形成有栅电极41、源电极42和漏电极43的区域20a为其中没有通过干法蚀刻移除电子渡越层21的区域，所以该区域在一些情况下可以被描述为其中没有通过干法蚀刻移除电子渡越层21的区域20a。另外，除其中垂直界面20c与衬底10表面垂直的情况以外，尽管垂直界面20c相对于衬底10表面的法线稍微倾斜，但是也将电子渡越层21作为N极性表面的侧表面看作垂直界面20c。上述垂直界面20c形成在源电极42与空穴提取电极44之间的区域中或者源电极42正下方的区域中。
[0047]另外，在其中形成有栅电极41、源电极42和漏电极43的区域20a中，在电子渡越层21与电子供给层22之间的界面附近的电子渡越层21中生成2DEG21a。
[0048]在本实施方案的半导体器件中，将负电位或OV电位施加至空穴提取电极44。因此，因为在区域20a与区域20b之间的垂直界面20c附近生成2DHG21b，所以即使在区域20a中生成空穴，该空穴也能被空穴提取电极44有效地提取。另外，因为在区域20a与区域20b之间的垂直界面20c附近没有生成晶格缺陷、位错等，所以在垂直界面20c附近没有捕获空穴。因此，在本实施方案的半导体器件中，可以提高耐受电压、切换速度等。
[0049]图4是示出本实施方案的半导体器件的效果并且表示当施加栅极电压使得半导体器件处于关断状态时所获得的漏极电压与漏极电流之间的关系的曲线图。曲线4A表示本施方案的图2和图3所示的半导体器件的特性。另外，曲线4B表示图1所示的半导体器件的特性，并且曲线4C表示其中未形成有空穴提取电极的半导体器件的特性。如图4中的曲线4B和曲线4C所示，当形成具有如图1所示的结构的空穴提取电极时，可以提高耐受电压等。另外，如图4中的曲线4A和曲线4B所示，当半导体器件被形成为具有与本实施方案的半导体器件的结构相同的结构时，与图1所示的半导体器件的耐受电压等相比，可以提闻耐受:电压等。[0050]已经示出其中使用具有m面表面的m面GaN衬底作为衬底10的情况。然而，作为衬底10，例如，也可以使用具有m面表面的衬底或者具有a面表面的衬底，该a面表面如与m面一样为非极性表面。具体地，例如，可以使用m面AlN衬底、m面SiC衬底、Y-LiAlO2 (100)、m面ZnO衬底、m面蓝宝石衬底、具有图案化表面的a面蓝宝石衬底以及具有图案化表面的Si (112)衬底。另外，例如，还可以使用a面GaN衬底、a面AlN衬底、a面ZnO衬底、a面SiC衬底、r面蓝宝石衬底以及LiGaO2(OlO)衬底。在本实施方案中，“具有图案化表面的衬底”表示具有其中形成有预定凸凹形状等的表面的衬底。
[0051]另外,作为衬底10的表面，除非极性表面例如m面表面或a面表面以外，还可以使用与c面垂直并且位于m面与a面之间的表面，并且例如，如图5所示，可以使用与c面垂直并且位于m面(1-100)与a面(11-20)之间的表面。另外，还可以使用与c面垂直并且位于a面(11-20)与在图5中未示出的m面(10-10)之间的表面。图5是示出GaN的晶体结构的视图。
[0052]另外，衬底10可以为例如具有在其上形成有m面膜、a面膜等的表面的硅衬底。具体地，可以使用具有在其上形成有m面AIN、m面SiC、Y-LiAlO2 (100)、m面ZnO、m面蓝宝石、具有图案化表面的a面蓝宝石以及具有图案化表面的Si (112)等的膜的表面的衬底。另外，可以使用具有在其上形成有a面GaN、a面AIN、a面ZnO、a面SiC、r面蓝宝石以及LiGaO2(OlO)等的膜的表面的衬底。因此，衬底10可以是具有作为用于m面GaN、a面GaN等的晶体生长的所谓模板的表面的衬底。
[0053]用于制造半导体器件的方法
[0054]接下来，将描述用于制造根据本实施方案的半导体器件的方法。
[0055]首先，如图6A所示，通过使用等离子体辅助分子束外延(PAMBE)的外延生长，在衬底10上形成用作电子渡越层21的非掺杂GaN至1.5μπι的厚度。作为衬底10，使用m面(1-1OO)GaN衬底。当通过PAMBE形成电子渡越层21时，使用Ga和氨气(NH3)作为原材料，并且将衬底温度设定为720°C。代替使用PAMBE，可以使用金属有机气相外延(MOVPE)来形成电子渡越层21。在本实施方案中，虽然将通过实例的方式来描述其中使用m面(1-100)GaN衬底作为衬底10的情况，但是衬底10的表面也可以沿着上述m面、a面等。
[0056]接下来，如图6B所示，在电子渡越层21上形成抗蚀剂图案61。具体地，在将抗蚀剂施加在电子渡越层21上之后，使用曝光装置来进行曝光和显影，使得形成抗蚀剂图案61。另外，抗蚀剂图案61被形成为使得将电子渡越层21的通过移除其一部分而形成的侧表面用作N极性表面。
[0057]接下来，如图6C所示，通过干法蚀刻移除电子渡越层21的在其中没有形成抗蚀剂图案61的区域中的部分。通过该蚀刻，移除电子渡越层21的一部分，并且电子渡越层21的通过干法蚀刻而露出的侧表面形成用作垂直界面20c的表面。用作垂直界面20c的表面为例如N极性表面(000-1)，并且面向并平行于该表面的表面用作Ga极性表面(0001)。另夕卜，垂直界面20c形成在其中形成有将在后面描述的源电极42的侧面处，也就是说，形成在源电极42与空穴提取电极44之间或者源电极42正下方的区域中。接着，通过使用有机碱，例如四甲基氢氧化铵(TMAH)显影液，进行表面处理，并且同时移除抗蚀剂图案61。
[0058]接下来，如图7A所示，在电子渡越层21上形成电子供给层22。具体地，为了形成电子供给层22，通过PAMBE的外延地生长AlGaN层至具有25nm的厚度。在将此情况下形成的电子供给层22表示为AlxGahN时，x表示0.15至0.25。当通过PAMBE形成电子供给层22时，使用Al、Ga和氨气作为原材料，并且作为η型杂质元素，Si被掺杂为具有约5Χ IO18CnT3的浓度。代替使用ΡΑΜΒΕ，可以通过MOVPE来形成电子供给层22。因此，在其中没有通过干法蚀刻移除电子渡越层21的区域20a中，在电子渡越层21与电子供给层22之间的界面附近的电子渡越层21中生成2DEG21a。另外，在用作电子渡越层21的通过干法蚀刻形成的侧表面的垂直界面20c附近的电子渡越层21中，生成2DHG21b。
[0059]接下来，如图7B所示，形成元件隔离区30。具体地，在将抗蚀剂施加在电子供给层22上之后，使用曝光装置进行曝光和显影，使得在除了其中待形成元件隔离区30的区域以外的区域中形成抗蚀剂图案62。接着，在其中没有形成抗蚀剂图案62的区域中，通过执行硼、氩等离子的离子注入来形成元件隔离区30。另外，通过使用氯基蚀刻气体的干法蚀刻，还可以将元件隔离区30形成为具有台面结构。接着，通过有机溶液等移除抗蚀剂图案62。
[0060]接下来，如图7C所示，在其中待形成源电极42和漏电极43的区域中，形成具有开口 63a和63b的抗蚀剂图案63。具体地，在将抗蚀剂施加在电子供给层22上之后，使用曝光装置进行曝光和显影，使得在其中待形成源电极42和漏电极43的区域中形成具有开口63a和63b的抗蚀剂图案63。
[0061]接下来，如图8A所示，形成源电极42和漏电极43。具体地，在通过真空沉积等在其上形成有抗蚀剂图案63的表面上形成包含有彼此层叠的Ti和Al的金属膜并且接着将该金属膜浸入有机溶液等中之后，通过剥离来移除抗蚀剂图案63上的金属膜连同抗蚀剂图案63。因此，能够保留在抗蚀剂图案63的开口 63a和63b中形成的金属膜，使得在电子供给层22上形成源电极42和漏电极43。如上所述，在区域20a中的电子供给层22上，形成源电极42和漏电极43。接着，通过在600°C的温度下执行快速热退火(RAT)，使得源电极42与漏电极43彼此欧姆接触。
[0062]接下来，如图SB所示，在其中待形成栅电极41和空穴提取电极44的区域中形成具有开口 64a和64b的抗蚀剂图案64。具体地，在将抗蚀剂施加在电子供给层22上之后，使用曝光装置进行曝光和显影，使得在其中待形成栅电极41和空穴提取电极44的区域中形成具有开口 64a和64b的抗蚀剂图案64。
[0063]接下来，如图8C所示，形成栅电极41和空穴提取电极44。具体地，在通过真空沉积等在其上形成有抗蚀剂图案64的表面上形成包含有彼此层叠的Ni和Au的金属膜并且接着将该金属膜浸入有机溶液等中之后，通过剥离移除抗蚀剂图案64上的金属膜连同抗蚀剂图案64。因此，能够保留在抗蚀剂图案64的开口 64a和64b中形成的金属膜，使得在电子供给层22上形成栅电极41和空穴提取电极44。上述栅电极41形成在区域20a中的电子供给层22上，并且空穴提取电极44形成在电子渡越层21的用作垂直界面20c的侧表面处，其中电子供给层22介于空穴提取电极44与电子渡越层21的侧表面之间。另外，因为具有相对高的功函数，Ni在Ga极性表面处形成肖特基势垒并且在N极性表面处具有欧姆特性。另外，为了提高欧姆特性，可以在400°C的温度下执行退火5分钟。
[0064]接下来，如图9所示，在包括电子供给层22的上部的区域中形成用于钝化的绝缘层50。具体地，通过化学气相沉积(CVD)等还在电子供给层22上方形成绝缘膜例如SiN膜。接着，在绝缘膜上，尽管没有示出，也形成了在针对每个电极的接触区域中具有开口的抗蚀剂图案。此外，通过干法蚀刻移除在其中没有形成抗蚀剂图案的区域中的绝缘膜，使得可以形成本实施方案的半导体器件。另外，通过有机溶液等移除抗蚀剂图案。
[0065]修改实例I
[0066]如图10和图11所示，本实施方案的半导体器件具有其中在图9所示的半导体器件中源电极42和空穴提取电极44彼此电连接的结构。也就是说，作为本实施方案的图10和图11所示的修改实例的半导体器件，源电极42与空穴提取电极44可以使用源极导线45彼此电连接。另外，图10是修改实例的半导体器件的俯视图，并且图11是半导体器件的沿着图10的链式线X1-XI取得的截面图。
[0067]在修改实例的半导体器件中，源电极42和空穴提取电极44彼此连接，并且也通过相同的源极导线45接地。因此，将OV施加至空穴提取电极44。在本实施方案的半导体器件中，因为在源电极42与空穴提取电极44之间不可能形成晶格缺陷、位错等，所以即使在将地电位施加至空穴提取电极44的情况下，也能有效地提取空穴。另外，在修改实例的半导体器件中，栅极导线46连接至栅电极41，并且漏极导线47连接至漏电极43。
[0068]修改实例2
[0069]另外，如图12所示，在本实施方案的半导体器件中，衬底10可以是具有如上所述结构的在其上形成有具有m面表面、a面表面等的结晶膜12的硅衬底11。此外，代替使用硅衬底U，也可以使用蓝宝石衬底、SiC衬底等。
[0070]虽然已经描述了其中使用AlGaN/GaN作为氮化物半导体的情况，但是也可以使用材料例如InGaN、InAlN或InAlGaN作为氮化物半导体。例如，也可以使用AlGaN/InGaN、InAlN/GaN 或 InA I GaN/InGaN。
[0071]第二实施方案
[0072]接下来，将参照图13描述第二实施方案。本实施方案的半导体器件具有包括如下P型层的结构:由P-GaN在电子供给层22与栅电极41之间形成的p型层150a ;以及由P-GaN在电子供给层22与空穴提取电极44之间形成的P型层150b。在本实施方案的半导体器件中，因为在电子供给层22与栅电极41之间形成有P型层150a，所以可以耗散在栅电极41正下方的2DEG21a，并且因此，可以实现常断状态。另外，因为由p_GaN在电子供给层22与空穴提取电极44之间形成有P型层150b，所以可以增加在界面20c处生成的2DHG2Ib的浓度，并且因此，可以更有效地执行空穴提取。在本实施方案中，虽然描述了其中形成有P型层150a和150b两者的情况，但是也可以使用其中形成有P型层150a和150b之一的结构。在上述情况下，可以获得通过形成P型层150a所获得的效果以及通过形成P型层150b所获得的效果。
[0073]用于制造半导体器件的方法
[0074]接下来，将描述用于制造根据本实施方案的半导体器件的方法。
[0075]首先，如图14A所示，通过使用PAMBE的外延生长在衬底10上形成用作电子渡越层21的不掺杂GaN层至1.5μπι的厚度。作为衬底10，使用m面(1-100) GaN衬底。当通过PAMBE形成电子渡越层21时，使用Ga和氨气(NH3)作为原材料，并且将衬底温度设定为720。。。
[0076]接下来，如图14B所示，在电子渡越层21上形成抗蚀剂掩模61。具体地，在将抗蚀剂施加在电子渡越层21上之后，使用曝光装置进行曝光和显影，使得形成抗蚀剂图案61。另外，抗蚀剂图案61被形成为使得将电子渡越层21的通过移除其一部分而形成的侧表面用作N极性表面。
[0077]接下来，如图14C所示，通过干法蚀刻移除电子渡越层21的在其中没有形成抗蚀剂图案61的区域中的部分。通过该蚀刻，移除电子渡越层21的一部分，并且电子渡越层21的通过干法蚀刻而露出的侧表面形成用作垂直界面20c的表面。用作垂直界面20c的表面是N极性表面(000-1),并且将面向并平行于该表面的表面用作Ga极性表面(0001)。另外，垂直界面20c形成在其中形成有将在后面描述的源电极42的侧面处，也就是说，在源电极42与空穴提取电极44之间或者在源电极42正下方的区域中。接着，通过使用有机碱，例如四甲基氢氧化铵(TMAH)显影液，进行表面处理，并且同时移除抗蚀剂图案61。
[0078]接下来，如图15A所示，在电子渡越层21上依次形成电子供给层22和p型膜150。具体地，为了形成电子供给层22，通过使用PAMBE的外延生长将AlGaN层形成为具有25nm的厚度。当将在该情况下形成的电子供给层22表示为AlxGahN时，x表示0.15至0.25。当通过PAMBE形成电子供给层22时，使用Al、Ga和氨气作为原材料，并且作为η型杂质元素，Si被掺杂为具有约5X IO18CnT3的浓度。另外，通过使用PAMBE的外延生长来形成P型膜150，直至获得期望厚度为止，并且将用作P型杂质元素的Mg掺杂在GaN中以具有约I X IO19CnT3的浓度。因此，在通过干法蚀刻形成的用作电子渡越层21的侧表面的垂直界面20c附近的电子渡越层21中，生成2DHG21b。
[0079]接下来，如图15B所示，形成元件隔离区30。具体地，在将抗蚀剂施加在P型膜150上之后，使用曝光装置进行曝光和显影，使得在除了其中待形成元件隔离区30的区域以外的区域中形成抗蚀剂图案62。接着，在其中没有形成抗蚀剂图案62的区域中，通过执行硼、氩等离子的离子注入来形成元件隔离区30。另外，可以通过使用氯基蚀刻气体的干法蚀刻来将元件隔离区30形成为具有台面结构。接着，通过有机溶液等移除抗蚀剂图案62。
[0080]接下来，如图15C所示，其中在P型膜150上的其中待形成P型层150a和p型层150b的区域中形成抗蚀剂图案160。具体地，在将抗蚀剂施加在P型膜150上之后，使用曝光装置进行曝光和显影，使得在P型膜150上的其中待形成P型层150a和150b的区域中形成抗蚀剂图案160。
[0081]接下来，如图16A所示，通过干法蚀刻等移除在其中没有形成抗蚀剂图案160的区域中的P型膜150，使得根据剩余P型膜150来形成P型层150a和150b。因此，在区域20a中，在电子渡越层21与电子供给层22之间的界面附近的除P型层150a正下方的区域以外的电子渡越层中生成2DEG21a。接着，通过有机溶液等移除抗蚀剂图案160。
[0082]接下来，如图16B所示，在其中待形成源电极42和漏电极43的区域中形成具有开口 63a和63b的抗蚀剂图案63。具体地，在将抗蚀剂施加在电子供给层22以及p型层150a和150b上之后，使用曝光装置进行曝光和显影。因此，在其中待形成源电极42和漏电极43的区域中形成具有开口 63a和63b的抗蚀剂图案63。
[0083]接下来，如图16C所示，形成源电极42和漏电极43。具体地，在通过真空沉积等在其上形成有抗蚀剂图案63的表面上形成包含有彼此层叠的Ti和Al的金属膜并且接着将该金属膜浸入有机溶液等中之后，通过剥离来移除抗蚀剂图案63上的金属膜连同抗蚀剂图案63。因此，能够保留在抗蚀剂图案63的开口 63a和63b中形成的金属膜，使得在电子供给层22上形成源电极42和漏电极43。如上所述，在区域20a中的电子供给层22上，形成源电极42和漏电极43。接着，通过在600°C的温度下进行快速热退火(RAT)，源电极42与漏电极43彼此欧姆接触。
[0084]接下来，如图17A所示，在其中待形成栅电极41和空穴提取电极44的区域中形成具有开口 64a和64b的抗蚀剂图案64。具体地，在将抗蚀剂施加在电子供给层22以及p型层150a和150b上之后，使用曝光装置进行曝光和显影。因此，在其中待形成栅电极41和空穴提取电极44的区域中形成具有开口 64a和64b的抗蚀剂图案64。
[0085]接下来，如图17B所示，形成栅电极41和空穴提取电极44。具体地，在通过真空沉积等在其上形成有抗蚀剂图案64的表面上形成包含有彼此层叠的Ni和Au的金属膜并且接着将该金属膜浸入有机溶液等中之后，通过剥离移除抗蚀剂图案64上的金属膜连同抗蚀剂图案64。因此，能够保留在抗蚀剂图案64的开口 64a和64b中形成的金属膜，使得形成栅电极41和空穴提取电极44。因此，在P型层150a上形成栅电极41，并且在电子渡越层21的用作垂直界面20c的侧表面处形成空穴提取电极44，其中电子供给层22和p型层150b介于空穴提取电极44与电子渡越层21的侧表面之间。
[0086]接着，如与第一实施方案的情况一样，也可以形成用于钝化的绝缘膜50。另外，除上述的那些构件、方法等以外的构件、方法等与第一实施方案的那些构件、方法等类似。
[0087]第三实施方案
[0088]接下来，将参照图18描述第三实施方案。在本实施方案中，将描述如下结构:其中在漏电极43正下方的区域中形成有近似垂直于衬底10表面的用作电子渡越层21与电子供给层22之间的界面的第二垂直界面220d。具体地，本实施方案的半导体器件具有如下结构:在电子渡越层21的在其中没有通过干法蚀刻移除电子渡越层21的区域220a中的侧表面处，形成有用作第一垂直界面220c的表面和用作第二垂直界面220d的表面。如上所述形成的用作第一垂直界面220c的表面和用作第二垂直界面220d的表面是近似垂直于衬底10表面的表面。另外，在区域220a中的电子供给层22上，形成有栅电极41、源电极42以及漏电极43的一部分。在本实施方案中，第一垂直界面220c与第一实施方案和第二实施方案中的每个实施方案的垂直界面20c相对应，并且形成在源电极42与空穴提取电极44之间或者源电极42正下方的区域中。
[0089]在本实施方案中，第一垂直界面220c与第二垂直界面220d面向彼此，并且近似平行于彼此。因此，电子渡越层21的在第一垂直界面220c处的表面沿着(000-1)面并且为N极性表面，并且电子渡越层21的在第二垂直界面220d处的表面沿着(0001)面并且为Ga极性表面。如上所述，当第二垂直界面220d通过用作电子渡越层21的Ga极性表面的表面而形成在漏电极43正下方时，与其他部分的2DEG的电子浓度相比，可以增加第二垂直界面220d附近的2DEG21a的电子浓度。因此，可以降低导通电阻。
[0090]用于制造半导体器件的方法
[0091]接下来，将描述用于制造根据本实施方案的半导体器件的方法。
[0092]首先，如图19A所示，在衬底10上，通过使用PAMBE的外延生长形成用作电子渡越层21的不掺杂GaN层至1.5μπι的厚度。作为衬底10，使用m面(1-100) GaN衬底。当通过PAMBE形成电子渡越层21时，使用Ga和氨气作为原材料，并且将衬底温度设定为720V。代替PAMBE，可以通过MOVPE形成电子渡越层21。
[0093]接下来，如图19B所示，在电子渡越层21上形成抗蚀剂掩模261。具体地，在将抗蚀剂施加在电子渡越层21上之后，使用曝光装置进行曝光和显影，使得形成抗蚀剂图案261。另外，抗蚀剂图案261被形成为使得将电子渡越层21的通过移除其一部分而形成的两个表面用作N极性表面和Ga极性表面。
[0094]接下来，如图19C所示，通过干法蚀刻部分地移除在其中没有形成抗蚀剂图案261的区域中的电子渡越层21。通过该蚀刻，部分地移除电子渡越层21，并且电子渡越层21的通过干法蚀刻而露出的侧表面形成用作第一垂直界面220c的表面和用作第二垂直界面220d的表面。用作第一垂直界面220c的表面是例如N极性表面(000-1)，并且用作第二垂直界面220d的表面是Ga极性表面(0001)。另外，第一垂直界面220c形成在其中形成有将在后面描述的源电极42的侧面处，也就是说，在源电极42与空穴提取电极44之间或者在源电极42正下方的区域中，并且第二垂直界面220d形成在将在后面描述的漏电极43的正下方。接着，通过使用有机碱，例如四甲基氢氧化铵(TMAH)显影液，进行表面处理，并且同时移除抗蚀剂图案261。
[0095]接着，如图20A所示，在电子渡越层21上形成电子供给层22。具体地，通过使用PAMBE的外延生长将用作电子供给层22的AlGaN层形成为具有25nm的厚度。当将在该情况下形成的电子供给层22表示为AlxGahN时，x表示0.15至0.25。当通过PAMBE形成电子供给层22时，使用Al、Ga和氨气作为原材料，并且作为η型杂质，Si被掺杂为具有约5Χ IO18CnT3的浓度。因此，在其中没有通过干法蚀刻移除电子渡越层21的区域220a中，在电子渡越层21与电子供给层22之间的界面附近的电子渡越层21中生成2DEG21a。另外，在通过电子渡越层21的通过干法蚀刻形成的侧表面形成的第一垂直界面220c附近的电子渡越层21中，生成2DHG21b。此外，在用作电子渡越层21的通过干法蚀刻形成的侧表面的第二垂直界面220d附近的电子渡越层21中，生成2DEG21a。在第二垂直界面220d附近的电子渡越层21中生成的2DEG21a的电子浓度高于在电子渡越层21的其他部分中生成的2DEG21a的电子浓度。
[0096]接下来，如图20B所示，形成元件隔离区30。具体地，在将抗蚀剂施加在电子供给层22上之后，使用曝光装置进行曝光和显影，使得在除了其中待形成元件隔离区30的区域以外的区域中形成抗蚀剂图案62。接着，在其中没有形成抗蚀剂图案62的区域中，通过执行硼、氩等离子的离子注入来形成元件隔离区30。另外，可以通过使用氯基蚀刻气体的干法蚀刻来将元件隔离区30形成为具有台面结构。接着，通过有机溶液等移除抗蚀剂图案62。
[0097]接下来，如图20C所示，在其中待形成源电极42和漏电极43的区域中形成具有开口 63a和63b的抗蚀剂图案63。具体地，在将抗蚀剂施加在电子供给层22上之后，使用曝光装置进行曝光和显影，使得在其中待形成源电极42和漏电极43的区域中形成具有开口63a和63b的抗蚀剂图案63。
[0098]接下来，如图21A所示，形成源电极42和漏电极43。具体地，在通过真空沉积等在其上形成有抗蚀剂图案63的表面上形成包含有彼此层叠的Ti和Al的金属膜并且接着将该金属膜浸入有机溶液等中之后，通过剥离来移除抗蚀剂图案63上的金属膜连同抗蚀剂图案63。因此，能够保留在抗蚀剂图案63的开口 63a和63b中形成的金属膜，使得在电子供给层22上形成源电极42和漏电极43。如上所述，在区域220a中的电子供给层22上形成源电极42，并且在第二垂直界面220d上形成漏电极43，其中电子供给层22介于漏电极43与第二垂直界面220d之间。接着，通过在600°C的温度下进行快速热退火(RAT)，源电极42与漏电极43彼此欧姆接触。[0099]接下来，如图21B所示，在其中待形成栅电极41和空穴提取电极44的区域中形成具有开口 64a和64b的抗蚀剂图案64。具体地，在将抗蚀剂施加在电子供给层22上之后，使用曝光装置进行曝光和显影，使得在其中待形成栅电极41和空穴提取电极44的区域中形成具有开口 64a和64b的抗蚀剂图案64。
[0100]接下来，如图21C所示，形成栅电极41和空穴提取电极44。具体地，在通过真空沉积等在其上形成有抗蚀剂图案64的表面上形成包含有彼此层叠的Ni和Au的金属膜并且接着将该金属膜浸入有机溶液等中之后，通过剥离移除抗蚀剂图案64上的金属膜连同抗蚀剂图案64。因此，能够保留在抗蚀剂图案64的开口 64a和64b中形成的金属膜，使得在电子供给层22上形成栅电极41和空穴提取电极44。上述栅电极41形成在区域220a中的电子供给层22上，并且空穴提取电极44形成在电子渡越层21的用作第一垂直界面220c的侧表面处，其中电子供给层22介于空穴提取电极44与电子渡越层21的侧表面之间。另夕卜，因为具有相对高的功函数，Ni在Ga极性表面处形成肖特基势垒并且在N极性表面处具有欧姆特性。另外，为了提高欧姆特性，可以在400°C的温度下进行退火5分钟。
[0101]接着，与第一实施方案的情况一样，可以形成用于钝化的绝缘层50.另外，除上述的那些构件、方法等以外的构件、方法等与第一实施方案的那些构件、方法等类似。
[0102]第四实施方案
[0103]半导体器件
[0104]接下来，将参照图22描述第四实施方案。本实施方案的半导体器件具有如下结构:在第一实施方案的半导体器件中，在衬底10的背表面上形成有背表面电极370,并且背表面电极370通过穿透衬底10等的通路电极371电连接至空穴提取电极44。在本实施方案中，通过如上所述的结构，可以降低源极电感，并且另外，通过背表面电极370可以有效地将由空穴提取电极44提取的空穴放电至地，使得可以提高高频特性。
[0105]用于制造半导体器件的方法
[0106]接下来，将描述用于制造根据本实施方案的半导体器件的方法。因为本实施方案的半导体器件是通过对第一实施方案的半导体器件进行处理而制造的，所以将参照图11所示的半导体器件来描述本实施方案的方法。
[0107]首先，如图23A所示，使用热塑性粘合剂380，将支承衬底381粘附至图11所示的半导体器件的形成有栅电极41、源电极42和漏电极43的侧面。接着，对衬底10的背表面进行抛光至具有100 μ m的厚度。另外，支承衬底381由例如蓝宝石衬底形成。
[0108]接下来，如图23B所示，在衬底10的背表面上形成金属的掩模382。掩模382由Ni形成并且在其中待形成将在后面描述的通孔383的区域中具有开口 382a。可以以如下这样的方式来形成掩模382:在其中待形成开口 382a的区域中形成抗蚀剂等的抗蚀剂图案之后，进行非电解镀镍。可替代地，也可以以如下这样的方式来形成掩模382:在执行籽金属(seed metal)溅射并且接着在其中待形成开口 382a的区域中形成抗蚀剂等的抗蚀剂图案之后，进行电解镀镍，并且接着通过离子研磨等来移除籽金属。
[0109]接下来，如图23C所示，通过干法蚀刻移除位于与掩模382的开口 382a相对应的位置处的衬底10、电子渡越层21和电子供给层22。使得露出空穴提取电极44。因此，形成通孔383。另外，在该干法蚀刻中，使用含氯气体作为蚀刻气体。
[0110]接下来，如图24A所示，通过执行非电解镀金或者通过执行镀籽金属和电解镀金，使通孔383的内部填充有Au等，以形成包埋通路电极371。此外，通过连续执行非电解镀金或电解镀金，在衬底10的背表面上形成背表面电极370。
[0111]接下来，如图24B所示，通过施加热剥离支承衬底381，并且通过清洁等移除所粘附的胶粘剂380。因此，可以形成本实施方案的半导体器件。
[0112]另外，当衬底10包括SiC衬底，AlN衬底等时，通过与上述方法类似的方法，可以通过干法蚀刻形成通孔383。另外，当衬底10包括蓝宝石衬底等时，因为蓝宝石衬底非常硬并且相对于化学物质例如酸性物质具有优良的耐受性，所以可以通过使用高输入激光钻孔等形成通孔383。
[0113]另外，还可以将本实施方案应用于第二实施方案和第三实施方案的半导体器件。另外，除上述的那些构件、方法等以外的构件、方法等与第一实施方案的那些构件、方法等类似。
[0114]第五实施方案
[0115]接下来，将描述第五实施方案。本实施方案涉及半导体器件、电源装置以及高频放大器。
[0116]本实施方案的半导体器件是根据第一实施方案至第四实施方案之一的半导体器件形成的独立封装器件。将参照图25示出如上所述的独立封装半导体器件。图25是示出独立封装半导体器件的内部的示意图，并且电极等的布置与第一实施方案至第四实施方案中所描述的那些电极等的布置不同。
[0117]首先，通过划片等来切割在第一实施方案至第四实施方案之一中所制造的半导体器件，以使用GaN基半导体材料来形成HEMT半导体芯片410。使用芯片粘合剂430例如钎焊将半导体芯片410固定在引线框420上。该半导体芯片410与第一实施方案至第四实施方案之一的半导体器件相对应。
[0118]接下来，使用接合导线431将栅电极441连接至栅极引线421，使用接合导线432将源电极442连接至源极引线422，并且使用接合导线433将漏电极443连接至漏极引线423。根据金属材料例如Al来形成各个接合导线431、432和433。另外，在本实施方案中，栅电极441是栅电极焊垫并且连接至第一实施方案至第四实施方案之一的半导体器件的栅电极41。另外，源电极442是源电极焊垫并且连接至第一实施方案至第四实施方案之一的半导体器件的源电极42。此外，漏电极443是漏电极焊垫并且连接至第一实施方案至第四实施方案之一的半导体器件的漏电极43。
[0119]接下来，通过传递模制法，使用模制树脂440进行树脂封装。如上所示，可以形成使用GaN基半导体材料的独立封装HEMT半导体器件。
[0120]接下来，将描述本实施方案的电源装置和高频放大器。本实施方案的电源装置和高频放大器分别是各自使用第一实施方案至第四实施方案之一的半导体器件的电源装置和高频放大器。
[0121]首先，参照图26，将描述本实施方案的电源装置。本实施方案的电源装置460具有高压一次侧电路461、低压二次侧电路462以及设置在一次侧电路461与二次侧电路462之间的变压器463。一次侧电路461具有交流电源464、所谓的桥式整流器电路465、开关元件(图26所示的示例中的四个元件)466、开关元件467等。二次侧电路462具有开关元件(图26所示的示例中的三个元件)468。在图26所示的示例中，使用第一实施方案至第四实施方案的半导体器件作为一次侧电路461的开关兀件466和467。另外,一次侧电路461的开关元件466和467各自优先地为常断半导体器件。另外，作为在二次侧电路462中所使用的开关元件468，使用普通的金属绝缘体半导体场效应晶体管(MISFET)。
[0122]接下来，参照图27，将描述本实施方案的高频放大器。可以将本实施方案的高频放大器470应用于例如移动电话的基站的功率放大器。该高频放大器470具有数字预失真电路471、混频器472、功率放大器473以及定向耦合器474。数字预失真电路471对输入信号的非线性失真进行补偿。各个混频器472将其非线性失真已经得到补偿的输入信号与交流信号混合。功率放大器473对混合了交流信号的输入信号进行放大。在图27所示的示例中，功率放大器473具有根据第一实施方案至第四实施方案之一的半导体器件。定向I禹合器474进行例如监测输入信号和输出信号。在图27所示的电路中，例如，通过切换开关，输出信号可以通过混频器472与交流信号相混合，以发送至数字预失真电路471。
[0123]在此之前，虽然已经详细描述了实施方案，但是实施方案不限于特定实施方案，并且可以在不脱离权利要求所述范围的情况下进行改变和修改。
【权利要求】
1.一种半导体器件，包括: 形成在衬底上的氮化物半导体的第一半导体层； 形成在所述第一半导体层上的氮化物半导体的第二半导体层；以及 各自形成在所述第二半导体层上的栅电极、源电极、漏电极和空穴提取电极； 其中在所述源电极与所述空穴提取电极之间或者在所述源电极的正下方的区域中，所述第一半导体层和所述第二半导体层形成与所述衬底的表面近似垂直的垂直界面，以及所述第一半导体层的被构造成形成所述垂直界面的表面为N极性表面。
2.—种半导体器件，包括: 形成在衬底上的氮化物半导体的第一半导体层； 形成在所述第一半导体层上的氮化物半导体的第二半导体层；以及 各自形成在所述第二半导体层上的栅电极、源电极、漏电极和空穴提取电极， 其中在所述源电极与所述空穴提取电极之间或者在所述源电极的正下方的区域中，所述第一半导体层和所述第二半导体层形成与所述衬底的表面近似垂直的垂直界面，以及所述第一半导体层的被构造成形成所述垂直界面的表面沿着(000-1)面。
3.根据权利要求1或2所述的半导体器件， 其中所述第一半导体层的被构造成形成所述垂直界面的所述表面是通过移除所述第一半导体层的一部分来形成的， 所述栅电极、所述源电极和所述漏电极形成在其中所述第一半导体层没有被移除的区域中，以及 所述空穴提取电极形成在其中所述第一半导体层的所述部分被移除的区域中。
4.根据权利要求1至3中任一项所述的半导体器件， 其中所述第一半导体层的与所述衬底的表面平行的表面为非极性表面。
5.根据权利要求1至4中任一项所述的半导体器件， 其中所述第一半导体层的与所述衬底的表面平行的表面沿着a面或m面。
6.根据权利要求1至4中任一项所述的半导体器件， 其中所述第一半导体层的与所述衬底的表面平行的表面为与c面垂直的表面并且为在所述a面与所述m面之间的表面。
7.根据权利要求1至6中任一项所述的半导体器件， 其中所述衬底的表面沿着所述a面或所述m面。
8.根据权利要求1至6中任一项所述的半导体器件， 其中所述衬底的表面为与所述c面垂直的表面并且为在所述a面与所述m面之间的表面。
9.根据权利要求1至6中任一项所述的半导体器件， 其中所述衬底为以下之一:m面AlN衬底；111面31(:衬底；Y-LiAlO2(100)衬底；m面ZnO衬底；m面蓝宝石衬底；具有图案化表面的a面蓝宝石衬底；具有图案化表面的Si (112)衬底；a面GaN衬底；a面AlN衬底；a面ZnO衬底；a面SiC衬底；r面蓝宝石衬底；以及LiGaO2 (010)衬底。
10.根据权利要求1至6中任一项所述的半导体器件， 其中所述衬底为在其表面上形成有如下材料的膜的衬底m面AlN ;m面SiC ;Y -LiAlO2(100) ；m面ZnO ；m面蓝宝石；具有图案化表面的a面蓝宝石；具有图案化表面的Si (112) ；a 面 GaN ；a 面 AlN ；a 面 ZnO ；a 面 SiC ；r 面蓝宝石；或者 LiGaO2 (010)。
11.根据权利要求1至10中任一项所述的半导体器件， 其中所述第二半导体层为第一导电型半导体层。
12.根据权利要求11所述的半导体器件， 其中所述第一导电型表示η型导电性。
13.根据权利要求1至12中任一项所述的半导体器件， 还包括在所述第二半导体层与所述栅电极之间的第二导电型半导体层。
14.根据权利要求1至13中任一项所述的半导体器件， 还包括在所述第二半导体层与所述空穴提取电极之间的第二导电型半导体层。
15.根据权利要求13或14所述的半导体器件， 其中所述第二导电型表示P型导电性。
16.根据权利要求1至15中任一项所述的半导体器件， 其中所述垂直界面为第一垂直界面， 所述第一半导体层和所述第二半导体层在所述漏电极的正下方形成第二垂直界面，以近似垂直于所述衬底的表面，以及 所述第一半导体层的被构造成形成所述第二垂直界面的表面为Ga极性表面。
17.根据权利要求1至15中任一项所述的半导体器件， 其中所述垂直界面为第一垂直界面， 所述第一半导体层与所述第二半导体层在所述漏电极的正下方形成第二垂直界面，以近似垂直于所述衬底的表面，以及 所述第一半导体层的被构造成形成所述第二垂直界面的表面沿着(0001)面。
18.根据权利要求1至17中任一项所述的半导体器件， 其中所述空穴提取电极接地。
19.根据权利要求1至18中任一项所述的半导体器件， 还包括在所述衬底的背表面上的背表面电极， 其中所述空穴提取电极与所述背表面电极利用被构造成穿透所述衬底的通路电极来彼此电连接。
20.根据权利要求1至19中任一项所述的半导体器件， 其中所述第一半导体层包括包含GaN的材料。
21.根据权利要求1至20中任一项所述的半导体器件， 其中所述第二半导体层包括包含AlGaN的材料。
22.一种电源装置，其包括根据权利要求1至21中任一项所述的半导体器件。
23.一种放大器，其包括根据权利要求1至21中任一项所述的半导体器件。
【文档编号】H01L29/778GK103972283SQ201310541183
【公开日】2014年8月6日 申请日期:2013年11月5日 优先权日:2013年1月29日
【发明者】冈本直哉 申请人:富士通株式会社