阻变存储器件及其制造方法
【专利摘要】提供了一种阻变存储器件及其制造方法。所述阻变存储器件包括：多层式绝缘层，包括形成在半导体衬底上的多个孔；下电极，形成在每个孔的底部；第一间隔件，形成在下电极和每个孔的侧壁上；第二间隔件，形成在第一间隔件的上侧壁上；第三间隔件，在第二间隔件之下形成在第一间隔件的下侧壁上；阻变部，形成在下电极上，具有比每个孔的顶部的高度低的高度；以及上电极，形成在阻变部上以掩埋在每个孔中。
【专利说明】阻变存储器件及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求2013年7月11日向韩国专利局提交的申请号为10-2013-0081559的韩国专利申请的优先权，其全部内容通过引用合并于此。
【技术领域】
[0003]本发明构思的各种实施例涉及一种非易失性存储器件，更具体而言，涉及一种阻变存储器件及其制造方法。
【背景技术】
[0004]近年，随着对具有高性能和低功率半导体器件的要求，已经研究了具有非易失性和非刷新性的下一代半导体存储器件。作为下一代半导体存储器件的一种，提出了阻变存储器件。阻变存储器件的实例包括:随机存取存储器件(PCRAM)、电阻式RAM (ReRAM)、磁性RAM (MRAM)、自旋转移力矩磁阻RAM (STTRAM)、以及聚合物RAM (PoRAM)0
[0005]阻变存储器件通过将构成数据储存单元的相变材料控制成结晶状态或非晶状态来执行存储器操作，以具有设定状态或复位状态。
[0006]已经试图减小复位电流，即在PCRAM中将相变材料转换成非晶状态所需的电流。PCRAM中的复位电流的减小可以通过相变材料层的电阻和下电极与数据储存单元之间的接触面积来确定。
[0007]因而，目前正逐步试图减小下电极与数据储存单元之间的接触面积，这可以通过工艺来控制。
【发明内容】
[0008]在实施例中，提供了一种能够减小复位电流的阻变存储器件及其制造方法。
[0009]根据一个示例性实施例的一个方面，提供了一种阻变存储器件。所述阻变存储器件可以包括:多层式绝缘层，所述多层式绝缘层包括形成在半导体衬底上的多个孔；下电极，所述下电极形成在每个孔的底部；第一间隔件，所述第一间隔件形成在下电极和每个孔的侧壁上；第二间隔件，所述第二间隔件形成在第一间隔件的上侧壁上；第三间隔件，所述第三间隔件在第二间隔件之下形成在第一间隔件的下侧壁上；阻变部，所述阻变部形成在下电极上，具有比每个孔的顶部的高度低的高度；以及上电极，所述上电极形成在阻变部上以掩埋在每个孔中。
[0010]根据一个示例性实施例的一个方面，提供了一种制造阻变存储器件的方法。所述方法可以包括以下步骤:在半导体衬底上形成多层式绝缘层；通过刻蚀多层式绝缘层来形成暴露出半导体衬底的上表面的一部分的孔；在孔的底部形成下电极；在下电极和孔的侧壁上形成第一间隔件；在第一间隔件的上侧壁上形成第二间隔件；在第一间隔件的下侧壁上形成第三间隔件；在孔中形成阻变部以具有比孔的高度低的高度；以及在阻变部上形成上电极以掩埋在孔中。
[0011]根据一个示例性实施例的一个方面，提供了一种制造阻变存储器件的方法。所述方法可以包括以下步骤:在半导体衬底上形成多层式绝缘层；通过刻蚀多层式绝缘层来形成暴露出半导体衬底的上表面的一部分的孔；在孔的底部形成下电极；在下电极和孔的侧壁上形成第一间隔件；形成从第一间隔件的上侧壁突出的第二间隔件；将第三间隔件材料沉积在孔中；通过选择性地刻蚀第三间隔件材料，在第一间隔件的下侧壁上和第二间隔件之下形成第三间隔件；在孔中形成阻变部以具有比孔的高度低的高度。
[0012]在以下标题为“【具体实施方式】”的部分描述这些和其它的特点、方面以及实施例。
【专利附图】
【附图说明】
[0013]从如下结合附图的详细描述中将更加清楚地理解本公开主题的以上和其它的方面、特征和其它的优点:
[0014]图1至图8是说明制造根据本发明构思的一个实施例的阻变存储器件的方法的图。
【具体实施方式】
[0015]在下文中，将参照附图更详细地描述示例性实施例。
[0016]本文参照截面图描述示例性实施例,截面图是示例性实施例(以及中间结构)的示意性图示。照此，可以预料到图示的形状变化是缘于例如制造技术和/或公差。因而，示例性实施例不应被解释为局限于本文所说明的区域的特定形状、而是可以包括例如来自于制造的形状差异。在附图中，为了清楚起见，可能对层和区域的长度和尺寸进行夸大。附图中相同的附图标记表示相同的元件。还要理解当提及一层在另一层或衬底“上”时，其可以直接在另一层或衬底上、或者还可以存在中间层。另外，只要不在句子中特意提及，单数形式可以包括复数形式。
[0017]如图1中所示，在半导体衬底110上形成绝缘层120，并且在绝缘层120中形成孔H。将导电材料间隙填充在孔H中，并且利用基于Cl-或F-的刻蚀气体来凹陷所述导电材料，以在孔H的底部形成具有一定高度的下电极130。在本实施例中，尽管未示出，但是半导体衬底110可以包括字线和开关器件。在本实施例中，绝缘层120可以是多层式绝缘层，所述多层式绝缘层包括:形成在半导体衬底110上的氮化物层121、形成在氮化物层121上的氧化物层122、形成在氧化物层122上的缓冲氮化物层123、以及形成在缓冲氮化物层123上的缓冲氧化物层124。
[0018]如图2中所示，沉积多晶硅材料以掩埋在形成有下电极130的孔H中，然后回蚀多晶硅材料以仅保留在孔H的侧壁上以形成第一间隔件140。此时，可以利用HBr气体来执行回蚀工艺，这可以防止下电极130损失。沉积氮化物层以掩埋在形成有第一间隔件140的孔H中，然后将氮化物层凹陷以在下电极130上形成具有一定高度的牺牲层145。牺牲层145可以经由湿法刻蚀方法来形成。
[0019]如图3中所示，将形成在孔H的侧壁上的第一间隔件140选择性地氧化，以在第一间隔件140的侧壁上形成第二间隔件150。
[0020]如图4中所示，去除形成在孔H中的牺牲层145。
[0021]如图5中所示，将第三间隔件材料160a沉积在孔H中。第三间隔件材料160a可以是氮化物。第三间隔件材料160a具有朝向孔H的中心突出的形式，因而第三间隔件材料160a可不易被掩埋。因此，第三间隔件材料160a是在第三间隔件材料160a不完全掩埋在孔H中并且孔H中形成有锁眼(key hole)图案KH的状态下形成的。锁眼图案KH借助于孔H的物理形状而产生，并且锁眼图案KH的尺寸可以根据第二间隔件150的突出程度、SP根据第一间隔件140的氧化宽度来控制。
[0022]如图6中所示，仅选择性地刻蚀第三间隔件材料160a，以在下电极130上和第二间隔件150之下形成第三间隔件160。此时，可以利用CH3F气体和O2气体的组合来执行第三间隔件材料160a的刻蚀。
[0023]如图7中所示，沉积阻变材料以掩埋在孔H中。可以将阻变材料170凹陷成具有一定高度，因而可以形成高度比孔H的高度低的阻变部170。阻变部170可以包括相变材料，例如Ge2Sb2Te5 (GST)，所述相变材料的电阻根据温度而取决于结晶状态或非晶状态来改变。
[0024]如图8中所示，沉积上电极材料以掩埋在孔H中，然后将上电极材料平坦化以形成上电极180。在平坦化工艺中，绝缘层120之中的缓冲氮化物层123可以用作刻蚀停止层以允许保持阻变单元的高度。
[0025]如上所述，在根据本发明构思的一个实施例的阻变存储器件中，由于下电极130和阻变部170经由锁眼KH而彼此接触，所以可以减小接触面积，因而可以减小复位电流。
[0026]本发明的以上实施例是说明性的，而不是限制性的。各种替换和等同形式是可以的。本发明不限于本文描述的实施例。本发明也不限于任何特定类型的半导体器件。考虑本公开内容的其他增加、删减或修改是明显的，并且意在落入所附权利要求的范围内。
[0027]通过以上实施例可以看出，本申请提供了以下的技术方案。
[0028]1.一种阻变存储器件，包括:
[0029]多层式绝缘层，所述多层式绝缘层包括形成在半导体衬底上的多个孔；
[0030]下电极，所述下电极形成在每个孔的底部；
[0031]第一间隔件，所述第一间隔件形成在所述下电极和每个孔的侧壁上；
[0032]第二间隔件，所述第二间隔件在所述第一间隔件的上侧壁上形成为预定高度；
[0033]第三间隔件，所述第三间隔件在所述第二间隔件之下形成在所述第一间隔件的下侧壁上；
[0034]阻变部，所述阻变部形成在所述下电极上，具有比每个孔的顶部的高度低的高度；以及
[0035]上电极，所述上电极形成在所述阻变部上以掩埋在每个孔中。
[0036]2.如技术方案I所述的阻变存储器件，其中，所述多层式绝缘层包括:
[0037]第一绝缘层，所述第一绝缘层形成在所述下电极上，并且由氮化物形成；
[0038]第二绝缘层，所述第二绝缘层形成在所述第一绝缘层上，并且由氧化物形成；
[0039]第三绝缘层，所述第三绝缘层形成在所述第二绝缘层上，并且由所述氮化物形成；以及
[0040]第四绝缘层，所述第四绝缘层形成在所述第三绝缘层上，并且由所述氧化物形成。
[0041]3.如技术方案2所述的阻变存储器件，其中，所述第二间隔件是通过将所述第一间隔件选择性地氧化而形成的。
[0042]4.如技术方案3所述的阻变存储器件，其中，所述第一间隔件、第二间隔件、以及第三间隔件由具有彼此不同刻蚀选择性的材料形成。
[0043]5.如技术方案4所述的阻变存储器件，其中，所述阻变部的高度比所述第三间隔件的高度高。
[0044]6.一种制造阻变存储器件的方法，所述方法包括以下步骤:
[0045]在半导体衬底上形成多层式绝缘层；
[0046]通过刻蚀所述多层式绝缘层来形成暴露出所述半导体衬底的上表面的一部分的孔；
[0047]在所述孔的底部中形成下电极；
[0048]在所述下电极和所述孔的侧壁上形成第一间隔件；
[0049]在所述第一间隔件的上侧壁上形成第二间隔件；
[0050]在所述第一间隔件的下侧壁上形成第三间隔件；
[0051]在所述孔中形成阻变部以具有比所述孔的高度低的高度；以及
[0052]在所述阻变部上形成上电极以掩埋在所述孔中。
[0053]7.如技术方案6所述的方法，其中，所述多层式绝缘层包括:
[0054]第一绝缘层，所述第一绝缘层形成在所述下电极上，并且由氮化物形成；
[0055]第二绝缘层，所述第二绝缘层形成在所述第一绝缘层上，并且由氧化物形成；
[0056]第三绝缘层，所述第三绝缘层形成在所述第二绝缘层上，并且由所述氮化物形成；以及
[0057]第四绝缘层，所述第四绝缘层形成在所述第三绝缘层上，并且由所述氧化物形成。
[0058]8.如技术方案7所述的方法，其中，在形成所述上电极的步骤中，利用所述第三绝缘层作为刻蚀停止层来去除所述第四绝缘层。
[0059]9.如技术方案8所述的方法，其中，在形成所述第二间隔件的步骤中，通过将所述第一间隔件氧化来形成所述第二间隔件。
[0060]10.如技术方案9所述的方法，还包括以下步骤:在形成所述第一间隔件之后，在所述孔中形成具有一定高度的牺牲层。
[0061]11.如技术方案10所述的方法，还包括以下步骤:在形成所述第二间隔件之后，去除所述牺牲层。
[0062]12.如技术方案11所述的方法，其中，在形成所述阻变部的步骤中，将所述阻变部的高度形成为比所述第三间隔件的高度更高。
[0063]13.一种制造阻变存储器件的方法，所述方法包括以下步骤:
[0064]在半导体衬底上形成多层式绝缘层；
[0065]通过刻蚀所述多层式绝缘层来形成暴露出所述半导体衬底的上表面的一部分的孔；
[0066]在所述孔的底部中形成下电极；
[0067]在所述下电极和所述孔的侧壁上形成第一间隔件；
[0068]形成从所述第一间隔件的上侧壁突出的第二间隔件；
[0069]将第三间隔件材料沉积在所述孔中；
[0070]通过选择性地刻蚀所述第三间隔件材料，在所述第一间隔件的下侧壁上和所述第二间隔件之下形成第三间隔件；以及
[0071]在所述孔中形成阻变部以具有比所述孔的高度低的高度。
[0072]14.如技术方案13所述的方法，还包括以下步骤:在所述阻变部上形成上电极以掩埋在所述孔中。
[0073]15.如技术方案14所述的方法，其中，在形成所述第二间隔件的步骤中，通过将所述第一间隔件氧化来形成所述第二间隔件。
[0074]16.如技术方案15所述的方法，其中，所述多层式绝缘层包括:
[0075]第一绝缘层，所述第一绝缘层形成在所述下电极上，并且由氮化物形成；
[0076]第二绝缘层，所述第二绝缘层形成在所述第一绝缘层上，并且由氧化物形成；
[0077]第三绝缘层，所述第三绝缘层形成在所述第二绝缘层上，并且由所述氮化物形成；以及
[0078]第四绝缘层，所述第四绝缘层形成在所述第三绝缘层上，并且由所述氧化物形成。
[0079]17.如技术方案16所述的方法，其中，所述第三间隔件材料是氮化物。
【权利要求】
1.一种阻变存储器件，包括: 多层式绝缘层，所述多层式绝缘层包括形成在半导体衬底上的多个孔； 下电极，所述下电极形成在每个孔的底部； 第一间隔件，所述第一间隔件形成在所述下电极和每个孔的侧壁上； 第二间隔件，所述第二间隔件在所述第一间隔件的上侧壁上形成为预定高度； 第三间隔件，所述第三间隔件在所述第二间隔件之下形成在所述第一间隔件的下侧壁上； 阻变部，所述阻变部形成在所述下电极上，具有比每个孔的顶部的高度低的高度；以及 上电极，所述上电极形成在所述阻变部上以掩埋在每个孔中。
2.如权利要求1所述的阻变存储器件，其中，所述多层式绝缘层包括: 第一绝缘层，所述第一绝缘层形成在所述下电极上，并且由氮化物形成； 第二绝缘层，所述第二绝缘层形成在所述第一绝缘层上，并且由氧化物形成； 第三绝缘层，所述第三绝缘层形成在所述第二绝缘层上，并且由所述氮化物形成；以及 第四绝缘层，所述第四绝缘层形成在所述第三绝缘层上，并且由所述氧化物形成。
3.如权利要求2所述的阻变存储器件，其中，所述第二间隔件是通过将所述第一间隔件选择性地氧化而形成的。
4.如权利要求3所述的阻变存储器件，其中，所述第一间隔件、第二间隔件、以及第三间隔件由具有彼此不同刻蚀选择性的材料形成。
5.如权利要求4所述的阻变存储器件，其中，所述阻变部的高度比所述第三间隔件的闻度闻。
6.一种制造阻变存储器件的方法，所述方法包括以下步骤: 在半导体衬底上形成多层式绝缘层； 通过刻蚀所述多层式绝缘层来形成暴露出所述半导体衬底的上表面的一部分的孔； 在所述孔的底部中形成下电极； 在所述下电极和所述孔的侧壁上形成第一间隔件； 在所述第一间隔件的上侧壁上形成第二间隔件； 在所述第一间隔件的下侧壁上形成第三间隔件； 在所述孔中形成阻变部以具有比所述孔的高度低的高度；以及 在所述阻变部上形成上电极以掩埋在所述孔中。
7.如权利要求6所述的方法，其中，所述多层式绝缘层包括: 第一绝缘层，所述第一绝缘层形成在所述下电极上，并且由氮化物形成； 第二绝缘层，所述第二绝缘层形成在所述第一绝缘层上，并且由氧化物形成； 第三绝缘层，所述第三绝缘层形成在所述第二绝缘层上，并且由所述氮化物形成；以及 第四绝缘层，所述第四绝缘层形成在所述第三绝缘层上，并且由所述氧化物形成。
8.如权利要求7所述的方法，其中，在形成所述上电极的步骤中，利用所述第三绝缘层作为刻蚀停止层来去除所述第四绝缘层。
9.如权利要求8所述的方法，其中，在形成所述第二间隔件的步骤中，通过将所述第一间隔件氧化来形成所述第二间隔件。
10.如权利要求9所述的方法，还包括以下步骤:在形成所述第一间隔件之后，在所述孔中形成具有一定高度的牺牲层。
【文档编号】H01L45/00GK104282833SQ201310547348
【公开日】2015年1月14日 申请日期:2013年11月6日 优先权日:2013年7月11日
【发明者】郑夏彰, 李基娥 申请人:爱思开海力士有限公司