一种半导体结构及其制造方法
【专利摘要】本发明提供了一种半导体结构的制造方法，包括以下步骤：提供衬底；在衬底上分别形成NMOS和PMOS的伪栅堆叠及其侧墙、源/漏区和层间介质层；去除所述伪栅堆叠形成伪栅空位，暴露衬底上形成的栅极介质层或者在伪栅空位中的衬底上形成栅极介质层；在所述NMOS和PMOS结构上形成PMOS功函数调节层；在所述NMOS和PMOS结构上形成阻挡层；去除NMOS结构上的阻挡层；在所述NMOS和PMOS结构上形成NMOS功函数调节层；去除PMOS上的NMOS功函数调节层；在所述NMOS和PMOS结构上形成接触金属层。相应地，本发明还提供了一种半导体结构。本发明的PMOS栅极叠层中只有PMOS功函数调节层，使金属填充变得容易，同时也降低了PMOS的栅极电阻。
【专利说明】一种半导体结构及其制造方法
【技术领域】
[0001]本发明涉及半导体【技术领域】，尤其涉及一种半导体栅极结构及其制造方法。
【背景技术】
[0002]在半导体行业现有技术中，栅极工艺普遍采用替代栅工艺。栅极结构通常由多层材料构成，如栅极介质层、功函数调节层以及栅极金属层。由于尺寸减小，高宽比增加，栅的填充越来越难，从而导致栅的填充有洞(void)，填充不充分，导致电阻增加，可靠性变差。
[0003]由于器件类型不同，PMOS和NMOS的功函数调节层需要使用不同的材料，这给IC工艺带来了很大的困难。现有技术中一般采用TiN作为PMOS的功函数调节层材料，使用TiN/TiAl作为NMOS的功函数调节层材料。在制作中，为了降低工艺复杂度，往往对PMOS和NMOS同时淀积的方法完成功函数调节层的制作，采用隔离层将PMOS上的TiAl层同PMOS的功函数调节层分开。
[0004]这种制造方法会增加栅极叠层的厚度，淀积时栅极侧壁的材料层厚度也随之增力口，这进一步减小了栅极金属的有效填充空间。随着三维Finfet结构的出现，以及栅长的不断减小，栅极填充空间也随之减小，采用三维结构后，需要填充的栅开口深度变深，而且顶部和侧壁都要填充，使得后续的接触金属的填充变得困难，同时还会使得栅极接触电阻增加，增大了器件功耗，影响器件性能。
【发明内容】
[0005]本发明提供了一种可以解决上述问题的半导体结构及其制造方法。
[0006]根据本发明的一个方面，提供了一种半导体结构的制造方法，该方法包括以下步骤:
[0007]a.提供衬底；
[0008]b.在衬底上分别形成NMOS和PMOS的伪栅堆叠及其侧墙、源/漏区和层间介质层；
[0009]c.去除所述伪栅堆叠形成伪栅空位，暴露衬底上形成的栅极介质层或者在伪栅空位中的衬底上形成栅极介质层；
[0010]d.在所述NMOS和PMOS结构上形成PMOS功函数调节层；
[0011]e.在所述NMOS和PMOS结构上形成阻挡层；
[0012]f.去除NMOS结构上的阻挡层；
[0013]g.在所述NMOS和PMOS结构上形成NMOS功函数调节层；
[0014]h.去除PMOS上的NMOS功函数调节层和阻挡层；
[0015]1.在所述NMOS和PMOS结构上形成TiN衬层和接触金属层。
[0016]根据本发明的另一个方面，还提供了一种半导体结构，包括:
[0017]衬底；
[0018]NMOS器件和PMOS器件，其形成在所述衬底之上；
[0019]所述NMOS器件和PMOS器件分别包括:[0020]栅堆叠，其位于所述衬底之上；
[0021]在NMOS器件中，所述栅堆叠从下至上依次包括:栅极介质层、PMOS功函数调节层、NMOS功函数调节层和接触金属层；
[0022]在PMOS器件中，所述栅堆叠从下至上依次包括:栅极介质层、PMOS功函数调节层和接触金属层；
[0023]侧墙，位于所述栅堆叠的侧壁上；
[0024]层间介质层，位于所述衬底之上，侧墙两侧；
[0025]源/漏区，位于所述栅堆叠两侧的衬底中。
[0026]与现有技术相比，采用本发明提供的技术方案具有如下优点:通过增加了对PMOS中的NMOS功函数调节层的刻蚀步骤，使得PMOS栅极叠层中只有PMOS功函数调节层，有效的释放了空间，使金属填充变得容易，同时也降低了 PMOS的栅极电阻。
【专利附图】
【附图说明】
[0027]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显。
[0028]图1为根据本发明的实施例的半导体结构制造方法的流程图；
[0029]图2至图8为按照图1所示流程制造半导体结构的各个阶段的剖面示意图；
[0030]图9和图12分别为本发明的实施例中NMOS和PMOS的FINFET三维立体图；
[0031]图10、图11、图13和图14分别为图9和图12不同方向的剖面图。
【具体实施方式】
[0032]下面详细描述本发明的实施例。
[0033]所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。
[0034]根据本发明的一个方面，提供了一种半导体结构的制造方法。下面，将结合图2至图8通过本发明的一个实施例对图1形成半导体结构的方法进行具体描述。如图1所示，本发明所提供的制造方法包括以下步骤:
[0035]在步骤SlOl中，提供衬底100。
[0036]具体地，首先提供衬底100。在本实施例中，所述衬底100为硅衬底在其他实施例中，所述衬底100可以包括其他基本半导体，例如锗。或者，衬底100可以包括化合物半导体,例如砷化镓、砷化铟。
[0037]接着，在所述衬底100中形成隔离区，例如浅沟槽隔离(STI)结构110，以便电隔离相邻的场效应晶体管器件。器件可以是平面器件，也可以是如FINFET的三维器件。本方法更适用于如FINFET的三维器件，是由于在FINFET三维器件制造过程中，采用替代栅工艺进行栅填充时。由于栅长的不断减小，栅极填充空间也随之减小，需要填充的栅开口深度变深，而且顶部和侧壁都要填充，使得后续的接触金属栅电极的填充变得困难，同时还会使得栅极接触电阻增加，增大了器件功耗，影响器件性能。
[0038]在步骤S102中，在衬底上分别形成NMOS和PMOS的伪栅堆叠及其侧墙、源/漏区和层间介质层。所述伪栅堆叠包括高K栅介质和伪栅极，伪栅极通常由多晶硅组成。
[0039]具体地,如图2所示,首先,在衬底100之上形成伪栅。其中伪栅包括伪栅极102,也可以包括高K栅介质。所述伪栅极102通过沉积多晶硅、多晶SiGe、非晶硅，和/或掺杂或未掺杂的氧化娃及氮化娃、氮氧化娃、碳化娃，甚至金属来形成。其材料要与层间介质层的材料有刻蚀选择性。然后以所述伪栅堆叠作为阻挡层，通过向衬底100中注入P型或N型掺杂物或杂质，在所述伪栅堆叠两侧形成源/漏区。
[0040]然后在所述伪栅堆叠102两侧形成侧墙，所述侧墙的材料为Si02、Si3N4、SiON。最后在衬底100上形成层间介质层105，所述层间介质层的材料为Si02、Si0F、SiC0H、Si0、SiC0、SiC0N、Si0N、磷硅玻璃PSG、硼磷硅玻璃BPSG。通过淀积形成层间介质层105后，可进行一步CMP工艺，使得伪栅堆叠的上表面和层间介质层的上表面齐平，以方便接下来的工艺。
[0041]在步骤S103中，去除所述伪栅堆叠形成伪栅空位，在伪栅空位中的衬底上形成或露出高K栅介质层，或者高K栅介质层上面可以包括一定的TiN，以保护高K栅介质。
[0042]具体地，首先通过选择性刻蚀将伪栅堆叠刻蚀掉，直至露出高K栅介质层(或者高K栅介质层上面可以包括一定的TiN，以保护高K栅介质)，或者露出衬底100。然后在伪栅空位的底部淀积一层栅极介质层，可以优选用ALD、PVD等，在本实施例中，所述栅介质层可以为氧化硅或氮化硅及其组合形成，在其他实施例中，也可以是高K介质，例如，HfO2, HfSiO,HfSiON,HfTaO,HfTiO,HfZrO,HfLaO中的一种或其组合，或包括高K介质与氧化硅或氮化硅的组合结构，其厚度可以为lnm-5nm。
[0043]在其它实施例中，也可在步骤S102形成伪栅堆叠之前先形成高K栅极介质层，然后在接下来的刻蚀步骤中，刻蚀至栅极介质层及其保护层(或者高K栅介质层上面可以包括一定的TiN，以保护高K栅介质)停止皆可。在形成伪栅堆叠之前先形成栅极高K介质层的效果会稍好，原因在于这种情况下，伪栅空位的侧壁上不会有高K介质层。栅电极的填充会更加充分。
[0044]在步骤S104中，在所述NMOS和PMOS结构上形成PMOS功函数调节层。
[0045]具体地，如图3所示，在整个半导体结构(包括NMOS和PMOS器件)的表面，此时包括层间介质层105、侧墙和栅极介质层的表面形成一层PMOS功函数调节层201。形成工艺可选择PVD、CVD、ALD、PLD、MOCVD、PEALD、溅射、分子束淀积(MBE )等电镀或者沉积工艺。在本实施例中所述PMOS功函数调节层的材料为TiN。在其它实施例中也可选用其它合适的材料。
[0046]在步骤S105中，在所述NMOS和PMOS结构上形成阻挡层。
[0047]具体地，如图4所示，在整个半导体结构(包括NMOS和PMOS器件)的表面，此时表面为刚淀积的PMOS功函数调节层201，形成一层阻挡层202，方法可以是ALD。在本实施例中，所述PMOS功函数调节层201为TiN或基于TiN的材料；所述阻挡层202的材料可以为双层结构，第一层较薄，为基于Ta的衬层,第二层较厚,为TiN、基于TiN的材料。在阻挡层的设计上，要考虑到后续制程中的过刻厚度，在其它实施例中也可选用其它合适的材料。主要是因为TiN和Ta之间的选择性好。可以采用湿法刻蚀。可以刻蚀得比较均匀，确保侧壁上的也被刻蚀掉，从而为后续的填充增加空间。这一点针对FINFET的制程尤为重要，因为FINFET的栅在FIN的侧壁上形成。另外一个有益效果是可以避免干法刻蚀时产生重的等离子损伤。此在靠近栅介质的地方尤为重要。
[0048]在步骤S106中，去除NMOS上的阻挡层。
[0049]具体地，如图5所示，首先通过图形化的方式在PMOS结构的表面涂覆一层光刻胶300，然后以此光刻胶作为阻挡层对NMOS结构中的阻挡层202进行刻蚀。可以是干湿法相结合，最后一步优选为湿法刻蚀。有益效果为可以刻蚀得比较均匀，确保侧壁上的也被刻蚀掉，从而为后续的填充增加空间。这一点针对FINFET的制程尤为重要。在本实施例中所用的刻蚀方法是湿法刻蚀，刻蚀至露出PMOS功函数调节层201时停止。
[0050]在步骤S107中，在所述NMOS和PMOS结构上形成NMOS功函数调节层(例如为TiAl层)。[0051]具体的，首先将PMOS结构表面的光刻胶去除，然后在整个半导体结构(包括NMOS和PMOS器件)的表面，此时NMOS表面为PMOS功函数调节层201，PMOS表面为阻挡层202，淀积NMOS功函数调节层，如图6所示。淀积NMOS功函数调节层203，NMOS功函数调节层203的材料为TiAl。在后续的工艺中，PMOS功函数调节层TiN201和NMOS功函数调节层TiA1203可通过加热使Al原子扩散，形成适合NMOS器件的功函数调节层，即TiAlN层。在其它实施例中也可选用其它合适的功函数调节层。
[0052]在步骤S108中，去除PMOS上的NMOS功函数调节层。
[0053]具体的，如图7所示，首先在NMOS结构的表面涂覆一层光刻胶305，然后以此光刻胶作为阻挡层，对PMOS表面的NMOS功函数调节层TiAl层和阻挡层(例如，为TiN层)进行刻蚀。
[0054]在本实施例中，具体刻蚀可以考虑以下几步的干湿法相结合的刻蚀方法。可以先通过干法刻蚀将PMOS表面的NMOS功函数调节层(例如，为TiAl层)203刻蚀掉。可以有一定的过刻，保证TiAl刻得完全，停在阻挡层--Ν202上。刻阻挡层TiN202时，可以用湿法，停在含Ta的衬层上，主要是因为TiN和Ta之间的选择性好。至露出PMOS功函数调节层201时停止。在其它实施例中，本领域的人员可根据实际的需要和工艺水平自由选择刻蚀的停止位置，比如或刻蚀至阻挡层202停止，或是刻蚀到某一层的中间时停止都可以。
[0055]在步骤S109中，在所述NMOS和PMOS结构上形成栅电极金属层。(因为功函数层电阻大)需要用低电阻金属，可以用钨(W)，可以优选用ALD来沉积。
[0056]具体的，首先刻蚀去除NMOS结构表面的光刻胶，如图8所示，然后在NMOS器件和PMOS器件的功函数层上的伪栅空间内填充栅极材料形成栅极叠层，所述栅极叠层可以包括TiN衬层和W接触金属层(其中TiN衬层的作用是阻挡栅电极，比如金属W原子的扩散)。
[0057]与现有技术相比，本发明具有以下优点:通过增加了对PMOS中的NMOS功函数调节层的刻蚀步骤，使得PMOS栅极叠层中只有PMOS功函数调节层，有效的释放了空间，让PMOS填充的栅金属量和NMOS填充的栅金属量接近。甚至比NMOS更多。因为NMOS有TiAl和TiN0 PMOS只有TiN。所以，使PMOS的栅金属填充变得容易，同时也降低了 PMOS的栅极电阻。
[0058]在另一个实施例中，本发明还可用于FINFET结构及其制造工艺，通过增加了对PMOS中的NMOS功函数调节层的刻蚀步骤，使得P型FINFET栅极叠层中只有P型功函数调节层，如图9和图12所示，其中图9为NMOS的FINFET三维结构的立体图；图12为PMOS的FINFET三维结构的立体图。可以看出，与现有技术相比，N型和P型FINFET栅极叠层的层数均被有效减小。图10为图9中沿A-A方向的剖面图，图11为图9中沿B-B方向的剖面图，可以看出，在栅极金属与鳍片之间仅有两层栅极叠层，即P型功函数调节层201和N型功函数调节层203;同样的，图13为图12中沿A-A方向的剖面图，图14为图12中沿B-B方向的剖面图，可以看出，在栅极金属与鳍片之间仅有一层栅极叠层，即P型功函数调节层201。通过本实施例的方法，可以有效的释放了空间，使金属填充变得容易，同时也降低了PMOS的栅极电阻。根据本发明的另一个方面，还提供了一种半导体结构，请参考图8。如图所示，该半导体结构包括:
[0059]衬底100 ；
[0060]栅堆叠，位于所述衬底100之上；
[0061]在NMOS中，所述栅堆叠从下至上依次包括:栅极介质层、NMOS功函数调节层和接触金属层205 ；
[0062]在PMOS中，所述栅堆叠从下至上依次包括:栅极介质层、PMOS功函数调节层201和接触金属层205 ；
[0063]侧墙104，位于所述栅堆叠的侧壁上；
[0064]层间介质层105，位于所述衬底100之上，侧墙104两侧；
[0065]源/漏区，位于所述栅堆叠两侧的衬底100中。
[0066]具体地，在本实施例中，所述衬底100为硅衬底(例如硅晶片)。在其他实施例中，所述衬底100可以包括其他基本半导体(如II1- V族材料)，例如锗。或者，衬底100可以包括化合物半导体，例如碳化硅、砷化镓、砷化铟。典型地，衬底100可以具有但不限于约几百微米的厚度，例如可以在400 μ m-800 μ m的厚度范围内。在所述衬底100中具有隔离区，例如浅沟槽隔离(STI)结构110，以便电隔离连续的场效应晶体管器件。
[0067]所述栅堆叠位于所述衬底100之上。如图所示，其中位于栅堆叠最下层的栅极介质层和最上层的接触金属层205对于NMOS器件结构和PMOS器件结构来说是相同的。所述栅介质层的材料为高K介质，例如HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、HfLaO、中的一种或其组合，或包括高K介质与氧化硅或氮化硅的组合结构，其厚度范围为lnm-5nm。所述接触金属层205为金属或金属合金，包括Co、N1、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、T1、Hf、Zr、W、Ir、Eu、Nd、Er、La 及其组合。
[0068]功函数调节层对于对于NMOS器件结构和PMOS器件结构来说是不同的。具体的，在本实施例中NMOS器件的功函数调节层包括第一功函数调节层TiN和第二功函数调节层TiAl，并且在后续的加热工艺中，由于Al原子的扩散这两层功函数调节层会形成TiAlN层，即NMOS功函数调节层。而PMOS的功函数调节层只包括一层TiN。在其它实施例中，NMOS器件和PMOS器件的功函数调节层也可选用其它合适的材料。
[0069]根据刻蚀深度的不同，在PMOS功函数调节层的上方还可以选择留有全部或部分阻挡层202，或者是完全刻蚀掉。[0070]在所述栅堆叠的侧壁上存在侧墙，所述侧墙220的材料包括氮化硅、氧化硅、氮氧化硅、碳化硅及其组合，和/或其他合适的材料形成。
[0071]在所述侧墙两侧的是层间介质层105，所述层间介质层的材料为Si02、SiOF,SiC0H、Si0、SiC0、SiC0N、Si0N、磷硅玻璃PSG、硼磷硅玻璃BPSG。层间介质层105的上表面
和栅堆叠的上表面齐平。
[0072]所述源/漏区位于所述栅堆叠两侧的衬底100中。根据半导体结构的类型，所述源/漏扩展区中包含P型或N型掺杂物或杂质(例如，对于PMOS器件来说，掺杂杂质为硼；对于NMOS器件来说，掺杂杂质为砷)。
[0073]本发明所提供的半导体结构，去掉了 PMOS中NMOS的功函数层，实现了 PMOS和NMOS能够填充差不多同样的栅金属。甚至PMOS还可以填充得更多。在增加了接触金属层的体积的同时降低了 PMOS的栅极电阻。
[0074]虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。
[0075]此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。
【权利要求】
1.一种半导体结构的制造方法，该方法包括以下步骤: a.提供衬底(100); b.在衬底上分别形成NMOS和PMOS的伪栅堆叠(102)及其侧墙(104)、源/漏区和层间介质层(105)； c.去除所述伪栅堆叠形成伪栅空位，暴露衬底上形成的栅极介质层或者在伪栅空位中的衬底上形成栅极介质层； d.在所述NMOS和PMOS结构上形成PMOS功函数调节层(201)； e.在所述NMOS和PMOS结构上形成阻挡层(202)； f.去除NMOS结构上的阻挡层(202)； g.在所述NMOS和PMOS结构上形成NMOS功函数调节层(203)； h.去除PMOS上的NMOS功函数调节层(203)； 1.在所述NMOS和PMOS结构上形成接触金属层(205)。
2.根据权利要求1所述的制造方法，其特征在于，所述PMOS功函数调节层(201)的材料为TiN或基于TiN的材料； 所述阻挡层(202)的 材料为双层结构，第一层较薄，为基于Ta的衬层，第二层较厚，为TiN或者基于TiN的材料。
3.根据权利要求1所述的制造方法，其特征在于，所述NMOS功函数调节层(203)的材料为TiAl或者包含Al的材料。
4.根据权利要求1所述的制造方法，其特征在于，在去除所述PMOS上的NMOS功函数调节层(203)后，继续去除下层的阻挡层(202)。
5.根据权利要求1至4中的任何一项所述的制造方法，其特征在于，所述半导体结构是MOSFET。
6.根据权利要求1至4中的任何一项所述的制造方法，其特征在于，所述半导体结构是FINFETo
7.在权利要求1中所述的制造方法，其中，在形成接触金属层之前，先形成衬层。
8.—种半导体结构,包括: 衬底(100)； NMOS器件和PMOS器件，其形成在所述衬底(100)之上； 所述NMOS器件和PMOS器件分别包括: 栅堆叠，其位于所述衬底(100)之上； 在NMOS器件中，所述栅堆叠从下至上依次包括:栅极介质层、PMOS功函数调节层(201)、NM0S功函数调节层(203)和接触金属层(205)，其中PMOS功函数调节层含有从NMOS功函数调节层扩散过来的Al原子； 在PMOS器件中，所述栅堆叠从下至上依次包括:栅极介质层、PMOS功函数调节层(201)和接触金属层(205)； 侧墙(104)，位于所述栅堆叠的侧壁上； 层间介质层(105)，位于所述衬底(100)之上，侧墙(104)两侧； 源/漏区，位于所述栅堆叠两侧的衬底(100)中。
9.根据权利要求8所述的半导体结构，其中所述PMOS的栅堆叠中，在PMOS功函数调节层(201)上有阻挡层(202)。
10.根据权利要求8所述的半导体结构，其特征在于，所述PMOS功函数调节层(201)的材料为TiN ； 所述阻挡层(202)的材料为双层结构，包括:基于Ta的衬层和TiN层。
11.根据权利要求8所述的半导体结构，其特征在于，所述NMOS功函数调节层(203)的材料为TiAl。
12.根据权利要求8所述的半导体结构，在NMOS功函数调节层(203)或PMOS功函数调节层(201)与接触金属层之间具有衬层。
【文档编号】H01L21/28GK103904028SQ201310565657
【公开日】2014年7月2日 申请日期:2013年11月14日 优先权日:2013年11月14日
【发明者】李迪 申请人:唐棕