一种浅沟槽隔离结构的形成方法
【专利摘要】本发明提供了一种浅沟槽隔离结构的形成方法，通过SACVD工艺形成第一氧化层后，执行干法刻蚀工艺消除第一氧化层的脆弱面，然后再通过SACVD工艺形成第二氧化层，由此形成的浅沟槽隔离结构的隔离效果好，包含浅沟槽隔离结构的半导体器件的稳定性好，不易发生漏电、击穿。另外，增加氢气钝化工艺，所述氢气钝化工艺可消除薄膜表面的不饱和键，从而使后续工艺的沉积速率稳定，并最终提高薄膜厚度均匀性。此外，采用氧气等离子体处理工艺，利用O2等离子体有效地将结构表面和表层的氢键去除，以消除后续制程沉积速率的Q-time效应，从而使其在后续制程沉积之前更加稳定。
【专利说明】一种浅沟槽隔离结构的形成方法
【技术领域】
[0001]本发明涉及集成电路制造【技术领域】，特别涉及一种浅沟槽隔离结构的形成方法。【背景技术】
[0002]随着半导体工艺进入深亚微米时代，0.18微米以下的元件(例如CMOS集成电路的有源区之间)大多采用浅沟槽隔离结构(STI)进行横向隔离来制作。而随着半导体器件特征尺寸的不断减小，用于器件隔离的浅沟槽隔离结构的尺寸也变小，相应的，用于形成浅沟槽隔离结构的隔离沟槽的深宽比变大。
[0003]在现有的先进制造工艺中，从45纳米技术节点开始，其浅沟槽隔离工艺已经开始大规模使用亚大气压化学气相沉积(SACVD)工艺进行沟槽氧化物填充，并配合后续的热处理工艺达到无空隙填充。但是相对于传统的高密度等离子体(HDPCVD)工艺，虽然SACVD工艺的填充能力得到了大幅提升，但是应用该工艺的同时，也产生了新的整合难题:在沟槽的氧化物中间位置会形成一个脆弱面(如图1中虚线圈所示)，该脆弱面非常容易受到后续湿法工艺的侵蚀，从而使后续工艺的均匀性控制很困难，导致浅沟槽隔离结构的隔离性能不佳，包含浅沟槽隔离结构的半导体器件易发生漏电，严重影响了包含浅沟槽隔离结构的半导体器件的稳定性。
[0004]因此，如何避免在所形成的浅沟槽隔离结构内形成脆弱面，提高所形成浅沟槽隔离结构的隔离性能，就成为本领域技术人员亟待解决的问题。
【发明内容】
[0005]本发明的目的在于提供一种浅沟槽隔离结构的形成方法，避免在所形成的浅沟槽隔离结构内形成脆弱面，提高所形成浅沟槽隔离结构的隔离性能，进而提高所形成半导体器件的性能。
[0006]为解决上述技术问题，本发明提供一种浅沟槽隔离结构的形成方法，包括:
[0007]提供半导体衬底，所述半导体衬底内形成有若干隔离沟槽；
[0008]通过SACVD工艺在所述半导体衬底上形成第一氧化层，所述第一氧化层填满所述隔离沟槽；
[0009]执行干法回刻蚀工艺，在所述第一氧化层中形成一凹口 ；
[0010]执行氢气钝化工艺；
[0011]执行氧气等离子体处理工艺；
[0012]通过SACVD工艺在所述第一氧化层上形成第二氧化层；以及
[0013]平坦化所述第一氧化层和第二氧化层，形成浅沟槽隔离结构。
[0014]可选的，在所述的浅沟槽隔离结构的形成方法中，所述氧气等离子体处理工艺的工艺参数为:02流量为50?500sccm, He流量为50?300sccm，射频功率1000?9000W，时间为5?60秒。
[0015]可选的，在所述的浅沟槽隔离结构的形成方法中，所述干法回刻蚀工艺的工艺参数为:射频功率为500?2000W，H2流量为200?1500sccm，He流量为50?300sccm，NF3流量为100?IOOOsccm,时间为2?10s。
[0016]可选的，在所述的浅沟槽隔离结构的形成方法中，所述氢气钝化工艺的工艺参数为:射频功率为2000?6000W，H2流量为500?2000sccm，工艺时间为5?50s。
[0017]可选的，在所述的浅沟槽隔离结构的形成方法中，在所述半导体衬底内形成若干隔离沟槽的方法包括:
[0018]在半导体衬底上形成刻蚀停止层和硬掩膜层；
[0019]刻蚀所述硬掩膜层和刻蚀停止层，形成贯穿所述硬掩膜层和刻蚀停止层厚度的开口，所述开口的形状与隔离沟槽的形状对应；以及
[0020]以所述硬掩膜层和刻蚀停止层为掩模，沿开口刻蚀所述半导体衬底，形成若干隔离沟槽。
[0021]可选的，在所述的浅沟槽隔离结构的形成方法中，所述刻蚀停止层为氧化硅，所述硬掩膜层为氮化硅。
[0022]可选的，在所述的浅沟槽隔离结构的形成方法中，形成隔离沟槽后，还包括:通过热氧化工艺在所述隔离沟槽的底部和侧壁形成衬垫氧化层。
[0023]可选的，在所述的浅沟槽隔离结构的形成方法中，平坦化所述第一氧化层和第二氧化层之后，利用热磷酸去除所述硬掩膜层。
[0024]可选的，在所述的浅沟槽隔离结构的形成方法中，平坦化所述第一氧化层和第二氧化层的方法为化学机械研磨工艺。
[0025]与现有技术相比，本发明技术方案具有以下优点:
[0026]本发明通过SACVD工艺形成第一氧化层后，执行干法回刻蚀工艺消除第一氧化层中的脆弱面，然后再通过SACVD工艺形成第二氧化层，由于第二氧化层无需填充深宽比较大的沟槽，因此不会形成脆弱面，由此形成的浅沟槽隔离结构的隔离效果好，包含浅沟槽隔离结构的半导体器件的稳定性好，不易发生漏电、击穿。并且，增加氢气钝化(H2paSSiVation)工艺，所述氢气钝化工艺可消除薄膜表面的不饱和键，从而使后续工艺的沉积速率稳定，并最终提高薄膜厚度均匀性。此外，采用氧气等离子体处理工艺，利用02等离子体有效地将结构表面和表层的氢键去除，以消除后续制程沉积速率的Q-time效应，从而使其后续制程沉积之前更加稳定。
【专利附图】
【附图说明】
[0027]图1是现有的浅沟槽隔离结构的脆弱面的示意图；
[0028]图2是本发明浅沟槽隔离结构的形成方法一个实施方式的流程示意图；
[0029]图3至图7为本发明浅沟槽隔离结构的形成方法一个实施例中所形成浅沟槽隔离结构的剖面结构示意图。
【具体实施方式】
[0030]正如【背景技术】所述，随着半导体器件特征尺寸的不断减小，用于器件隔离的浅沟槽隔离结构的尺寸也变小，用于形成浅沟槽隔离结构的隔离沟槽的深宽比变大，通过SACVD工艺在隔离沟槽内填充形成氧化层时易出现脆弱面，导致浅沟槽隔离结构的隔离性能不佳，包含浅沟槽隔离结构的半导体器件易发生漏电、稳定性差。为此，本发明通过SACVD工艺形成第一氧化层后，执行干法刻蚀工艺消除脆弱面，然后再通过SACVD工艺形成第二氧化层，然后再执行平坦化工艺，由此形成的浅沟槽隔离结构的隔离效果好，包含浅沟槽隔离结构的半导体器件的稳定性好，不易发生漏电、击穿。另外，增加氢气钝化(H2paSSiVation)工艺，所述氢气钝化工艺可消除薄膜表面的不饱和键，从而使后续工艺的沉积速率稳定，并最终提高薄膜厚度均匀性。并且，采用氧气等离子体处理工艺，利用02等离子体有效地将结构表面和表层的氢键去除，以消除后续制程沉积速率的Q-time效应，从而使其后续制程沉积之前更加稳定。
[0031]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。
[0032]在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
[0033]其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是实例，其在此不应限制本发明保护的范围。
[0034]参考图2，为本发明浅沟槽隔离结构的形成方法一个实施方式的流程示意图，包括:
[0035]步骤SlOO:提供半导体衬底，所述半导体衬底内形成有若干隔离沟槽；
[0036]步骤SllO:通过SACVD工艺在所述半导体衬底上形成第一氧化层，所述第一氧化层填满所述隔离沟槽；
[0037]步骤S120:执行干法回刻蚀工艺，在所述第一氧化层中形成一凹口 ；
[0038]步骤S130:执行氢气钝化工艺；
[0039]步骤S140:执行氧气等离子体处理工艺；
[0040]步骤S150:通过SACVD工艺在所述第一氧化层上形成第二氧化层；
[0041]步骤S160:平坦化所述第一氧化层和第二氧化层，形成浅沟槽隔离结构。
[0042]图3?图7示出了本发明浅沟槽隔离结构的形成方法一个实施例中所形成浅沟槽隔离结构的剖面结构示意图，参考图3?图7，通过具体实施例对本发明浅沟槽隔离结构的形成方法做进一步说明。
[0043]参考图3，提供半导体衬底201，所述半导体衬底201中形成有若干隔离沟槽203。具体地，所述半导体衬底201的材料可以为娃、锗娃或者绝缘体上娃(SOI)。本实施例中，所述半导体衬底201的材料为硅。在半导体衬底201中形成若干隔离沟槽203的方法包括:提供半导体衬底201 ;在所述半导体衬底201上形成刻蚀停止层(pad oxide)202和硬掩膜层204 ;刻蚀所述硬掩膜层204和刻蚀停止层202，形成贯穿所述硬掩膜层204和刻蚀停止层202厚度的开口，所述开口的形状与隔离沟槽的形状对应；以所述硬掩膜层204和刻蚀停止层202为掩模，沿开口刻蚀所述半导体衬底201，形成隔离沟槽203。所述硬掩膜层204为氮化硅，所述刻蚀停止层202为氧化硅(pad oxide)。形成所述刻蚀停止层202和硬掩膜层204的方法可为化学气相沉积(CVD, Chemical Vapor Deposition)工艺。刻蚀所述半导体衬底201的方法可为干法刻蚀，所述干法刻蚀的刻蚀气体为C12、HBr和02的混合气体或者He和C04的混合气体,压强为IOmTorr?30mTorr,其具体刻蚀方法为本领域技术人员所熟知，在此不做赘述。
[0044]继续参考图3，通过热氧化工艺在所述隔离沟槽203的底部和侧壁形成衬垫氧化层(liner oxide) 205，以修复刻蚀工艺对硅衬底的损伤。本实施例中，所述热氧化工艺的反应气体为反式二氯乙烯(DCE, trans-dichloroethyIene )和氧气(02 )的混合气体,其中，反式二氯乙烯的流量为0.08slm?0.24slm,氧气的流量为8slm?15slm ;所述热氧化工艺的压强为一个标准大气压(1.013E5Pa)。
[0045]参考图4，在所述刻蚀停止层205上形成第一氧化层207，所述第一氧化层207填满底部和侧壁形成有刻蚀停止层205的隔离沟槽203。本实施例中，所述第一氧化层207的材料为氧化硅，形成所述第一氧化层207的方法为SACVD工艺，所述SACVD工艺的反应气体为硅烷和氧气的混合气体，其具体形成工艺为本领域技术人员所熟知，在此不再赘述。经本申请发明人研究发现，利用SACVD工艺形成第一氧化层时，在沟槽的第一氧化层207中间位置会形成一个脆弱面207a，该脆弱面207a非常容易受到后续湿法工艺的侵蚀，从而使后续工艺的均匀性控制很困难，并导致浅沟槽隔离结构的隔离性能不佳，包含浅沟槽隔离结构的半导体器件易发生漏电，严重影响了包含浅沟槽隔离结构的半导体器件的稳定性。
[0046]参考图5，执行干法回刻蚀工艺，所述干法回刻蚀工艺会去除掉一部分厚度的第一氧化层，并且，由于第一氧化层207中间具有一个脆弱面，经过干法回刻蚀工艺后形成一个凹口 207b，所述凹口 207b为V形。本实施例中，采用LAMHDP SPEED Max(SPM-F)机台，所述干法回刻蚀的刻蚀气体为H2、He和NF3的混合气体，射频功率(RF power)为500?2000W，H2流量为200?1500sccm，He流量为50?300sccm，NF3流量为100?lOOOsccm，工艺时间为2?10s。
[0047]执行干法回刻蚀工艺后，执行氢气钝化工艺。所述氢气钝化工艺可消除薄膜表面的不饱和键，从而使后续工艺的沉积速率稳定，并最终提高薄膜厚度均匀性。本实施例中，采用 LAM HDP SPEED Max (SPM-F)机台，射频功率(RF power)为 2000 ?6000W，H2 流量为500?2000sccm，工艺时间为5?50s。经实验发现，氢气钝化工艺(高密度等离子体H2钝
化处理)可以使叠层结构的厚度均匀性得到极大提高，当叠层厚度为6KA左右时，晶片内薄膜厚度差从836A降低到198A。
[0048]在实践中发现，执行氢气钝化工艺后，虽然后续制程的不均匀度得到了明显的提高，但是后续制程的生长速度具有明显的Q-time效应，即，随着时间的推移薄膜的生长速度越来越缓慢。经本申请发明人长期研究发现，这是因为执行氢气钝化工艺后结构表面存在氢键，当氢键暴露在空气中时，随着时间的推移，其在硅片表面和体内的分布会发生变化，从而影响后续的沉积制程的沉积速率。为此，本发明执行执行氢气钝化工艺后执行氧气
(02)等离子体处理工艺，利用02等离子体有效地将结构表面和表层的氢键去除，以消除后续制程沉积速率的Q-time效应，从而使其在后续制程沉积之前更加稳定。本实施例中，采用 LAM HDP SPEED Max (SPM-F)机台，02 流量为 50 ?500sccm, He 流量为 50 ?300sccm，射频功率1000?9000W，时间为5?60秒。
[0049]参考图6，在所述第一氧化层207上形成第二氧化层208，形成所述第二氧化层208的方法为SACVD工艺，所述SACVD工艺的反应气体为硅烷和氧气的混合气体，其具体形成工艺为本领域技术人员所熟知，在此不再赘述。由于此次SACVD工艺并非是填充深宽比较大的沟槽，因而第二氧化层208中一般不会形成脆弱面。较佳的，形成第二氧化层208后执行热处理工艺，使SACVD工艺形成的第一氧化层207和第二氧化层208稳定化和致密化。所述第一氧化层207和第二氧化层208的厚度可依具体的隔离沟槽的尺寸来确定，第一氧化层207的厚度至少要保证完全填充所述隔离沟槽，同样，第二氧化层208的厚度要保证填平干法回刻蚀工艺形成的开口，在此不再赘述。
[0050]参考图7，平坦化所述第一氧化层207和第二氧化层208，至暴露出所述硬掩膜层204。本实施例中，通过化学机械研磨工艺平坦化所述第一氧化层207和第二氧化层208。
[0051]随后，可利用热磷酸去除所述硬掩膜层204，形成浅沟槽隔离结构207b。可根据具体器件要求选择是否去除刻蚀停止层202。
[0052]综上所述，本发明通过SACVD工艺形成第一氧化层后，执行干法刻蚀工艺在第一氧化层中形成一凹口，消除所述脆弱面，然后再通过SACVD工艺形成第二氧化层，由于第二氧化层无需填充深宽比较大的沟槽，因此不会形成脆弱面，由此形成的浅沟槽隔离结构的隔离效果好，包含浅沟槽隔离结构的半导体器件的稳定性好，不易发生漏电、击穿。并且，增加氢气钝化(H2 passivation)工艺，所述氢气钝化工艺可消除薄膜表面的不饱和键，从而使后续工艺的沉积速率稳定，并最终提高薄膜厚度均匀性。此外，采用氧气(02)等离子体处理工艺，利用02等离子体有效地将结构表面和表层的氢键去除，以消除后续制程沉积速率的Q-time效应,从而使其在后续制程沉积之前更加稳定。
[0053]本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
【权利要求】
1.一种浅沟槽隔离结构的形成方法，其特征在于，包括: 提供半导体衬底，所述半导体衬底内形成有若干隔离沟槽； 通过SACVD工艺在所述半导体衬底上形成第一氧化层，所述第一氧化层填满所述隔离沟槽； 执行干法回刻蚀工艺，在所述第一氧化层中形成一凹口 ； 执行氢气钝化工艺； 执行氧气等离子体处理工艺； 通过SACVD工艺在所述第一氧化层上形成第二氧化层；以及 平坦化所述第一氧化层和第二氧化层，形成浅沟槽隔离结构。
2.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述氧气等离子体处理工艺的工艺参数为:02流量为50?500sccm，He流量为50?300sccm，射频功率1000?9000W,时间为5?60秒。
3.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述干法回刻蚀工艺的工艺参数为:射频功率为500?2000W，H2流量为200?1500sccm，He流量为50?300sccm, NF3 流量为 100 ?lOOOsccm，时间为 2 ?10s。
4.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述氢气钝化工艺的工艺参数为:射频功率为2000?6000W，H2流量为500?2000sccm，工艺时间为5?50s。
5.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，在所述半导体衬底内形成若干隔离沟槽的方法包括: 在半导体衬底上形成刻蚀停止层和硬掩膜层； 刻蚀所述硬掩膜层和刻蚀停止层，形成贯穿所述硬掩膜层和刻蚀停止层厚度的开口，所述开口的形状与隔离沟槽的形状对应；以及 以所述硬掩膜层和刻蚀停止层为掩模，沿开口刻蚀所述半导体衬底，形成若干隔离沟槽。
6.如权利要求5所述的浅沟槽隔离结构的形成方法，其特征在于，所述刻蚀停止层为氧化硅，所述硬掩膜层为氮化硅。
7.如权利要求5所述的浅沟槽隔离结构的形成方法，其特征在于，形成隔离沟槽后，还包括:通过热氧化工艺在所述隔离沟槽的底部和侧壁形成衬垫氧化层。
8.如权利要求5所述的浅沟槽隔离结构的形成方法，其特征在于，平坦化所述第一氧化层和第二氧化层之后，利用热磷酸去除所述硬掩膜层。
9.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，平坦化所述第一氧化层和第二氧化层的方法为化学机械研磨工艺。
【文档编号】H01L21/762GK103545243SQ201310565677
【公开日】2014年1月29日 申请日期:2013年11月13日 优先权日:2013年11月13日
【发明者】郑春生, 张文广 申请人:上海华力微电子有限公司