具有切换式深沟槽隔离结构的图像传感器像素单元的制作方法
【专利摘要】本发明涉及一种具有切换式深沟槽隔离结构的图像传感器像素单元。像素单元包含安置于半导体材料的第一区中的外延层中的光电二极管。浮动扩散部安置于阱区中，所述阱区安置于所述第一区中的所述外延层中。传送晶体管安置于所述第一区中且耦合于所述光电二极管与所述浮动扩散部之间以将图像电荷从所述光电二极管选择性地传送到所述浮动扩散部。深沟槽隔离DTI结构安置于所述半导体材料中、将所述DTI结构的一侧上的所述第一区与所述DTI结构的另一侧上的所述半导体材料的第二区隔离，在所述DTI结构内侧衬有电介质层。所述DTI结构内侧的经掺杂半导体材料响应于所述传送晶体管将所述图像电荷从所述光电二极管选择性地传送到所述浮动扩散部而选择性地耦合到读出脉冲电压。
【专利说明】具有切换式深沟槽隔离结构的图像传感器像素单元
【技术领域】
[0001]本发明一般来说涉及半导体处理。更具体来说，本发明的实例涉及图像传感器像素单元的半导体处理。
【背景技术】
[0002]图像捕获装置包含图像传感器及成像透镜。成像透镜将光聚焦到图像传感器上以形成图像，且图像传感器将光转换成电信号。电信号从图像捕获装置输出到主机电子系统的其它组件。举例来说，电子系统可为移动电话、计算机、数码相机或医疗装置。
[0003]存在对减小图像传感器的大小的持续需求，所述减小图像传感器的大小产生用于具有相同分辨率的图像传感器的较小像素单元。随着像素单元的大小不断减小，像素单元串扰及像素单元之间的不希望信号传送的问题不断变成越来越大的挑战。此外，当使图像传感器小型化时，其中所含有的像素单元具有增加的暗电流率。
【发明内容】
[0004]本发明的一个实施例揭示一种像素单元，其包括:光电二极管，其安置于半导体材料的第一区中的外延层中以积累图像电荷；浮动扩散部，其安置于阱区中，所述阱区安置于所述半导体材料的所述第一区中的所述外延层中；传送晶体管，其安置于所述半导体材料的所述第一区中且耦合于所述光电二极管与所述浮动扩散部之间以将所述图像电荷从所述光电二极管选择性地传送到所述浮动扩散部；深沟槽隔离(011)结构，其安置于所述半导体材料中，其中所述011结构将所述011结构的一侧上的所述半导体材料的所述第一区与所述011结构的另一侧上的所述半导体材料的第二区隔离，其中所述011结构包含:电介质层，其给所述011结构的内侧表面加衬；及经掺杂半导体材料，其安置于所述011结构内侧的所述电介质层上方，其中安置于所述011结构内侧的所述经掺杂半导体材料响应于所述传送晶体管将所述图像电荷从所述光电二极管选择性地传送到所述浮动扩散部而选择性地耦合到读出脉冲电压。
[0005]本发明的一个实施例揭示一种成像系统，其包括:像素阵列，其具有多个像素单元，其中所述多个像素单元中的每一者包含:光电二极管，其安置于半导体材料的第一区中的外延层中以积累图像电荷；浮动扩散部，其安置于阱区中，所述阱区安置于所述半导体材料的所述第一区中的所述外延层中；传送晶体管，其安置于所述半导体材料的所述第一区中且耦合于所述光电二极管与所述浮动扩散部之间以将所述图像电荷从所述光电二极管选择性地传送到所述浮动扩散部；深沟槽隔离(011)结构，其安置于所述半导体材料中，其中所述011结构将所述011结构的一侧上的所述半导体材料的所述第一区与所述011结构的另一侧上的所述半导体材料的第二区隔离，其中所述011结构包含:电介质层，其给所述0X1结构的内侧表面加衬；及经掺杂半导体材料，其安置于所述011结构内侧的所述电介质层上方，其中安置于所述011结构内侧的所述经掺杂半导体材料响应于所述传送晶体管将所述图像电荷从所述光电二极管选择性地传送到所述浮动扩散部而选择性地耦合到读出脉冲电压；控制电路，其耦合到所述像素阵列以控制所述像素阵列的操作；及读出电路，其耦合到所述像素阵列以从所述多个像素单元读出图像数据。
【专利附图】
【附图说明】
[0006]参考以下各图描述本发明的非限制性及非穷尽性实施例，其中除非另有说明，否则贯穿各个视图，相似元件符号指代相似部件。
[0007]图1示意性图解说明根据本发明的教示的可包含于具有切换式深沟槽隔离结构的实例图像传感器中的像素单元的一个实例。
[0008]图2是图解说明根据本发明的教示的具有切换式深沟槽隔离结构的像素单元的一个实例的横截面图。
[0009]图3图解说明根据本发明的教示的具有切换式深沟槽隔离结构的实例像素单元中的信号的时序图。
[0010]图4是图解说明根据本发明的教示的包含具有拥有切换式深沟槽隔离结构的像素单元的像素阵列的成像系统的一个实例的图式。
[0011]贯穿图式的几个视图，对应参考字符指示对应组件。所属领域的技术人员将了解，各图中的元件是为简单及清晰起见而图解说明的，且未必按比例绘制。举例来说，为帮助改善对本发明的各种实施例的理解，各图中的元件中的一些元件的尺寸可能相对于其它元件被夸大。此外，通常未描绘在商业上可行的实施例中有用或必需的常见而众所周知的元件以便促进对本发明的这些各种实施例的较不受阻挡的观看。
【具体实施方式】
[0012]在以下说明中，陈述众多特定细节以提供对本发明的透彻理解。然而，所属领域的技术人员将明了，无需采用所述特定细节来实践本发明。在其它例子中，未详细描述众所周知的材料或方法以便避免使本发明模糊。
[0013]在本说明书通篇中所提及的“一个实施例”、“一实施例”、“一个实例”或“一实例”意味着结合所述实施例或实例所描述的特定特征、结构或特性包含于本发明的至少一个实施例中。因此，在本说明书通篇中的各个地方中出现的短语“在一个实施例中”、“在一实施例中”、“一个实例”或“一实例”未必全部指代同一实施例或实例。此外，所述特定特征、结构或特性可在一个或一个以上实施例或实例中以任何适合组合及丨或子组合而组合。特定特征、结构或特性可包含于集成电路、电子电路、组合逻辑电路或提供所描述功能性的其它适合组件中。另外，应了解，随本文提供的各图是出于向所属领域的技术人员阐释的目的且图式未必按比例绘制。
[0014]根据本发明的教示的实例描述根据本发明的教示的具有切换式深沟槽隔离结构的像素单元。在一个实例中，切换式深沟槽隔离结构是经偏置电容性类型隔离结构。如将展示，在各种实例中，根据本发明的教示的像素单元利用切换式且经偏置深沟槽隔离结构，此减小像素串扰且还通过在切换式深沟槽隔离结构之间以适度掺杂的?型外延区为特征而实现较高填充因子。因此，在实例中，不需要？型掺杂区来给隔离结构加衬及消耗光照射的光电二极管区中的空间。由于不需要？型掺杂区来给隔离结构加衬，因此根据本发明的教示实现增加的全阱容量。此外，如将展示，根据本发明的教示，在各种实例中通过借助负读出脉冲电压来切换深沟槽隔离结构，滞后时间被减少，这是因为一旦图像电荷的传送开始，图像电荷便被推出光电二极管到像素单元的浮动扩散部。
[0015]为图解说明，图1示意性图解说明根据本发明的教示的具有切换式深沟槽隔离结构的可为布置成实例像素阵列192的多个像素单元中的一者的像素单元100的一个实例。在所描绘实例中，像素单元100图解说明为是根据本发明的教示的包含于背侧照明的图像传感器中的四晶体管(“肛”)像素单元。应了解，像素单元100是用于实施图1的像素阵列192内的每一像素单元的像素电路架构的一个可能实例。然而，应了解，根据本发明的教示的其它实例未必限于41像素架构。受益于本发明的所属领域的技术人员将理解，本发明教示还适用于31设计、51设计及根据本发明的教示的各种其它像素架构。
[0016]在图1中所描绘的实例中，像素单元100包含用以积累图像电荷的光电二极管(“?1^)120、传送晶体管11130、复位晶体管12160、浮动扩散部(0”)170、源极随耦器(“？？”)晶体管13180及选择晶体管14190。在操作期间，传送晶体管11130接收将光电二极管？0120中所积累的图像电荷传送到浮动扩散部？0170的传送信号IX。在一个实例中，浮动扩散部？0170可耦合到用于暂时存储图像电荷的存储电容器。在一个实例中且如下文将进一步详细论述，根据本发明的教示，深沟槽隔离结构(下文图2中所展示)包含于像素单元100中且响应于传送晶体管11130响应于传送信号IX而将图像电荷从光电二极管？0120选择性地传送到浮动扩散部？0170而选择性地耦合到读出脉冲电压以减小图像滞后。
[0017]如在所图解说明实例中所展示，复位晶体管12160耦合于电力轨700与浮动扩散部？0170之间以响应于复位信号831而将像素单元100复位(例如，将浮动扩散部？0170及光电二极管？0120放电或充电到预设电压)。浮动扩散部？0170经耦合以控制3？晶体管丁3的栅极。8？晶体管13耦合于电力轨700与选择晶体管14之间。3？晶体管13操作为提供到浮动扩散部？0170的高阻抗连接的源极随耦器放大器。选择晶体管!'4190响应于选择信号3此而将像素单元100的输出选择性地耦合到读出列位线193。
[0018]在一个实例中，控制电路产生选择性地耦合到深沟槽隔离的IX信号、信号、321信号及读出脉冲电压，下文将进一步详细描述所述控制电路的实例。在其中像素阵列192借助全局快门而操作的实例中，全局快门信号耦合到像素阵列192中的每一传送晶体管11130的栅极以同时开始从每一像素的光电二极管？0120的电荷传送。或者，根据本发明的教示，可将滚动快门信号施加到传送晶体管11130的群组。
[0019]图2是图解说明根据本发明的教示的具有切换式深沟槽隔离结构201的像素单元200的一个实例的横截面图。在一个实例中，注意到，图2的实例像素单元200是图1的实例像素单元100的横截面图，且应了解，下文所提及的类似地命名及编号的元件是有联系的且如上文所描述起作用。如在所描绘实例中所展示，像素单元200包含安置于半导体材料215的第一区209中的外延层203中的光电二极管220以响应于光295而积累图像电荷。在一个实例中，第一区209包含像素单元200的像素电路。在所图解说明实例中，外延区203适度地掺杂有~型掺杂剂。在一个实例中，用光295来照明半导体材料215的背侧216。因此，光295经引导穿过半导体材料215的背侧216以在光电二极管220中光生图像电荷。因此，在所图解说明实例中，抗反射(“仙”)涂层/负电荷层207安置于半导体材料215的背侧216表面上。在另一实例中，应了解，根据本发明的教示，光295可经引导穿过半导体材料215的前侧以在前侧照明的光电二极管中产生图像电荷。返回参考图2中所描绘的实例，光电二极管220是部分固定的光电二极管⑴--!))且经由触点221耦合到接地参考电压6^0，如所展示。
[0020]继续图2中所描述的实例，像素单元200还包含安置于阱区204中的浮动扩散部？0270，所述阱区安置于半导体材料215的第一区209中的外延层203中，如所展示。在所图解说明实例中，其中安置浮动扩散部？0270的阱区204包含？型掺杂剂且还经由触点219耦合到接地参考电压6冊，如所展示。在实例中，像素单元200还包含安置于半导体材料215的第一区209中的传送晶体管230且耦合于光电二极管220与浮动扩散部？0270之间。如在实例中所展示，根据本发明的教示，传送晶体管230包含传送栅极作且经耦合以响应于传送信号IX而将光电二极管220中所积累的图像电荷选择性地传送到浮动扩散部？0270。
[0021]如图2中所展示，像素单元200还包含安置于半导体材料215中的一个或一个以上深沟槽隔离(011)结构201。在一个实例中，一个或一个以上011结构201—直延伸到半导体材料215的背侧216表面，如所展示。因此，如在所描绘实例中所展示，一个或一个以上011结构201将011结构201的一侧上的半导体材料215的第一区209与011结构201的另一侧上的一个或一个以上其它区隔离，例如，举例来说，半导体材料215的第二区211。在一个实例中，第二区211包含像素单元200的外围电路。在所描绘实例中，像素单元200的第二区211中的外围电路包含标准(:103电路，所述标准(:103电路包含安置于深？阱212中的标准0103 ~阱213及？阱214，所述深？阱安置于半导体材料215的~型掺杂外延层203中，如所展示。
[0022]在一个实例中，一个或一个以上011结构201中的每一者均是包含给一个或一个以上011结构201中的每一者的内侧表面加衬的电介质层202的电容性类型隔离结构。在一个实例中，电介质层是具有约100埃的厚度的氧化物层，包含(举例来说)二氧化硅。一个或一个以上011结构201中的每一者进一步包含安置于011结构201内侧的电介质层202上方的经掺杂半导体材料218。在所描绘实例中，根据本发明的教不，安置于一个或一个以上011结构201中的每一者内侧的经掺杂半导体材料218响应于传送晶体管230响应于传送信号IX而将光电二极管220中所积累的图像电荷选择性地传送到浮动扩散部？0270而经由触点222选择性地耦合到读出脉冲电压205。在一个实例中，安置于一个或一个以上011结构201中的每一者内侧的经掺杂半导体材料218是包含？型掺杂剂的轻掺杂多晶硅，使得光电二极管220的？型掺杂半导体材料218与~型掺杂外延层203之间的内建功函数差形成有利于减小像素单元200中的暗电流的电场。在一个实例中，触点222是金属触点，所述金属触点是到安置于半导体材料215的背侧216上的经掺杂半导体材料218的任选金属栅格触点，如所展示。
[0023]在图2中所描绘的实例中，切换式读出脉冲电压205是在图像电荷经由传送晶体管230从光电二极管220到浮动扩散部？0270的读出序列期间所施加的负电压脉冲以减小图像滞后。在实例中，在已经由传送晶体管230将图像电荷从光电二极管220传送到浮动扩散部？0270之后，切换式读出脉冲电压205接着与经掺杂半导体材料218选择性地解耦。在一个实例中，当不施加切换式读出脉冲电压205时，偏置电压206经由触点222耦合到经掺杂半导体材料218。在一个实例中，偏置电压206是用以在像素单元200中产生场的负偏置以减小像素单元200中的暗电流。在一个实例中，负偏置电压206具有小于切换式读出脉冲电压205的量值的量值。
[0024]图3图解说明根据本发明的教示的图1的实例像素单元100中的及/或图2的实例像素单元200中的实例信号的时序图300，所述实例像素单元具有切换式深沟槽隔离结构。如在所描绘实例中所图解说明，时序图300展示:在时间10之前，复位功能发生，其中复位信号旧1360被施加到(举例来说)图1的复位晶体管12160的栅极端子，且发射信号丁父330被施加到(举例来说)图1的传送晶体管11130的栅极端子，所述栅极端子还图解说明为图2的传送晶体管230的栅极端子作。在图3中的时间10之前的此复位周期期间，将图1的浮动扩散部？0170及光电二极管？0120或图2的浮动扩散部？0270及光电二极管220处的电压复位到电力轨700电压，此将浮动扩散部？0170及光电二极管？0120放电或充电到预设电压。
[0025]图3图解说明:在于时间10处完成复位功能之后，在时间10与II之间的曝光周期期间用光照明光电二极管以积累光电二极管中的图像电荷，举例来说，此在图2中图解说明为用经引导穿过半导体材料215的背侧216到光电二极管220的光295。如(举例来说)图3中所展示，在时间10与II之间的曝光周期期间，011结构301经耦合以接收负偏置信号306，在一个实例中，所述负偏置信号有助于在像素单元中产生电场以减小像素单元中的暗电流。
[0026]图3展示:在于时间II处完成曝光功能之后，接着在时间II与13之间的传送功能期间经由传送晶体管将光电二极管中所积累的图像电荷从光电二极管传送到浮动扩散部。图3展示:此过程以经施加以接通传送晶体管(例如，举例来说，图1的传送晶体管130或图2的传送晶体管230)的传送晶体管信号1X330开始。在一个实例中，在从II到12的时间延迟之后，011结构(例如，举例来说，图2的011结构201)经耦合以响应于传送晶体管信号1X330将图像电荷从光电二极管选择性地传送到浮动扩散部而接收负读出脉冲电压305，如图3中所展示。在一个实例中，时间II与12之间的时间延迟大于或等于零。在一个实例中，根据本发明的教示，在来自光电二极管220的图像电荷的读出序列期间的读出脉冲电压305的负脉冲减小图像滞后，这是因为根据本发明的教示，借助读出脉冲电压305的负脉冲所形成的电场有助于经由传送晶体管230将光电二极管220中所积累的图像电荷推到浮动扩散部？0270。在实例中，在于时间13处完成传送功能之后，接着将011结构与读出脉冲电压305选择性地解耦，且再次将负偏置电压306施加到011结构。
[0027]图3还图解说明:像素单元的部分固定的光电二极管及？阱经由触点221及219耦合到接地参考电压6冊，所述部分固定的光电二极管及？阱可对应于如图2中所图解说明的部分固定的光电二极管220及？阱204。在一个实例中，由于部分固定的光电二极管220及？阱204与接地参考电压相关联，如(举例来说)图2中所展示，因此当011结构201经耦合以选择性地接收负读出脉冲电压305且将噪声耦合到光电二极管220的~外延层203侧中时，传送晶体管230的阈值电压并不弹回。
[0028]图4是图解说明根据本发明的教示的包含具有拥有切换式深沟槽隔离结构的像素单元的像素阵列492的成像系统491的一个实例的图式。如所描绘实例中所展示，成像系统491包含耦合到控制电路498的像素阵列492及耦合到功能逻辑496的读出电路494。
[0029]在一个实例中，像素阵列492是成像传感器或像素单元(例如，像素单元？1、？2、…、?11)的二维(20)阵列。在一个实例中，每一像素单元为(:103成像像素。注意到，像素阵列492中的像素单元？1、？2、…、？II可是图1的像素单元100及/或图2的像素单元200的实例，且下文所提及的类似地命名及编号的元件是有联系的且类似于如上文所描述起作用。如所图解说明，每一像素单元布置到行(例如，行[到办)及列(例如，列到(?)中以获取人、地方、对象等的图像数据，接着可使用所述图像数据来再现所述人、地方、对象等的20图像。
[0030]在一个实例中，在每一像素单元已积累其图像数据或图像电荷之后，所述图像数据由读出电路494经由读出列位线493读出且接着传送到功能逻辑496。在各种实例中，读出电路494可包含放大电路、模/数(八00转换电路或其它。功能逻辑496可仅存储所述图像数据或甚至通过应用图像后效应(例如，修剪、旋转、移除红眼、调整亮度、调整对比度或其它)来操纵所述图像数据。在一个实例中，读出电路494可沿读出列位线493(所图解说明)一次读出一行图像数据或可使用多种其它技术(未图解说明)同时读出图像数据，例如串行读出或所有像素的全并行读出。
[0031]在一个实例中，控制电路498耦合到像素阵列492以控制像素阵列492的操作特性。举例来说，控制电路498可产生用于控制图像获取的快门信号。在一个实例中，所述快门信号为用于同时启用像素阵列492内的所有像素以在单个获取窗期间同时捕获其相应图像数据的全局快门信号。在另一实例中，快门信号为滚动快门信号，使得在连续获取窗期间依序启用每一像素行、每一像素列或每一像素群组。
[0032]包含发明摘要中所描述内容的本发明的所图解说明实例的以上说明并非打算为穷尽性或限制于所揭示的确切形式。虽然出于说明性目的而在本文中描述本发明的特定实施例及实例，但可在不背离本发明的较宽广精神及范围的情况下做出各种等效修改。
[0033]可根据以上详细说明对本发明的实例做出这些修改。所附权利要求书中使用的术语不应理解为将本发明限制于说明书及权利要求书中所揭示的特定实施例。而是，所述范围将完全由所附权利要求书来确定，所附权利要求书将根据权利要求阐述的既定原则来加以理解。本说明书及各图据此应视为说明性的而非限制性的。
【权利要求】
1.一种像素单元，其包括: 光电二极管，其安置于半导体材料的第一区中的外延层中以积累图像电荷； 浮动扩散部，其安置于阱区中，所述阱区安置于所述半导体材料的所述第一区中的所述外延层中； 传送晶体管，其安置于所述半导体材料的所述第一区中且耦合于所述光电二极管与所述浮动扩散部之间以将所述图像电荷从所述光电二极管选择性地传送到所述浮动扩散部; 深沟槽隔离DTI结构，其安置于所述半导体材料中，其中所述DTI结构将所述DTI结构的一侧上的所述半导体材料的所述第一区与所述DTI结构的另一侧上的所述半导体材料的第二区隔离，其中所述DTI结构包含: 电介质层，其给所述DTI结构的内侧表面加衬；及 经掺杂半导体材料，其安置于所述DTI结构内侧的所述电介质层上方，其中安置于所述DTI结构内侧的所述经掺杂半导体材料响应于所述传送晶体管将所述图像电荷从所述光电二极管选择性地传送到所述浮动扩散部而选择性地耦合到读出脉冲电压。
2.根据权利要求1所述的像素单元，其中安置于所述DTI结构内侧的所述经掺杂半导体材料在经由所述传送晶体管将所述图像电荷从所述光电二极管传送到所述浮动扩散部时选择性地耦合到所述读出脉冲电压以减小图像滞后。
3.根据权利要求1所述的像素单元，其中安置于所述DTI结构内侧的所述经掺杂半导体材料在选择性地切换所述晶体管以将所述图像电荷从所述光电二极管传送到所述浮动扩散部之后的延迟时间之后选择性地耦合到所述读出脉冲电压。
4.根据权利要求1所述的像素单元，其中安置于所述DTI结构内侧的所述经掺杂半导体材料在已经由所述传送晶体管将所述图像电荷从所述光电二极管传送到所述浮动扩散部之后与所述读出脉冲电压选择性地解耦。
5.根据权利要求1所述的像素单元，其中所述读出脉冲电压是负脉冲电压，所述负脉冲电压响应于所述传送晶体管将所述图像电荷从所述光电二极管选择性地传送到所述浮动扩散部而选择性地耦合到安置于所述DTI结构内侧的所述经掺杂半导体材料。
6.根据权利要求1所述的像素单元，其中安置于所述DTI结构内侧的所述经掺杂半导体材料耦合到负偏置电压以在所述像素单元中产生场以减小所述像素单元中的暗电流，其中所述负偏置电压具有小于所述读出脉冲电压的量值的量值。
7.根据权利要求1所述的像素单元，其中所述光电二极管及其中安置所述浮动扩散部的所述阱区耦合到接地参考电压。
8.根据权利要求1所述的像素单元，其进一步包括耦合到安置于所述DTI结构内侧的所述经掺杂半导体材料的金属栅格触点。
9.根据权利要求1所述的像素单元，其中所述半导体材料的所述第一区中的所述外延层是N掺杂外延层且安置于所述半导体材料的所述第一区中的所述外延层中的所述阱区是P掺杂阱区。
10.根据权利要求1所述的像素单元，其进一步包括安置于所述DTI结构的所述另一侧上的所述半导体材料的所述第二区中的外围电路，其中所述DTI结构将所述半导体材料的所述第一区与安置于所述半导体材料的所述第二区中的所述外围电路隔离。
11.根据权利要求1所述的像素单元，其中所述DTI结构延伸到所述半导体材料的背侧表面。
12.根据权利要求1所述的像素单元，其中所述像素单元适合于从所述半导体材料的背侧来照明。
13.根据权利要求11所述的像素单元，其进一步包括安置于所述半导体材料的所述背侧上的抗反射涂层。
14.根据权利要求1所述的像素单元，其中给所述DTI结构的所述内侧表面加衬的所述电介质层包含二氧化硅。
15.根据权利要求1所述的像素单元，其中安置于所述DTI结构内侧的所述电介质层上方的所述经掺杂半导体材料包含轻掺杂多晶硅。
16.—种成像系统,其包括: 像素阵列，其具有多个像素单元，其中所述多个像素单元中的每一者包含: 光电二极管，其安置于半导体材料的第一区中的外延层中以积累图像电荷； 浮动扩散部，其安置于阱区中，所述阱区安置于所述半导体材料的所述第一区中的所述外延层中； 传送晶体管，其安置于所述半导体材料的所述第一区中且耦合于所述光电二极管与所述浮动扩散部之间以将所述图像电荷从所述光电二极管选择性地传送到所述浮动扩散部; 深沟槽隔离DTI结构，其安置于所述半导体材料中，其中所述DTI结构将所述DTI结构的一侧上的所述半导体材料的所述第一区与所述DTI结构的另一侧上的所述半导体材料的第二区隔离，其中所述DTI结构包含: 电介质层，其给所述DTI结构的内侧表面加衬；及 经掺杂半导体材料，其安置于所述DTI结构内侧的所述电介质层上方，其中安置于所述DTI结构内侧的所述经掺杂半导体材料响应于所述传送晶体管将所述图像电荷从所述光电二极管选择性地传送到所述浮动扩散部而选择性地耦合到读出脉冲电压； 控制电路，其耦合到所述像素阵列以控制所述像素阵列的操作；及 读出电路，其耦合到所述像素阵列以从所述多个像素单元读出图像数据。
17.根据权利要求16所述的成像系统，其进一步包括耦合到所述读出电路以存储从所述多个像素单元读出的所述图像数据的功能逻辑。
18.根据权利要求16所述的成像系统，其中安置于所述DTI结构内侧的所述经掺杂半导体材料在经由所述传送晶体管将所述图像电荷从所述光电二极管传送到所述浮动扩散部时选择性地耦合到所述读出脉冲电压以减小图像滞后。
19.根据权利要求16所述的成像系统，其中安置于所述DTI结构内侧的所述经掺杂半导体材料在选择性地切换所述晶体管以将所述图像电荷从所述光电二极管传送到所述浮动扩散部之后的延迟时间之后选择性地耦合到所述读出脉冲电压。
20.根据权利要求16所述的成像系统，其中安置于所述DTI结构内侧的所述经掺杂半导体材料在已经由所述传送晶体管将所述图像电荷从所述光电二极管传送到所述浮动扩散部之后与所述读出脉冲电压选择性地解耦。
21.根据权利要求16所述的成像系统，其中所述读出脉冲电压是负脉冲电压，所述负脉冲电压响应于所述传送晶体管将所述图像电荷从所述光电二极管选择性地传送到所述浮动扩散部而选择性地耦合到安置于所述DTI结构内侧的所述经掺杂半导体材料。
22.根据权利要求16所述的成像系统，其中安置于所述DTI结构内侧的所述经掺杂半导体材料耦合到负偏置电压以在所述像素单元中产生场以减小所述像素单元中的暗电流，其中所述负偏置电压具有小于所述读出脉冲电压的量值的量值。
23.根据权利要求16所述的成像系统，其中所述光电二极管及其中安置所述浮动扩散部的所述阱区耦合到接地参考电压。
24.根据权利要求16所述的成像系统，其进一步包括耦合到安置于所述DTI结构内侧的所述经掺杂半导体材料的金属栅格触点。
25.根据权利要求16所述的成像系统，其中所述半导体材料的所述第一区中的所述外延层是N掺杂外延层且安置于所述半导体材料的所述第一区中的所述外延层中的所述阱区是P掺杂阱区。
26.根据权利要求16所述的成像系统，其进一步包括安置于所述DTI结构的所述另一侧上的所述半导体材料的所述第二区中的外围电路，其中所述DTI结构将所述半导体材料的所述第一区与安置于所述半导体材料的所述第二区中的所述外围电路隔离。
27.根据权利要求16所述的成像系统，其中所述DTI结构延伸到所述半导体材料的背侧表面。
28.根据权利要求16所述的成像系统，其中所述像素单元适合于从所述半导体材料的背侧来照明。
29.根据权利要求28所述的成像系统，其进一步包括安置于所述半导体材料的所述背侧上的抗反射涂层。
30.根据权利要求16所述的成像系统，其中给所述DTI结构的所述内侧表面加衬的所述电介质层包含二氧化硅。
31.根据权利要求16所述的成像系统，其中安置于所述DTI结构内侧的所述电介质层上方的所述经掺杂半导体材料包含轻掺杂多晶硅。
【文档编号】H01L27/146GK104377211SQ201310589090
【公开日】2015年2月25日 申请日期:2013年11月20日 优先权日:2013年8月15日
【发明者】胡信中, 杨荣生, 陈刚, 霍华德·E·罗兹, 真锅宗平, 戴森·幸志·戴 申请人:全视科技有限公司