在多晶硅栅电极中具有金属填充的凹槽的半导体器件的制作方法
【专利摘要】在多晶硅栅电极中具有金属填充的凹槽的半导体器件。一种半导体器件，包括半导体衬底、衬底中的第一导电类型的体区、毗邻体区的与第一导电类型相反的第二导电类型的源极区、以及延伸至毗邻源极区和体区的衬底中的沟槽。该沟槽包含与衬底绝缘的多晶硅栅电极。该器件进一步包括衬底上的介电层、位于介电层上并覆盖衬底的一部分的栅极金属化层以及位于介电层上并电连接至源极区的源极金属化层。源极金属化层与栅极金属化层间隔开，且与栅极金属化层相比，源极金属化层覆盖衬底的不同部分。多晶硅栅电极中的金属填充的凹槽电连接至栅极金属化层并沿着源极金属化层的至少一部分下方的沟槽的长度延伸。
【专利说明】在多晶硅栅电极中具有金属填充的凹槽的半导体器件
【技术领域】
[0001]本申请涉及半导体器件，特别是具有具有低栅极电阻的多晶硅栅电极的半导体器件。
【背景技术】
[0002]具有沟槽场板的功率MOSFET (金属氧化物半导体场效应晶体管)已用作快速开关功率器件。沟槽场板提供电荷补偿，允许低得多的Rds (on) XA和较低的栅极相关F0M(品质因数)。这些器件的性能受到器件的不均匀开关效应的限制。
[0003]这些效应包括由分布栅极电阻引起的不均匀开关。例如，Btt邻栅极焊盘的芯片的部分遵循栅极电压的快速变化，其远快于离栅极焊盘较远的芯片的部分。而且，与标准MOSFET不同，提供电荷以补偿漂移区掺杂的沟槽场板的充电/放电是不均匀的。在快速瞬变的情形下，由于用于其连接的分布电阻，场板充电太慢，且在瞬变期间，器件可能容易进入局部雪崩，导致增加的开关损耗。
[0004]因此通常降低分布栅极电阻且改进整个芯片上栅极信号的分布的均匀性是有利的。传统的技术方案包括加宽将栅极与栅极焊盘连接的金属层以降低电阻。然而，该措施受到单元间距的限制。而且，加宽栅极指状物需要另外的有源区。这些缺陷也适用于接触沟槽场板的等效措施。另一种传统方法是引入另外的栅极指状物，其减少有源区并由此增加给定芯片尺寸的Rds(on)。另一种传统方法包括使用金属取代通常用作栅极材料的多晶硅，在具有这种结构的MOSFET的情形下，其也可用于沟槽场板。然而，使用金属用于器件栅电极和场板强烈影响了完成芯片制造所需的后续工艺步骤，因为具有金属栅极的芯片的最大允许温度被降低，其又限制了在金属栅极形成之后可执行的处理类型。
【发明内容】
[0005]本文描述的实施例提供功率MOSFET的形成在多晶硅栅电极中的凹槽和可选的多晶硅场板。凹槽被填充有金属以在沿着所有的条(指状物)的栅电极和场板的上部中提供高度导电层，降低了功率MOSFET上的栅极和场板布线的总分布电阻并改进了 MOSFET开关的均匀性。
[0006]根据半导体器件的一个实施例，该器件包括半导体衬底、衬底中的第一导电类型的体区、Btt邻体区的与第一导电类型相反的第二导电类型的源极区、以及延伸至毗邻源极区和体区的衬底中的沟槽。沟槽包含与衬底绝缘的多晶硅栅电极。该器件进一步包括衬底上的介电层、位于介电层上并覆盖衬底的一部分的栅极金属化层、以及位于介电层上并电连接至源极区的源极金属化层。源极金属化层与栅极金属化层间隔开，且与栅极金属化层相比，源极金属化层覆盖衬底的不同部分。多晶硅栅电极中金属填充的凹槽电连接至栅极金属化层，且其沿着源极金属化层的至少一部分下方的沟槽的长度延伸。
[0007]根据半导体器件的另一个实施例，多个相互间隔开的沟槽平行延伸至毗邻源极区和体区的衬底中，每一个沟槽包含与衬底绝缘的多晶硅栅电极。每一个多晶硅栅电极中的金属填充的凹槽电连接至栅极金属化层，并沿着源极金属化层的至少一部分下方的沟槽的长度延伸。
[0008]根据半导体器件的又一个实施例，该器件包括半导体衬底、衬底中的第一导电类型的第一半导体区、Btt邻第一半导体区的与第一导电类型相反的第二导电类型的第二半导体区、以及延伸至毗邻第一和第二半导体区的衬底中的沟槽。沟槽包含与衬底绝缘的多晶娃栅电极。该器件进一步包括衬底上的介电层、位于介电层上并覆盖衬底的一部分的第一金属化层、以及位于介电层上并电连接至第二区的第二金属化层。第二金属化层与第一金属化层间隔开，且与第一金属化层相比，第二金属化层覆盖衬底的不同部分。多晶硅电极中的金属填充的凹槽电连接至第一金属化层，并沿着第二金属化层的至少一部分下方的沟槽的长度延伸。
[0009]根据制造半导体器件的方法的一个实施例，该方法包括:形成延伸至半导体衬底中的沟槽和在沟槽中的与衬底绝缘的多晶硅栅电极；形成毗邻沟槽的衬底中的第一导电类型的体区以及毗邻体区和沟槽的与第一导电类型相反的第二导电类型的源极区；在衬底上形成介电层；在介电层上形成覆盖衬底的一部分的栅极金属化层和在介电层上形成电连接至源极区的源极金属化层，源极金属化层与栅极金属化层间隔开，且与栅极金属化层相比，源极金属化层覆盖衬底的不同部分；以及在多晶硅栅电极中形成电连接至栅极金属化层的金属填充的凹槽，金属填充的凹槽沿着源极金属化层的至少一部分下方的沟槽的长度延伸。
[0010]根据半导体器件的另一个实施例，该半导体器件包括半导体衬底、衬底中的第一导电类型的体区、Btt邻体区的与第一导电类型相反的第二导电类型的源极区、与源极区间隔开的第二导电类型的漏极区以及衬底上的平面栅极结构。平面栅极结构包括与衬底绝缘的多晶硅栅电极和在多晶硅栅电极中的金属填充的凹槽。金属填充的凹槽沿着多晶硅栅电极的长度延伸。
[0011]在阅读以下详细描述并阅览附图时，本领域技术人员可认识到另外的特征和优点。
【专利附图】
【附图说明】
[0012]图中的元件之间不必成比例。类似的参考数字表示相应的类似部分。各所示实施例的特征可以组合，除非它们相互排斥。实施例在图中被描绘并在随后的描述中被详述。
[0013]图1示出了根据一个实施例的具有多晶硅栅电极的半导体器件的俯视平面图，该多晶硅栅电极具有金属填充的凹槽。
[0014]图2示出了根据另一个实施例的具有多晶硅栅电极的半导体器件的俯视平面图，该多晶硅栅电极具有金属填充的凹槽。
[0015]图3示出了根据又一个实施例的具有多晶硅栅电极的半导体器件的俯视平面图，该多晶硅栅电极具有金属填充的凹槽。
[0016]图4示出了根据再一个实施例的具有多晶硅栅电极的半导体器件的俯视平面图，该多晶硅栅电极具有金属填充的凹槽。
[0017]图5A至51示出了根据一个实施例在制造具有多晶硅栅电极的半导体器件的不同阶段期间的半导体衬底的截面图，该多晶硅栅电极具有金属填充的凹槽。[0018]图6示出了根据一个实施例的具有多晶硅栅电极的半导体器件的截面图，该多晶娃栅电极具有金属填充的凹槽。
[0019]图7示出了根据一个实施例的具有多晶硅栅电极和场板的半导体器件的俯视平面图，所述多晶硅栅电极和场板位于相同的沟槽中并包含各自的金属填充的凹槽。
[0020]图8示出了根据一个实施例的具有多晶硅栅电极的半导体器件的俯视平面图，该多晶硅栅电极具有金属填充的凹槽和不同长度的栅极滑道(runner)。
[0021]图9示出了根据一个实施例的具有多晶硅栅电极的半导体器件的截面图，该多晶娃栅电极具有金属填充的凹槽。
[0022]图10示出了根据一个实施例的具有包括多晶硅栅电极的平面栅极结构的垂直DM0S半导体器件的截面图，该多晶硅栅电极具有金属填充的凹槽。
[0023]图11示出了根据一个实施例的具有包括多晶硅栅电极的平面栅极结构的横向CMOS半导体器件的截面图，该多晶硅栅电极具有金属填充的凹槽。
[0024]图12示出了根据一个实施例的具有多晶硅栅电极的半导体器件的俯视平面图，该多晶硅栅电极在器件的有源区中具有金属填充的凹槽。
【具体实施方式】
[0025]图1示出了制造在半导体衬底100上的功率半导体器件(例如功率M0SFET)的实施例的俯视平面图。如本文使用的，术语衬底指例如S1、SiC、GaAs或GaN晶片的单晶或化合物半导体晶片，或者指生长在单晶或化合物半导体晶片上的一个或多个外延层。在使用外延层的情形下，外延层生长在生长/支撑衬底上，并具有较低的掺杂但与生长/支撑衬底相同的导电率。底层的生长/支撑晶片可被减薄或完全去除。半导体器件还包括例如体区、源极区、漂移区和漏极区的各个器件区，其在图1的俯视平面图中看不见。例如BPSG(硼磷硅玻璃)或PSG(磷硅酸玻璃)的介电层102形成在衬底100上，且将器件的栅极和源极金属化层104、106与底层的衬底100绝缘。
[0026]栅极金属化层104覆盖衬底100的一部分，例如如图1中示出的器件的外部外围。栅极金属化层104包括栅极焊盘108和在不同方向上从栅极焊盘向外延伸以将栅极信号分布至器件的不同区域的几个栅极滑道110。源极金属化层106电连接至器件的源极区，且与栅极金属化层104相比，源极金属化层106覆盖衬底100的不同部分，例如如图1所示的器件的内部部分。在图1中，栅极金属化层104在三侧围绕源极金属化层106。其它栅极/源极金属化层布局是可能的，且落入本文描述的实施例的范围内。在每一种情形下，源极和栅极金属化层104、106相互间隔开以确保半导体器件的正确操作。
[0027]半导体器件的栅极结构112形成在一个或多个沟槽114中，其在本文也可称为栅极沟槽。栅极沟槽114在图1的俯视平面图中用虚线示出，因为沟槽114形成在半导体衬底100中并由上覆的介电层102和金属化层104、106覆盖。如果提供多于一个栅极结构112，则栅极结构112将器件的有源区划分为不同单元。在这一情形下，栅极结构112在半导体衬底100中类似“指状物”地从栅极金属化层104的一个末端平行延伸至相反末端，如图1所示。
[0028]每一个栅极沟槽114延伸至毗邻源极区和体区(图1中未示出)的衬底100中，并包含由多晶硅制成的栅电极116，该栅电极116通过例如二氧化硅的栅极电介质118与衬底100绝缘。在多个(平行)栅极沟槽114的情形下，每一个多晶硅栅电极116通过一个或多个导电通孔120电连接至栅极金属化层104。导电通孔120穿过中间介电层102(例如在如图1所示的栅极金属化层104的两个末端处)从栅极金属化层104至栅电极116垂直地延伸。导电通孔120在图1的俯视平面图中用虚线示出，因为通孔120布置在上覆的金属化层104、106下方的介电层102中。
[0029]金属填充的凹槽122形成在每一个多晶硅栅电极116中。凹槽122使用金属填充以沿着所有指状物112在栅电极116的上部中提供金属层。任何适合的金属或金属合金可用于填充栅电极116中的凹槽122。使用的金属类型取决于用于制造器件的技术。例如，凹槽122可使用例如钨的单个金属或例如Ti / TiN/W的金属合金进行填充。在每一中情形下，金属填充的凹槽122沿着源极金属化层106的至少一部分下方的栅极沟槽114的长度(L)延伸。通常，在源极金属化层106的至少一部分下方的每一个多晶硅栅电极116中提供金属填充的凹槽122降低了器件栅极的总分布电阻并改进了器件开关的均匀性。金属填充的凹槽122可沿着整个栅极沟槽长度或沿着栅极沟槽长度的一部分延伸。在图1中，每一个金属填充的凹槽122从对应栅极沟槽114的第一末端至沟槽114的相反末端连续地延伸，且每一个金属填充的凹槽122通过相应的导电通孔120在对应栅极沟槽114的第一和第二末端电连接至栅极金属化层104。
[0030]图2示出了根据另一个实施例的功率半导体器件的俯视平面图。图2中示出的实施例类似于图1中示出的实施例，然而，金属填充的凹槽122在沟槽114的长度(L)上被中断至少一次，使得金属填充的凹槽122均在栅极沟槽114中具有相互间隔开的至少两个不同的部分122’、122”。金属填充的凹槽122的每一个部分122’、122”通过相应的导电通孔120在对应栅极沟槽114的一个末端电连接至栅极金属化层104。
[0031]图3示出了根据又一个实施例的功率半导体器件的俯视平面图。图3中示出的实施例类似于图1中示出的实施例，然而金属填充的凹槽122的截面积在金属填充的凹槽122的部分长度上被减小。具有减小的截面积的每一个金属填充的凹槽122的部分形成电阻器。在图3中，减小的截面积是由使金属填充的凹槽122的宽度变窄(Wgl对比Wg2)而产生的。除了使宽度变窄之外或是替代使宽度变窄，也可改变深度来减小截面积。
[0032]图4示出了根据再一个实施例的功率半导体器件的俯视平面图。图4中示出的实施例类似于图1中示出的实施例，然而离栅极焊盘108较远布置的多晶硅栅电极116大于离栅极半盘108较近布置的多晶硅栅电极116。通过提供栅极指状物112的比栅极电阻来改进开关行为和电流流动的均匀性，所述比栅极电阻随着离栅极焊盘108的距离而降低。此外，通过增加栅电极宽度(Wel对比We2)，对于更远离栅极焊盘108的单元来说，栅极指状物112具有降低的薄层电阻。例如，图4示出了布置成离栅极焊盘108最近的具有宽度Wel的两个多晶硅栅电极116和布置成离栅极焊盘108最远的具有宽度We2的两个多晶硅栅电极116，其中We2 > Wei。多晶硅栅电极116的厚度(深度)也可根据需要进行改变以改变不同栅极指状物112的薄层电阻。通常，可提供任何期望数目的栅极指状物112，且栅极尺寸可通过适当控制用于制造栅极沟槽结构112(即栅极指状物)的光刻处理来根据需要进行设置。接下来描述的是制造功率半导体器件的方法的实施例。
[0033]图5A至51示出了在不同制造阶段期间功率半导体器件的截面图。根据本实施例，功率半导体器件包括布置在沟槽126中的多晶硅栅电极116和多晶硅场板124两者。场板124提供电荷补偿，允许低得多的Rds (on) XA以及较低的栅极和栅极-漏极F0M(品质因数)。每一个场板124布置在形成于半导体衬底100中的沟槽126中，并具有金属填充的凹槽122。多晶硅栅电极116中的金属填充的凹槽122沿着源极金属化层106的至少一部分下方的栅极沟槽114的长度延伸，如本文之前所描述的。多晶硅场板124中的金属填充的凹槽122类似地沿着栅极金属化层104的至少一部分下方的场板沟槽126的长度延伸。
[0034]图5A示出了例如沟槽形成、栅电极/场板形成和隔离以及源极区形成的各个传统步骤完成之后的半导体衬底100。根据本实施例，一些场板124布置在与栅电极116中的一个相同的沟槽126中。另外的场板124可布置在不具有栅电极116的沟槽128中的栅极金属化层104和源极金属化层106下方的器件的边缘中。可替换地，场板124和栅电极116可完全地布置在不同的沟槽中。在每一种情形下，衬底100的一部分由抗蚀剂130保护。掺杂剂被注入未被保护的体区132中以形成毗邻体区132的器件的源极区134。体区132为第一导电类型(即P型或η型)，且源极区134为相反的(第二)导电类型(即η型或P型)。
[0035]在衬底100包括外延层的情形下，外延层为第二导电类型且器件的第二导电类型的低掺杂漂移区布置在外延层中。根据本实施例，沟槽126、128延伸至漂移区中。可替换地，衬底100可为低掺杂半导体晶片，其被减薄并被提供有高剂量背面注入以形成漏极接触。
[0036]在每一种情形下，包含栅电极116和场板124的每一个沟槽126延伸至毗邻体区和源极区132、134的衬底100中至深度Dt。沟槽126还具有截面宽度Wt。沟槽126的长度在进入图5A的方向上延伸。栅电极116和场板124均由多晶硅制成，并分别通过栅极电介质118和场氧化物136相互绝缘以及与衬底100绝缘。对于这一点，衬底100已根据传统技术被处理，因此在这方面不作进一步描述。
[0037]图5B示出了例如氮氧化物和/或USG (未掺杂的硅酸盐玻璃)的钝化层138形成在衬底100上之后的衬底100。随后将形成在栅电极116和场板124中的金属填充的凹槽的厚度由钝化层138的厚度来限定。因此，栅电极116和场板124的总电阻可通过改变钝化层厚度来调节。例如，对于由USG制成的钝化层138，该厚度可从150nm至400nm变化。在需要非常低的栅极电阻的情形下，也可使用多于两个的栅极指状物110。
[0038]图5C示出了抗蚀剂层140形成在钝化层138上并被图案化以在抗蚀剂140中形成开口 142之后的衬底100。然后通过抗蚀剂140中的开口 142刻蚀底层的钝化层138。钝化层138中的所得到的开口 144的深宽比取决于抗蚀剂140的厚度。凹槽146然后例如通过传统刻蚀形成在栅电极116、场板124和源极区132的顶面(暴露面)中。如本文之前所述的，当凹槽146被填充有金属时，栅电极和/或场板凹槽146的截面积可沿着沟槽长度的特定部分减小以形成电阻器(参见图3)。而且，还如本文之前所述的，凹槽146可被物理地划分成多个间隔开的部分(参见图4)。而且，如本文稍后更详细描述的，由于凹槽146随后被填充有金属，多晶硅中的凹槽146的深度限定总的电阻。在图5C中示出的光刻处理期间可执行对凹槽146的尺寸的这些调整。
[0039]图示出了在体区注入期间的衬底100。可选择体注入剂量以便在体区134中形成良好的P-型接触148，同时在源极区132中也保持足够的η-型掺杂。可形成可选的散射氧化物(图5D中未示出)以避免侧壁注入。体接触注入不必局限于源极焊盘区。即，体接触148也可在器件外围处的栅极滑道110下方被注入以改进器件的阻断能力。而且，由于沟槽126以及由此凹槽146可围绕整个芯片，从而凹槽146防止类似钠的离子进入有源单元场。体注入工艺由图中面向下的箭头表示。
[0040]图5E示出了金属沉积在形成于栅电极116和场板124中的凹槽146中以及沉积在刻蚀穿过源极区132至体区134的开口中之后的衬底100。可使用任何合适的金属或金属合金。例如，可使用Ti / TiN/W。在其它实施例中，可使用TiW。各种其它冶金组合是可能的并落入本文描述的实施例的范围内。金属可例如通过等离子体刻蚀和/或CMP (化学机械抛光)从钝化层138的表面被去除。如果期望更精确地控制栅电极116和场板124的目标电阻，则金属可被凹进。在每一种情形下，由于一些多晶硅被去除并被更导电的金属材料取代，因此形成在沟槽电极116和场板124中的所得到的金属填充的凹槽122共同降低了这些区域的总电阻。还形成了金属源极/体接触150。
[0041]图5F示出了例如BPSG (硼磷硅玻璃)或PSG (磷硅酸玻璃)的层间电介质152形成在钝化层138和金属填充的凹槽122上之后的衬底100。可使用任何合适的传统层间电介质152。
[0042]图5G示出了在抗蚀剂154形成在层间电介质152上且开口 156、158形成在抗蚀剂154中之后的衬底100的两个不同部分。图5G的左手视图示出了待连接至源极金属化层106的器件的一部分(即源极区和体区132、134以及场板124)，并且图5G的右手视图示出了待连接至栅极金属化层104的器件的一部分(即栅电极116)。
[0043]图5H示出了在穿过层间电介质152形成开口 160、162之后与图5G中相同的衬底100的两个部分。开口 160、162可例如通过各向异性刻蚀形成在层间电介质152中，并对应于预先形成在抗蚀剂154中的开口 156、158。在层间电介质开口 160、162形成之后，金属填充的凹槽122的顶面和金属源极/体接触150的顶面被暴露，如图5H所示。
[0044]图51示出了在栅极金属化层104形成在覆盖衬底100的一部分的部分层间电介质152上且与栅极金属化层104相比源极金属化层106形成在覆盖衬底100的不同部分的另一部分层间电介质152上之后与图5G和5H中相同的衬底100的两个部分。分开的栅极和源极金属化层104、106可通过在衬底100上沉积填充层间电介质152中的开口 160、162的金属层来形成。金属层然后通过抗蚀剂进行掩模并被刻蚀。刻蚀工艺将栅极和源极金属化层104、106分开。栅极金属化层104填充延伸至栅电极116中的金属填充的凹槽122的层间电介质152中的开口 162。源极金属化层106类似地填充延伸至场板124中的金属填充的凹槽122和至源极/体接触150的层间电介质152中的开口 160。用金属填充的凹槽122取代多晶娃栅电极116和多晶娃场板124的部分降低了栅电极116和场板124的总电阻。此外，由于金属填充的凹槽122可围绕整个芯片，因此金属填充的凹槽122防止了例如钠的离子进入有源单元场。每一个多晶硅栅电极116通过一个或多个导电通孔120电连接至栅极金属化层104，并且每一个场板124通过一个或多个导电通孔120电连接至源极金属化层106。
[0045]图5A至51中不出的实施例包括与场板124处于同一沟槽126中的栅电极116。在其它实施例中，与场板124相比，栅电极116位于不同的沟槽中。
[0046]图6示出了根据又一个实施例的功率半导体器件的截面图。根据本实施例，与场板124相比，栅电极116布置在不同的沟槽114中。栅电极116通过栅极电介质166与围绕的半导体材料绝缘。场板124通过比栅极电介质166厚的场板电介质168类似地与围绕的半导体材料绝缘。栅极沟槽114和场板沟槽164相互间隔开并延伸至毗邻体区和源极区132、134的衬底100中。一组导电通孔170从源极金属化层104穿过层间电介质152延伸至场板124中的金属填充的凹槽122。这些导电通孔170接触如图6所示的源极区和体区132、134以确保正确的器件操作。不同的一组导电通孔(在图6中看不见)从栅极金属化层104穿过层间电介质152延伸并接触形成在栅电极116中的金属填充的凹槽122。
[0047]如本文之前所述，栅电极和/或场板金属填充的凹槽122的截面积可沿着沟槽长度的特定部分减小以形成电阻器(参见图3)。而且还如本文之前所述，金属填充的凹槽122可物理地划分成多个部分(参见图4)。如本文之前例如关于图5C所述的，对金属填充的凹槽122的尺寸的这些调整可在凹槽光刻处理期间执行。例如，通过沿着一个指状物(条)适当地构造对应的金属填充的凹槽122，可提供电阻器以改进沿着该指状物的开关均匀性。如果在将上覆的栅极金属化层104连接至多晶硅栅电极116的区域和有源区之间的该金属填充的凹槽122的一部分去除，则在去除的凹槽区中间保留的栅极多晶硅实质上作用类似于电阻器。相同的措施可用于场板124中的金属填充的凹槽122。而且，分开的电阻器可集成至该芯片中以在栅极焊盘和芯片区本身之间提供电阻元件。
[0048]图7示出了根据图5A至51中示出的方法制造的功率半导体器件的俯视平面图。多晶娃栅电极116和场板124布置在如根据图5A至51和对应的文字描述的同一沟槽126中。
[0049]图8示出了根据又一个实施例的功率半导体器件的俯视平面图。图8中示出的实施例类似于图1中示出的实施例，然而栅极金属化层104的栅极滑道110的宽度(Wgr)随着栅极滑道从栅极焊盘108进一步向外延伸而增加。以这种方式沿着器件的各侧加宽栅极滑道110抗衡了在栅极滑道110的长度方向上增加的电阻。
[0050]图9以截面图示出了根据再一个实施例的功率半导体器件的两个部分。根据本实施例，场板(如果被提供)布置在与多晶硅栅电极116不同的沟槽中。图9的左手边示出了导电通孔120将源极金属化层106连接至体区和源极区132、134的器件的一部分。图9的右手边示出了导电通孔120将栅极金属化层104连接至布置在多晶硅栅电极116中的金属填充的凹槽122的器件的一部分。
[0051]图10示出了实施为DMOS (双扩散金属氧化物半导体)器件的功率半导体器件的截面图。根据本实施例，DMOS器件的栅极结构为平面的并布置在衬底100的第一表面101上。DMOS器件的体区和源极区132、134布置在第一表面101处。DMOS器件的漏极172布置在衬底100的相反表面103处并通过漂移区174与体区和源极区132、134分开。由此，DMOS器件为垂直器件，因为电流流动方向是在器件的相反表面101、103之间从源极134至漏极172。DMOS器件的平面栅极结构包括通过栅极电介质178与衬底100的第一表面101间隔开的多晶硅栅电极176。如本文之前所述，金属填充的凹槽180形成在平面多晶硅栅电极176中。金属填充的凹槽180沿着多晶硅栅电极176的长度延伸，即进入图10中的页面中，并通过绝缘材料182与源极金属化层106绝缘。
[0052]图11示出了实施为CMOS(互补金属氧化物半导体)器件的功率半导体器件的截面图。根据本实施例，CMOS器件的栅极结构为平面的且布置在衬底100的第一表面101上。源极区134布置在第一表面101的一部分处的体区132中。CMOS器件的漏极172布置在与体区和源极区132、134相同的衬底100的表面101处。漏极172可包括用于降低该界面处的电阻的重掺杂漏极接触区184。漏极172通过横向沟道区186与体区和源极区132、134分开。由此，CMOS器件为横向器件，因为电流流动方向是在器件的同一表面101处从源极134至漏极172。平面栅极结构具有如图10所示的类似的构造，然而源极和漏极金属化层106、188布置在器件的相同侧并通过绝缘材料182与多晶硅栅电极176绝缘。形成在平面多晶硅栅电极176中的金属填充的凹槽180在图11中看不见的一个平面中接触栅极金属化层104。
[0053]图12示出了根据再一个实施例的功率半导体器件的俯视平面图。图12中示出的实施例类似于图1中示出的实施例，然而形成在多晶硅栅电极116中的金属填充的凹槽122沿着仅位于器件的有源区，即仅位于图12中的源极金属化层106下方的沟槽114的长度延伸。因此，根据本实施例，金属填充的凹槽122与接触栅电极116的最近的导电通孔120间隔开了距离Dmv。如果栅电极116的多晶硅掺杂足够低，则在金属填充的凹槽122和接触栅电极116的导电通孔120之间可提供足够低的集成栅极电阻。
[0054]如本文使用的例如“相同”、“匹配”的术语旨在表示等同、几乎等同或近似，以便考虑到一些合理量的变动而不脱离本发明的精神。术语“恒定”表示不变化或改变，或者表示再次轻微地变化或改变以便考虑到一些合理量的变动而不脱离本发明的精神。而且，例如“第一”、“第二”等的术语用于描述各个元件、区域、部分等，且也并非旨在是限制性的。在整个描述中，类似的术语指的是类似的元件。
[0055]如本文使用的，术语“具有”、“包含”、“包括”、“含有”等的术语为表示陈述的元件或特征的存在，但不排除另外的元件或特征的开放式术语。冠词“一”、“一个”和“该”旨在包括复数和单数，除非本文另外清楚地指示。
[0056]应理解本文描述的各个实施例的特征可相互组合，除非另外特别指出。
[0057]虽然本文已经示出和描述了特定实施例，但本领域技术人员应理解的是，在不脱离本发明的范围的情况下可用多种替换和/或等效实施例代替示出和描述的特定实施例。本申请旨在涵盖本文讨论的特定实施例的任何改编或变型。因此，本发明旨在仅由权利要求和其等价物来限定。
【权利要求】
1.一种半导体器件，包括: 半导体衬底； 衬底中的第一导电类型的体区； 毗邻体区的与第一导电类型相反的第二导电类型的源极区； 延伸至毗邻源极区和体区的衬底中的沟槽，该沟槽包含与衬底绝缘的多晶硅栅电极； 衬底上的介电层； 位于介电层上并覆盖衬底的一部分的栅极金属化层； 位于介电层上并电连接至源极区的源极金属化层，该源极金属化层与栅极金属化层间隔开且与栅极金属化层相比，源极金属化层覆盖衬底的不同部分；以及 位于多晶硅栅电极中并电连接至栅极金属化层的金属填充的凹槽，该金属填充的凹槽沿着源极金属化层的至少一部分下方的沟槽的长度延伸。
2.根据权利要求1所述的半导体器件，其中金属填充的凹槽的截面积在金属填充的凹槽的长度的一部分上减小使得由具有减小的截面积的金属填充的凹槽的该部分形成电阻器。
3.根据权利要求1所述的半导体器件，其中金属填充的凹槽从沟槽的第一末端至沟槽的相反的第二末端连续地延伸，且其中金属填充的凹槽在沟槽的第一和第二末端处电连接至栅极金属化层。
4.根据权利要求1所述的半导体器件，其中金属填充的凹槽在金属填充的凹槽的长度上被中断至少一次使得金属填 充的凹槽包括在沟槽中间隔开的至少两个不同的部分。
5.根据权利要求1所述的半导体器件，其中金属填充的凹槽使用钛、氮化钛和钨填充。
6.根据权利要求1所述的半导体器件，进一步包括: 延伸至毗邻源极区和体区的衬底中并与具有多晶硅栅电极的沟槽间隔开的另外的沟槽，该另外的沟槽包含与衬底绝缘的多晶硅场板；以及 位于多晶硅场板中并电连接至源极金属化层的另外的金属填充的凹槽。
7.根据权利要求6所述的半导体器件，其中多晶硅场板中的所述另外的金属填充的凹槽沿着栅极金属化层的至少一部分下方的所述另外的沟槽的长度延伸。
8.根据权利要求1所述的半导体器件，进一步包括: 与多晶娃栅电极位于同一沟槽中的多晶娃场板，该多晶娃场板与衬底和多晶娃栅电极绝缘；以及 位于多晶硅场板中并电连接至源极金属化层的另外的金属填充的凹槽。
9.根据权利要求8所述的半导体器件，其中多晶硅场板中的所述另外的金属填充的凹槽沿着栅极金属化层的至少一部分下方的沟槽的长度延伸。
10.根据权利要求1所述的半导体器件，其中半导体衬底包括第二导电类型的外延层且半导体器件进一步包括布置在外延层中的第二导电类型的漂移区，且其中沟槽延伸至漂移区中。
11.根据权利要求1所述的半导体器件，其中金属填充的凹槽沿着仅位于半导体器件的有源区中的沟槽的长度延伸。
12.—种半导体器件，包括: 半导体衬底；衬底中的第一导电类型的体区； 毗邻体区的与第一导电类型相反的第二导电类型的源极区； 相互间隔开并平行延伸至毗邻源极区和体区的衬底中的多个沟槽，每一个沟槽包含与衬底绝缘的多晶硅栅电极； 衬底上的介电层； 具有位于介电层上的栅极焊盘并覆盖衬底的一部分的栅极金属化层； 位于介电层上并电连接至源极区的源极金属化层，该源极金属化层与栅极金属化层间隔开且与栅极金属化层相比，源极金属化层覆盖衬底的不同部分；以及 位于每一个多晶娃栅电极中并电连接至栅极金属化层的金属填充的凹槽，每一个金属填充的凹槽沿着源极金属化层的至少一部分下方的沟槽的长度延伸。
13.根据权利要求12所述的半导体器件，其中布置成离栅极焊盘较远的多晶硅栅电极与布置成离栅极焊盘较近的多晶硅栅电极相比具有较大的截面积。
14.根据权利要求12所述的半导体器件，进一步包括: 延伸至毗邻源极区和体区的衬底中并与具有多晶硅栅电极的沟槽间隔开的另外的多个沟槽，所述另外的沟槽包含与衬底绝缘的多晶硅场板；以及 位于多晶硅场板中并电连接至源极金属化层的另外的金属填充的凹槽。
15.根据权利要求12所述的半导体器件，进一步包括: 与多晶硅栅电极位于相同沟槽中的多晶硅场板，所述多晶硅场板与衬底和多晶硅栅电极绝缘；以及 位于多晶硅场板中并电连接至源极金属化层的另外的金属填充的凹槽。
16.一种半导体器件，包括: 半导体衬底； 衬底中的第一导电类型的第一半导体区； 毗邻第一半导体区的与第一导电类型相反的第二导电类型的第二半导体区； 延伸至毗邻第一和第二半导体区的衬底中的沟槽，该沟槽包含与衬底绝缘的多晶硅电极； 衬底上的介电层； 位于介电层上并覆盖衬底的一部分的第一金属化层； 位于介电层上并电连接至第二区的第二金属化层，该第二金属化层与第一金属化层间隔开，且与第一金属化层相比，第二金属化层覆盖衬底的不同部分；以及 位于多晶硅电极中并电连接至第一金属化层的金属填充的凹槽，该金属填充的凹槽沿着第二金属化层的至少一部分下方的沟槽的长度延伸。
17.根据权利要求16所述的半导体器件，进一步包括: 延伸至毗邻第一和第二半导体区的衬底中并与具有多晶硅电极的沟槽间隔开的另外的沟槽，该另外的沟槽包含与衬底绝缘的多晶硅场板；以及 位于多晶硅场板中并电连接至第二金属化层的另外的金属填充的凹槽。
18.根据权利 要求16所述的半导体器件，进一步包括: 与多晶硅电极位于同一沟槽中的多晶硅场板，该多晶硅场板与衬底和多晶硅电极绝缘；以及位于多晶硅场板中并电连接至第二金属化层的另外的金属填充的凹槽。
19.根据权利要求16所述的半导体器件，其中半导体衬底包括第二导电类型的外延层，且半导体器件进一步包括布置在外延层中的第二导电类型的漂移区，且其中沟槽延伸至漂移区中。
20.一种制造半导体器件的方法，包括: 形成延伸至半导体衬底中的沟槽和在沟槽中的与衬底绝缘的多晶硅栅电极； 形成毗邻沟槽的衬底中的第一导电类型的体区和毗邻体区和沟槽的与第一导电类型相反的第二导电类型的源极区； 在衬底上形成介电层； 在介电层上形成覆盖衬底的一部分的栅极金属化层和在介电层上形成电连接至源极区的源极金属化层，源极金属化层与栅极金属化层间隔开且与栅极金属化层相比，源极金属化层覆盖衬底的不同部分；以及 在多晶硅栅电极中形成电连接至栅极金属化层的金属填充的凹槽，该金属填充的凹槽沿着源极金属化层的至少一部分下方的沟槽的长度延伸。
21.根据权利要求20所述的方法，其中在多晶硅栅电极中形成金属填充的凹槽包括: 在介电层以及栅极和源极金属化层形成之前，在衬底上形成钝化层； 在布置在多晶硅栅电极上的钝化层的一部分中形成开口，该开口沿着多晶硅栅电极的长度延伸并具有比多晶硅栅电极小的宽度； 穿过钝化层中的开口将凹槽刻蚀至多晶硅栅电极中；以及 使用金属填充该凹槽。
22.根据权利要求20所述的方法，其中通过下述将源极金属化层电连接至源极区且将金属填充的凹槽电连接至栅极金属化层区: 形成穿过介电层至金属填充的凹槽的第一组开口和穿过介电层至源极区的第二组开Π ； 填充第一和第二组开口并使用金属覆盖介电层；以及 分开金属以在介电层上形成栅极金属化层和在第一组开口中形成将栅极金属化层连接至金属填充的凹槽的导电通孔，以及在介电层上形成源极金属化层和在第二组开口中形成将源极金属化层连接至源极区的导电通孔。
23.根据权利要求20所述的方法，进一步包括使金属填充的凹槽在金属填充的凹槽的长度上中断至少一次使得金属填充的凹槽包括在沟槽中间隔开的至少两个不同的部分。
24.根据权利要求20所述的方法，进一步包括: 形成延伸至毗邻源极区和体区的衬底中并与具有多晶硅栅电极的沟槽间隔开的另外的沟槽； 在所述另外的沟槽中形成与衬底绝缘的多晶硅场板；以及 在多晶硅场板中形成电连接至源极金属化层的另外的金属填充的凹槽。
25.根据权利要求20所述的方法，进一步包括: 在与多晶硅栅电极相同的沟槽中形成多晶硅场板，该多晶硅场板与衬底和多晶硅栅电极绝缘；以及 在多晶硅场板中形成电连接 至源极金属化层的另外的金属填充的凹槽。
26.一种半导体器件，包括 半导体衬底； 衬底中的第一导电类型的体区； 毗邻体区的与第一导电类型相反的第二导电类型的源极区； 与源极区间隔开的第二导电类型的漏极区；以及 衬底上的平面栅极结构，该平面栅极结构包括与衬底绝缘的多晶硅栅电极和在多晶硅栅电极中的金属填充的凹槽，该金属填充的凹槽沿着多晶硅栅电极的长度延伸。
【文档编号】H01L29/78GK103811555SQ201310717033
【公开日】2014年5月21日 申请日期:2013年11月8日 优先权日:2012年11月9日
【发明者】O·布兰克, R·西米尼克, L·J·叶 申请人:英飞凌科技奥地利有限公司