导电金属互联线及其制备方法
【专利摘要】本发明提供了一种导电金属互联线，包括交互往复沉积于衬底上的至少一层导电金属膜层和至少一层厚度为纳米量级的高熔点金属膜层；所述至少一层导电金属膜层的厚度和所述至少一层高熔点金属膜层的厚度的总和为预先设定的厚度。本发明所述的导电金属互联线及其制备方法，周期性往复沉积至少一层导电金属膜层和至少一层厚度为纳米量级的高熔点金属膜层，沉积适当厚度的高熔点金属膜层可以大量吸收导电金属膜层中的应力，使导电金属膜层中的应力得到释放，有效抑制了小丘现象的发生，同时也限制了导电金属晶粒的过分长大，进而降低整个膜层的表面粗糙度，通过这种沉积方法沉积制备的导电金属互联线性能良好，符合大规模生产应用要求。
【专利说明】导电金属互联线及其制备方法
【技术领域】
[0001]本发明涉及金属互联线制备领域，尤其涉及一种导电金属互联线及其制备方法。【背景技术】
[0002]随着平板显示技术的发展,OLED (Organic Light-Emitting Diode有机电激发光二极管)技术已经逐渐成熟，大尺寸OLED技术已经成为各面板厂商竞争的焦点。若采用传统的Al (铝)制程制作金属互联线已经无法满足其信号传输要求。纯铝作为金属互联线，因其具有较低的电阻率，可应用在大尺寸半导体显示领域，但由于其本身热膨胀系数大、与基板不匹配、熔点低，其作为金属互联线在溅射制作过程中会产生严重的Hillock (小丘)现象，在实际应用中会因其栅极与漏极、漏极与其引线的短路缺陷，并且薄膜晶粒容易生长的过分粗大，会进一步导致表面粗糙度增大，影像背板性能。
[0003]目前常采用的解决办法是通过合金化在纯铝中掺入少量的Nd (钕)、Zr (锆)、Ti(钛)、Ta (钽)、Si (硅)、Sc (钪)、Cu (铜)等合金元素，并在Al膜表面沉积一层高熔点金属，来抑制Hillock现象的产生。例如，如图1所示，在基板100上先沉积Al-Nd合金层101，再沉积Mo (钥)层102。但是合金化后的铝合金导电性能下降，也就失去了适用纯铝作为互联线的意义，且这种方法也只适用于沉积制作厚度较小的金属互联线，不适用于纯铝。
[0004]平板显示器背板中的金属互联线普遍使用铝(Al)及铝合金材料制作，金属互联线
厚度一般控制在3000A (埃)以下，要制作3000A以上及更厚的符合要求的纯铝金属互联线还存在很多问题，在大规模生产应用方面还存在诸多限制，
【发明内容】
[0005]本发明的主要目的在于提供一种导电金属互联线及其制备方法，以抑制Hillock现象的发生，同时也限制了金属晶粒的过分长大，进而降低整个膜层的表面粗糙度。
[0006]为了达到上述目的，本发明提供了一种导电金属互联线，包括交互往复沉积于衬底上的至少一层导电金属膜层和至少一层厚度为纳米量级的高熔点金属膜层；
[0007]所述至少一层导电金属膜层的厚度和所述至少一层高熔点金属膜层的厚度的总和为预先设定的厚度。
[0008]实施时，所述导电金属膜层由招Al、铜Cu、金Au、银Ag、钼Pt或以上导电金属的合金制成；
[0009]所述高熔点金属膜层由钥Mo、钽Ta、铬Cr、钛Ti或钥银合金制成。
[0010]实施时，所述导电金属膜层的晶体结构和所述高熔点金属膜层的晶体结构不同；所述导电金属膜层的晶体和所述高熔点金属膜层的晶体为FCC面心立方晶体、BCC体心立方晶体或HCP密排六方晶体。
[0011]实施时，所述导电金属膜层由Al制成，所述高熔点金属膜层由钥Mo制成；
[0012]所述导电金属膜层的厚度为10?3000 A ,所述高熔点金属膜层的厚度为IO?IOOOAo
[0013]本发明还提供了一种导电金属互联线的制备方法，包括:
[0014]在衬底表面交互往复沉积至少一层导电金属膜层和至少一层厚度为纳米量级的高熔点金属膜层，直至所述至少一层的导电金属膜层的厚度和所述至少一层高熔点金属膜层的厚度之和达到预先设定的厚度。
[0015]实施时，所述导电金属膜层由招Al、铜Cu、金Au、银Ag、钼Pt或以上导电金属的合金制成；
[0016]所述高熔点金属膜层由钥Mo、钽Ta、铬Cr、钛Ti或钥铌合金制成。
[0017]实施时，所述导电金属膜层的晶体结构和所述高熔点金属膜层的晶体结构不同；所述导电金属膜层的晶体和所述高熔点金属膜层的晶体为FCC面心立方晶体、BCC体心立方晶体或HCP密排六方晶体。
[0018]实施时，所述导电金属膜层由Al制成，所述高熔点金属膜层由钥Mo制成；
[0019]所述导电金属膜层的厚度为10?3000 A，所述高熔点金属膜层的厚度为
IO?1000 A。
[0020]与现有技术相比，本发明所述的导电金属互联线及其制备方法，通过周期性往复沉积至少一层一定厚度的导电金属膜层和至少一层厚度为纳米量级的高熔点金属膜层，形成一种往复堆叠结构，沉积适当厚度的高熔点金属膜层可以有效吸收导电金属膜层中的应力，使导电金属膜层中的应力得到释放，有效抑制了 Hillock现象的发生，同时也限制了导电金属晶粒的过分长大，进而降低整个膜层的表面粗糙度，通过这种沉积方法沉积制备的导电金属互联线性能良好，符合大规模生产应用要求。
【专利附图】
【附图说明】
[0021]图1是采用传统的Al制程制作金属互联线的结构示意图；
[0022]图2是采用本发明所述的在平板显示器背板中制备纯铝金属互联线的方法制备的纯铝金属互联线的一实施例的结构示意图；
[0023]图3是采用本发明所述的在平板显示器背板中制备纯铝金属互联线的方法制备的纯铝金属互联线的另一实施例的结构示意图。
【具体实施方式】
[0024]本发明提供一种导电金属互联线及其制备方法，应用于平板显示器背板中，也可以限制导电金属晶粒的过分长大，进而降低整个膜层的表面粗糙度，提高平板显示器背板上TFT(Thin Film Transistor,薄膜场效应晶体管)各层接触特性，防止短路缺陷的产生。通过本发明提供的导电金属互联线的制备方法，可以使制作的导电金属互联线性能良好，符合大规模生产应用要求。
[0025]在半导体显示领域，作为传输导线的金属互联线，电阻应尽量小。要提高金属互联线的传输性能，要么使用电阻率更低的材料，要么增加金属互联线的横截面积，当导线线宽有限定时，为获得良好的传输性能，则只能增加金属导线的厚度。如果采用传统方法只是简单增加金属互联线的厚度，则会发生较为严重的Hillock缺陷，在应用中会引起栅极与源极、漏极及其引线的短路缺陷，并且表面粗糙度很大的导线作为栅极也会使GI (GateInsulator，栅氧化)层的表面粗糙度变大，导致与Active (有源)层的接触变差，最终影响TFT性能。在大尺寸、高ppi (Pixels per inch,每平方英寸的像素个数)0LED、IXD (LiquidCrystal Display，液晶显示器)背板制作过程中，纯铝金属互联线的厚度要求都已达到6000A,如果继续使用传统方法沉积就会出现严重的Hillock现象出现和表面粗糙度过大的问题。
[0026]本发明实施例所述的制备导电金属互联线的方法，应用于平板显示器背板中，包括:在衬底表面交互往复沉积至少一层导电金属膜层和至少一层厚度为纳米量级的高熔点金属膜层，直至所述至少一层的导电金属膜层的厚度和所述至少一层高熔点金属膜层的厚度之和达到预先设定的厚度。
[0027]例如，所述导电金属膜层由Al (铝)、Cu (铜)、Au (金)、Ag (银)、Pt (钼)或以上导电金属的合金制成；
[0028]所述高熔点金属膜层由Mo (钥)、Ta (钽)、Cr (铬)、Ti (钛)或钥铌(MoNb)合金制成。
[0029]在具体实施时，所述导电金属膜层的晶体结构和所述高熔点金属膜层的晶体结构不同，以抑制Al晶粒的长大，降低金属互连线的表面粗糙度。所述导电金属膜层的晶体和所述高熔点金属膜层的晶体可以为FCC (面心立方)晶体、BCC (体心立方)晶体或HCP (密排六方)晶体。
[0030]例如，在一具体实施例中，导电金属膜层的晶体为FCC晶体，高熔点金属膜层的晶体为BCC晶体。
[0031]优选的，所述导电金属膜层由Al制成，所述高熔点金属膜层由Mo制成；
[0032]所述导电金属膜层的厚度为10?3000 A ,所述高熔点金属膜层的厚度为
IO?1000 A。
[0033]本发明提供了一种导电金属互联线，包括交互往复沉积于衬底上的至少一层导电金属膜层和至少一层厚度为纳米量级的高熔点金属膜层；
[0034]所述至少一层导电金属膜层的厚度和所述至少一层高熔点金属膜层的厚度的总和为预先设定的厚度。
[0035]所述导电金属膜层由Al (招)、Cu (铜)、Au (金)、Ag (银)、Pt (钼)或以上导电金属的合金制成；
[0036]所述高熔点金属膜层由Mo (钥)、Ta (钽)、Cr (铬)、Ti (钛)或钥铌(MoNb)合金制成。
[0037]在具体实施时，所述导电金属膜层的晶体结构和所述高熔点金属膜层的晶体结构不同，以抑制Al晶粒的长大，降低金属互连线的表面粗糙度。所述导电金属膜层的晶体和所述高熔点金属膜层的晶体可以为FCC (面心立方)晶体、BCC (体心立方)晶体或HCP (密排六方)晶体。例如，在一具体实施例中，导电金属膜层的晶体为FCC晶体，高熔点金属膜层的晶体为BCC晶体。
[0038]优选的，所述导电金属膜层由Al制成，所述高熔点金属膜层由Mo制成；
[0039]所述导电金属膜层的厚度为10?3000 A，所述高熔点金属膜层的厚度为IO?100A。
[0040]如图2所示，在一优选的实施例中，在衬底100上通过PVD (Physical VaporDeposition,物理气相沉积)、CVD (Chemical Vapor Deposition,化学气相沉积)或化学镀方式依次沉积纯Al膜层101、Mo膜层102、纯Al膜层103、Mo膜层104、纯Al膜层105、Mo膜层106、纯Al膜层107、Mo膜层108、纯Al膜层109、Mo膜层110、纯Al膜层lll、Mo膜层
112；
[0041]纯Al膜层101的厚度为1000 A; Mo膜层102的厚度为100 A;
[0042]纯Al膜层103的厚度为1000 A; Mo膜层104的厚度为100 A；
[0043]纯Al膜层105的厚度为1000 A; Mo膜层106的厚度为100 A；
[0044]纯Al膜层107的厚度为1000 A； Mo膜层108的厚度为100 A；
[0045]纯Al膜层109的厚度为1000 A； Mo膜层110的厚度为100 A；
[0046]纯Al膜层111的厚度为1000 A； Mo膜层112的厚度为600 A;
[0047]各纯Al膜层的厚度之和为6000 A, Mo膜层总厚度为1100 A;
[0048]由于Mo膜层的阻隔，各层Al膜层会重新形核，生长，形成Al晶粒尺寸均匀，表面粗糙度低的膜层。整个膜层中的Mo膜层则起到吸收应力，抑制Hillock产生的作用。
[0049]在制备附图2所示的膜层结构时，还可根据实际情况选择适当的厚度比和交替往复沉积次数来制备符合设计要求性能优良的纯铝金属互联线。
[0050]在具体实施时，如图3所示，也可以在衬底100上先通过PVD、CVD或化学镀方式沉积高熔点金属膜层101，再沉积纯Al膜层102，再依次沉积高熔点金属膜层103、纯Al膜层104、高熔点金属膜层105、纯Al膜层106、高熔点金属膜层107、纯Al膜层108、高熔点金属膜层109、纯Al膜层110和高熔点金属膜层111。本发明实施例所述的纯铝金属互联线的制备方法，通过周期性往复沉积一定厚度的Al膜层和厚度为纳米量级的Mo膜层，形成一种往复堆叠结构，沉积适当厚度的的高熔点金属可以完全吸收导电金属膜层中的应力，使Al膜层中的应力得到释放，有效抑制了 Hillock现象的发生，同时也限制了 Al晶粒的过分长大，进而降低整个膜层的表面粗糙度，通过这种沉积方法沉积制备的Al互联线性能良好，符合大规模生产应用要求。
[0051]以上所述是本发明的优选实施方式，应当指出，对于本【技术领域】的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【权利要求】
1.一种导电金属互联线，其特征在于，包括交互往复沉积于衬底上的至少一层导电金属膜层和至少一层厚度为纳米量级的高熔点金属膜层； 所述至少一层导电金属膜层的厚度和所述至少一层高熔点金属膜层的厚度的总和为预先设定的厚度。
2.如权利要求1所述的导电金属互联线，其特征在于，所述导电金属膜层由铝Al、铜Cu、金Au、银Ag、钼Pt或以上导电金属的合金制成； 所述高熔点金属膜层由钥Mo、钽Ta、铬Cr、钛Ti或钥铌合金制成。
3.如权利要求1所述的导电金属互联线，其特征在于，所述导电金属膜层的晶体结构和所述高熔点金属膜层的晶体结构不同； 所述导电金属膜层的晶体和所述高熔点金属膜层的晶体为FCC面心立方晶体、BCC体心立方晶体或HCP密排六方晶体。
4.如权利要求1或3所述的导电金属互联线，其特征在于，所述导电金属膜层由Al制成，所述高熔点金属膜层由钥Mo制成； 所述导电金属膜层的厚度为10?3000人，所述高熔点金属膜层的厚度为IO?1000 A。
5.一种导电金属互联线的制备方法，其特征在于，包括: 在衬底表面交互往复沉积至少一层导电金属膜层和至少一层厚度为纳米量级的高熔点金属膜层，直至所述至少一层的导电金属膜层的厚度和所述至少一层高熔点金属膜层的厚度之和达到预先设定的厚度。
6.如权利要求5所述的导电金属互联线的制备方法，其特征在于， 所述导电金属膜层由铝Al、铜Cu、金Au、银Ag、钼Pt或以上导电金属的合金制成； 所述高熔点金属膜层由钥Mo、钽Ta、铬Cr、钛Ti或钥铌合金制成。
7.如权利要求5所述的导电金属互联线的制备方法，其特征在于， 所述导电金属膜层的晶体结构和所述高熔点金属膜层的晶体结构不同； 所述导电金属膜层的晶体和所述高熔点金属膜层的晶体为FCC面心立方晶体、BCC体心立方晶体或HCP密排六方晶体。
8.如权利要求5或7所述的导电金属互联线的制备方法，其特征在于，所述导电金属膜层由Al制成，所述高熔点金属膜层由钥Mo制成； 所述导电金属膜层的厚度力10-3000 A ,所述高熔点金属膜层的厚度为IO?1000 A。
【文档编号】H01L21/768GK103715171SQ201310722431
【公开日】2014年4月9日 申请日期:2013年12月24日 优先权日:2013年12月24日
【发明者】赵策, 姜春生, 袁广才 申请人:京东方科技集团股份有限公司