精密多晶硅电阻器的制造方法

精密多晶硅电阻器的制造方法
【专利摘要】使用替换金属栅极(RMG)工艺提供用于与金属栅极晶体管并排创建精密多晶硅电阻器的机会。在形成牺牲多晶硅栅极期间，多晶硅电阻器也可以从相同多晶硅膜形成。可以略微凹陷多晶硅电阻器，使得保护绝缘层可以在用金属栅极随后替换牺牲栅极期间覆盖电阻器。使用这样的工艺来制作的精密多晶硅电阻器的最终结构比为具有金属栅极晶体管的集成电路提供金属电阻器的现有结构更紧凑并且复杂性更少。另外，可以通过向多晶硅膜注入掺杂物、调整多晶硅膜厚度或者二者来自由调节精密多晶硅电阻器至具有所需薄片电阻。
【专利说明】精密多晶硅电阻器

【技术领域】
[0001] 本公开内容涉及制作集成电路晶体管，并且具体地，涉及使用替换金属栅极工艺 来制作的器件。

【背景技术】
[0002] 集成电路芯片通常包括电路设计者可以访问的用于由芯片上的各种器件使用的 精密电阻器。例如可能需要电阻器来调节在芯片上供应的功率，或者来满足用于可能需要 某些输入或者输出阻抗的通信功能的阻抗匹配要求。以往，在晶体管栅极由多晶硅制成时， 图案化精密电阻器作为多晶硅掩膜层的一部分是简单直接的，由此集成电阻器的制作与有 源器件的制作。
[0003] 随着金属栅极晶体管的开发，已经出现在适合用作晶体管栅极的金属与适合用作 精密金属电阻器的金属之间的不兼容。例如常用于金属栅极的铝缺乏精密金属电阻器需要 的电阻率。已经替代为诸如氮化钽（TaN)、钨（W)、氮化钛（TiN)、铝化钛（A1N)或者具有相 似功函数的其它金属之类的材料以形成集成电阻器。然而在材料性质不可互换时，沉积和 图案化精密电阻器作为金属栅极掩膜层的一部分一般是不可行的。从这样的金属构建电阻 器的缺点是使用这些附加材料需要额外设备和工艺步骤，并且一般增加半导体制造工艺的 复杂性并且因此增加半导体制造工艺的成本。一般希望从在用于金属栅极晶体管的现有工 艺流程中已经可用的材料制作精密电阻器。


【发明内容】

[0004] 使用替换金属栅极（RMG)工艺提供用于与金属栅极晶体管并排创建精密多晶硅 电阻器的机会。这一机会之所以存在是因为初始地形成牺牲多晶硅栅极，并且然后用金属 栅极替换它。因此，在形成牺牲多晶硅栅极期间，多晶硅电阻器也可以从相同多晶硅膜形 成。取代在平坦表面上沉积多晶硅的平坦掩盖层，可以略微凹陷在多晶硅电阻器的所需位 置以下的浅沟槽隔离（STI)氧化物，并且保形多晶硅沉积遵循STI氧化物的凹陷轮廓。这一 凹陷允许用于保护绝缘层的空间在用金属栅极随后替换牺牲多晶硅栅极期间覆盖电阻器。 最终精密多晶硅电阻器结构（图2)比为具有金属栅极晶体管的集成电路提供金属电阻器 的现有结构（图1)更紧凑并且复杂性更少。
[0005] 可以通过向多晶硅膜注入掺杂物、调整多晶硅膜厚度或者二者来调节精密多晶硅 电阻器至具有所需薄片电阻（sheet resistance)。由于多晶硅栅极是牺牲的，所以即使可 能有具体厚度要求（例如在多晶硅厚度约束RMG工艺的情况下），也可以布置掺杂栅极以 便与指定的薄片电阻匹配。与金属栅极晶体管相邻的精密多晶硅电阻器结构除了多晶硅电 阻器本身之外还可以包括：在硅衬底中形成的延伸隔离场，隔离场用相对于硅衬底的上表 面凹陷的氧化物填充；覆盖多晶硅电阻器并且与多晶硅电阻器接触的绝缘材料；层间电介 质；以及穿透层间电介质以在金属-多晶硅结处与多晶硅电阻器发生欧姆接触的一个或者 多个金属塞。

【专利附图】

【附图说明】
[0006] 在附图中，相同标号标识相似元件。未必按比例绘制附图中的元件的尺寸和相对 位置。
[0007] 图1是根据现有技术的与金属电阻器相邻的成对的RMG晶体管的侧视图，该金属 电阻器形成于不同层中、通过氧化物阻挡层与RMG晶体管坚直分离。
[0008] 图2是如本文描述的与精密多晶硅电阻器相邻的完成的RMG器件的侧视图。
[0009] 图3是示出在形成与图2中所示与精密多晶硅电阻器相邻的RMG晶体管时的基本 步骤的高级工艺流程图。
[0010] 图4A是示出可以用来形成凹陷隔离场的工艺步骤序列的工艺流程图。
[0011] 图4B是示出图4A中描述的步骤形成的隔离区域的侧视图。
[0012] 图5是示出如本文描述的在隔离沟槽和凹陷隔离场二者之上保形沉积的多晶硅 膜的侧视图。
[0013] 图6A是示出可以用来图案化多晶硅膜并且形成如图6B中所示外延结的工艺步骤 序列的工艺流程图。
[0014] 图6B是图6A中所示工艺流程形成的器件轮廓的侧视图，其中已经形成牺牲多晶 硅栅极、精密多晶硅电阻器和外延结。
[0015] 图7A是示出可以用来形成替换金属栅极和电接触以访问RMG晶体管和精密多晶 硅电阻器的工艺步骤序列的工艺流程图。
[0016] 图7B是本文描述的工艺流程形成的完整器件轮廓的侧视图。

【具体实施方式】
[0017] 在以下描述中，阐述某些具体细节以便提供对公开的主题内容的各种方面的透彻 理解。然而无这些具体细节仍然可以实现公开的主题内容。在一些实例中，尚未具体描述 包括本文公开的主题内容的实施例的公知结构和半导体处理方法以免模糊本公开内容的 其它方面的描述。
[0018] 除非上下文另有要求，贯穿说明书和所附权利要求，字眼"包括（comprise) "及其 变化，诸如"包括（comprises) "和"包括（comprising) "将在开放、包含意义上加以解释， 也就是解释为"包括但不限于"。
[0019] 贯穿说明书对绝缘材料或者半传导材料的引用可以包括除了用来举例说明呈现 的晶体管器件的具体实施例的材料之外的各种材料。不应狭义解释术语"外延硅化合物"使 外延生长的结构例如限于Si或者SiGe，但是实际上，广义解释术语"外延硅化合物"覆盖可 以从晶体硅表面外延生长的任何化合物。
[0020] 贯穿说明书对用于沉积氮化硅、二氧化硅、金属或者相似材料的常规薄膜沉积技 术的引用包括诸如化学气相沉积（CVD)、低压化学气相沉积（LPCVD)、金属有机化学气相沉 积（M0CVD)、等离子体增强化学气相沉积（PECVD)、等离子体气相沉积（PVD)、原子层沉积 (ALD)、分子束外延（MBE)、电镀、无电镀等这样的工艺。本文参照这样的工艺的示例描述具 体实施例。然而本公开内容和对某些沉积技术的引用不应限于描述的沉积技术。例如在一 些境况中，可以备选地使用PVD来完成引用CVD的描述，或者可以备选地使用无电镀来实现 指定电镀的描述。另外，对常规薄膜形成技术的引用可以包括原位生长膜。例如在一些实 施例中，可以通过在受热室中使硅表面暴露于氧气或者潮气来实现控制氧化物生长至所需 厚度。
[0021] 贯穿说明书对半导体制作领域已知的用于图案化各种薄膜的常规光刻技术的引 用包括涉及到光刻胶的旋涂-曝光-显影工艺序列。这样的光刻序列需要在光刻胶上旋 涂、通过图案化的掩膜使光刻胶的区域暴露于紫外线并且显影掉光刻胶的暴露（或者备选 地未暴露）区域，由此向光刻胶传送正或者负掩膜图案。光刻胶掩膜然后可以用来将掩膜 图案蚀刻到一个或者多个下面的膜中。通常，如果后续蚀刻相对浅，则光刻胶掩膜有效，这 是因为可能在蚀刻工艺期间消耗光刻胶。否则，光刻胶可以用来图案化硬掩膜，该硬掩膜又 可以用来图案化更厚的下面的膜。
[0022] 贯穿说明书对半导体制作领域已知的用于选择性去除多晶硅、氮化硅、二氧化硅、 金属、光刻胶、聚酰亚胺或者相似材料的常规蚀刻技术的引用包括诸如湿法化学蚀刻、反应 离子（等离子体）蚀刻（RIE)、清洗、湿法清理、预清理、喷射清理、化学机械平坦化（CMP)等 这样的工艺。本文参照这样的工艺的示例描述具体实施例。然而本公开内容和对某些沉积 技术的引用不应限于描述的沉积技术。在一些实例中，两种这样的技术可以可互换。例如 剥离光刻胶可能需要在湿法化学浴器中浸渍样本或者备选地向样本上直接喷射湿化学剂。
[0023] 贯穿说明书对"一个实施例"或者"一实施例"的引用意味着结合该实施例描述的 特定特征、结构或者特性包含于至少一个实施例中。因此，短语"在一个实施例中"或者"在 一实施例中"在贯穿说明书的各处的出现未必都指代相同方面。另外，可以在本公开内容的 一个或者多个方面中以任何适当方式组合特定特征、结构或者特性。
[0024] 在说明书中使用术语"与......相邻"意味着描述并排配置，这有别于其中集成 电路部件在分离层中相互分离的配置。
[0025] 贯穿说明书使用术语"栅极"或者"栅极结构"可以共同指代栅极及其关联结构部 分，这些关联结构部分包括栅极电介质、侧壁间隔物并且在一些情况下包括栅极接触。
[0026] 本文参照已经产生的RMG结构的示例描述具体实施例、如本文所用术语"替换金 属栅极（RMG)"和"牺牲栅极"包括这一类型的所有结构并且含义为广义的。除非具体指出， 本公开内容和对某些材料、尺度以及处理步骤的细节和排序的引用为举例而不应限于所示 公开内容和引用。
[0027] 在图中，相同标号标识相似特征或者元件。未必按比例绘制图中的特征的尺寸和 相对位置。
[0028] 图1示出硅衬底90,在该硅衬底中根据常规结构和方法在金属电阻器96附近分别 构建成对的金属栅极晶体管92和94。用绝缘材料（诸如二氧化硅）填充的隔离沟槽98用 于隔离有源器件，而也用二氧化硅填充的延伸隔离场100位于金属电阻器96下面。所示的 截面切口（cross-section cut)截断去往金属电阻器96的接触102和104。金属电阻器96 可以由金属（诸如TiN、TiAl、TaN或者WSi)制成。示出金属栅极晶体管92为PFET (正场 效应晶体管），其中截面切口截断去往正源极108的示例接触106。金属栅极晶体管92具 有包括铝核心109的金属栅极107。示出金属栅极晶体管94为NFET(负场效应晶体管）， 其中截面切口截断去往金属栅极112的示例接触110。金属栅极112包括铝核心114。
[0029] 示例接触106和110可以例如由钨制成。示出示例接触106耦合到钨塞116。示 出三个其它钨塞118、120和122分别耦合到PFET金属栅极晶体管92的p掺杂漏极124、以 及NFET金属栅极晶体管94的η掺杂元件126和η掺杂漏极128。层间电介质129总体填 充在接触（用于金属栅极晶体管92和94与金属电阻器96二者）之间的空间以提供绝缘。
[0030] 在每个钨塞的底部的结可以是外延结。去往结的接触可以是通过在钨塞116、118、 120和122以下例如沉积镍并且允许镍与下面的硅反应以形成硅化镍来实现的欧姆接触。 示出PFET晶体管92的源极和漏极区域在可以由外延生长的硅化合物（诸如硅、锗化硅或 者碳化硅）构成的阱130内。
[0031] 绝缘材料层132 (例如氮化物或者氧化物层）坚直分离金属栅极晶体管92和94 与金属电阻器96,使得金属电阻器96位于与金属栅极电阻器92和94不同的层中。因此， 金属电阻器96未与金属栅极晶体管92和94相邻或者并排，而是代之以与这些器件坚直分 离（例如在金属栅极晶体管上方位于不同层中）。从图1清楚的是沉积和图案化额外的层 以便从与用来构建金属栅极107和112的材料不同的材料形成金属电阻器96向制作工艺 中引入复杂性和成本。
[0032] 图2示出根据本文描述的方法的在硅衬底203上与RMG晶体管202相邻和协调构 建的完成的精密多晶硅电阻器结构200的一个实施例。RMG晶体管202包括图2中表示为 多层金属晶体管栅极的替换金属栅极204。这样的多层金属晶体管栅极可以具有在其核心 处的诸如铝之类的材料。精密多晶硅电阻器结构200包括精密多晶硅电阻器201和邻近材 料（诸如电接触、绝缘体等）。不同于图1中所示金属电阻器96,精密多晶硅电阻器201在 与替换金属栅极204相同的层中与RMG晶体管202相邻，这有别于在与替换金属栅极204 不同的层中完全或者基本上位于晶体管上方或者以下。从图2清楚的是与形成RMG晶体管 202并行形成精密多晶硅电阻器201，这有别于如在图1中所示常规集成结构中清楚的那样 在完成RMG晶体管202之后依次形成精密多晶硅电阻器201。因此，无需工艺中的专用层和 关联专用处理设备来提供精密多晶硅电阻器201。
[0033] RMG晶体管202还包括源极和漏极区域，诸如在一些实施例中可以至少部分由外 延硅或者外延硅化合物制成的有源区域206。图2中所示的截面切口图截断去往有源区域 206的接触208以及去往精密多晶硅电阻器201的两个接触210和212。在接触208的底 部可以有金属硅化物（例如NiSi)区域214,以有助于建立与有源区域206的顶部分的欧姆 接触，在该顶部分中可以形成外延结216。
[0034] 精密多晶硅电阻器201形成于与用来电隔离邻近晶体管的隔离沟槽220相似的延 伸隔离场218 (氧化物）上。然而隔离场218可以具有在约0. 5 μ mXO. 5 μ m至15 μ mX 50 μ m 的范围内的尺度。层间电介质222填充在接触208、210和212周围的空间以在它们之间提 供隔离。可以保形沉积和平坦化绝缘层224(例如氧化物或者氮化物）以在替换金属栅极 工艺期间为下面的结构提供保护。
[0035] 图3是描述用于图2中所示示例RMG晶体管和多晶硅电阻器实施例的制作工艺 300的高级流程图。
[0036] 在302,例如使用常规浅沟槽隔离（STI)工艺序列来形成隔离沟槽220和隔离场 218。然后在精密多晶硅电阻器201的区域中凹陷隔离场218内的填充氧化物。
[0037] 在304,沉积多晶硅作为用于牺牲晶体管栅极和多晶硅电阻器201二者的材料。
[0038] 在306,图案化多晶硅并且形成晶体管结。
[0039] 在308,可以用金属栅极替换多晶硅栅极，并且可以分别耦合接触208、210和212 到金属栅极和精密多晶硅电阻器201。
[0040] 以下参照图4A-7B，每组图通过呈现更全面的工艺步骤序列和在该步骤序列完成 时产生的对应侧视图来更具体示出图3中的步骤之一。
[0041] 图4A和4B更具体图示步骤302,在该步骤中建立不同隔离区域412并且在精密 多晶硅电阻器201的区域中凹陷隔离氧化物。图4A示出包括步骤402、404、406和408和 410的工艺步骤序列，可以执行这些步骤以形成隔离区域412。
[0042] 在402,可以使用光刻胶掩膜并且使用等离子体蚀刻蚀刻硅衬底203来在硅衬底 中形成隔离区域412。
[0043] 在404,可以例如使用常规高密度等离子体（HDP)氧化物沉积工艺用绝缘材料（诸 如二氧化硅）填充隔离区域412。
[0044] 在406,可以在常规平坦化（CMP)工艺中使用硅衬底203作为抛光停止层来抛光填 充隔离场218和隔离沟槽220的二氧化硅。
[0045] 在408,可以图案化光刻胶掩膜420以覆盖填充的隔离沟槽220并且暴露填充的隔 离场218。
[0046] 在410,可以通过使用对硅和光刻胶有选择性的标准氧化物去除工艺（诸如氢氟 酸（HF)浸渍或者与光刻胶掩膜420兼容的缓冲氧化物蚀刻（Β0Ε))将隔离场218内的氧化 物填充凹陷规定的凹陷深度424,例如如图所示40nm。可以调整凹陷深度424以便相对于 牺牲多晶硅栅极的高度略微降低多晶硅电阻器201而维持电阻器和牺牲多晶硅栅极在相 同工艺层内彼此相邻。相对于隔离沟槽220内的氧化物填充的高度可以在图4B中清楚地 看见凹陷深度424。
[0047] 图5更具体图示步骤304,在该步骤中沉积保形多晶硅膜500以用作牺牲栅极材料 和电阻器材料二者。图5示出硅衬底203、填充的隔离场218和填充的隔离沟槽220以及在 表面上保形沉积的公共多晶硅膜500,使得也在凹陷的隔离场之上凹陷多晶硅层。在沉积多 晶硅期间，可以通过对材料进行原位注入掺杂或者通过调整沉积时间以变化多晶硅膜的厚 度来将材料的以欧姆每平方（Ω/口）为单位的薄片电阻调节成所需值。用来调节薄片电 阻的掺杂物可以包括典型结掺杂物，诸如硼、磷和砷。添加这样的掺杂物往往改变多晶硅膜 的电阻率，从而通常使薄片电阻减少至更低值。
[0048] 图6A和6B更具体图示步骤306,在该步骤中可以执行包括步骤602、604、606和 608的工艺步骤序列以图案化多晶硅膜500以形成精密多晶硅电阻器201和牺牲多晶硅栅 极600。然后可以使用牺牲多晶硅栅极600作为掩膜来形成晶体管源极和漏极结。
[0049] 在602,可以使用常规光刻和蚀刻工艺来图案化多晶硅膜。如图6B中所示，可以在 隔离沟槽220之上形成多晶硅形状作为用于逻辑或者存储器阵列的牺牲栅极600。同时，可 以在隔离场218之上形成另一大型多晶硅形状作为精密多晶硅电阻器201。
[0050] 在604,可以使用牺牲栅极600取代掩膜以自对准方式对源极和漏极结进行定位 而无需单独掩膜层。然后可以通过在有源区域206中从暴露的硅衬底外延生长硅或者硅化 合物来形成外延结216。虽然图6B中所示具体截面切口示出隔离沟槽220直接在牺牲栅 极600下面，但是在另一截面切口中，例如在所示截面后面或者前面，硅有源区域206在牺 牲栅极600下面延伸，使得外延结216的横向边界到达牺牲栅极600的侧面并且可能在牺 牲栅极以下延伸。如果必需，则光刻胶掩膜可以用来覆盖暴露的硅衬底203的其中无需外 延生长的区域。通过硅蚀刻限定下外延生长边界610。因此，外延结216可以在填充的隔离 沟槽220的相邻表面以下延伸。在图6B中所示示例实施例中，下外延生长边界610与在多 晶硅电阻器201下面的凹陷的隔离氧化物填充的表面近似齐平。
[0051] 在606,可以使用常规沉积方法在如图6B中所示整个结构之上保形沉积保护绝缘 材料612 (例如氧化物或者氮化物）的掩盖层。
[0052] 在608,使用常规CMP工艺来平坦化绝缘材料612,其中多晶硅栅极600提供停止 层，该停止层防止抛光剂到达外延结216或者凹陷的精密多晶硅电阻器201。以这一方式， 牺牲多晶硅栅极600可以用来保持外延结216的膜质量并且维持精密多晶硅电阻器201的 所需厚度，该厚度如果被更改则将改变部件电阻。
[0053] 为了清楚，从图6B省略多晶硅栅极结构的细节。这样的结构细节通常包括栅极电 介质、残留栅极硬掩膜和侧壁间隔物。
[0054] 图7A和7B更具体图示步骤308,在该步骤中可以执行包括步骤702、704、706和 708的工艺步骤序列以用RMG晶体管202的可操作金属栅极204替换牺牲多晶硅栅极600 并且形成去往精密多晶硅电阻器201和RMG晶体管202的接触208、210和212。图7B是图 2的再现，该图示出与RMG晶体管202相邻的完成的精密多晶硅电阻器。为了清楚，从图7B 省略金属栅极结构的细节。这样的细节可以包括栅极电介质、残留硬掩膜和侧壁间隔物中 的一项或者多项。
[0055] 在702,可以使用对绝缘材料612有选择性的、侵蚀硅的湿化学蚀刻剂来去除多晶 硅牺牲栅极600。这一步骤还图示凹陷深度424的作用，该凹陷深度允许绝缘材料612除了 在如以上描述的那样平坦化绝缘材料612期间保护精密多晶硅电阻器201和外延结216免 受损坏之外，也在去除牺牲栅极600期间保护这些结构。
[0056] 在704,可以形成替换金属栅极204取代牺牲栅极600。用于替换金属栅极204的 材料可以例如是!1、11队1141、了 &队41203、41或者其合金，或者任何其它适当金属。替换金 属栅极204可以包括如图7B中所示多个金属层。形成金属栅极可以根据RMG材料使用一 种或者多种常规沉积或者镀制方法，其中绝缘材料612可以用作有效硬掩膜以在金属沉积 工艺期间保护下面的结构。
[0057] 在706,可以沉积绝缘材料的厚层用作层间电介质222。通常，层间电介质是具有 在约为50-150nm的范围内的厚度的氧化物或者正硅酸乙酯（TE0S)。
[0058] 在708,可以经过层间电介质222并且向下面的精密多晶硅电阻器201和外延结 216中蚀刻接触孔。
[0059] 在710,可以在每个接触孔的底部沉积具有选择的功函数的金属。然后允许金属与 多晶硅电阻器或者外延硅化合物反应。这样的反应产生可以有助于在金属-多晶硅或者金 属-硅结处形成欧姆接触的金属硅化物。具有选择的功函数的金属可以例如是钨、镍、钼、 钛、钴或者这样的金属的合金。
[0060] 在712,可以用金属塞（诸如钨（W))填充接触孔以分别形成去往外延结216和精 密多晶硅电阻器201的接触208、210和212。也可以制作去往金属栅极600的接触，然而在 图7B中所示具体截面切口中未示出这样的栅极接触。
[0061] 在714,可以使用层间电介质222作为用于常规金属平坦化（CMP)步骤的抛光停止 层来抛光接触金属。
[0062] 可以组合以上描述的各种实施例以提供更多实施例。在本说明书中引用的和/或 在申请数据表中列举的所有美国专利、美国专利申请公开、美国专利申请、外国专利、外国 专利申请和非专利公开通过引用而完全并入于此。可以如为了运用各种专利、申请和公开 的概念而必需的那样修改实施例的方面以提供更多实施例。
[0063] 将理解虽然本文出于示例的目的而描述本公开内容的具体实施例，但是可以进行 各种修改而未脱离本公开内容的精神实质和范围。因而，本公开内容除了受所附权利要求 限制之外未受限制。
[〇〇64] 可以按照以上详述的描述对实施例进行这些和其它改变。一般而言，在所附权利 要求中，不应解释使用的术语使权利要求限于在说明书和权利要求中公开的具体实施例， 但是应当解释这些术语包括所有可能实施例以及这样的权利要求有权具有的等效含义的 完全范围。因而，权利要求不受公开内容限制。
【权利要求】
1. 一种精密多晶硅电阻器结构，包括： 具有上表面的娃衬底； 在所述硅衬底中形成的隔离场，所述隔离场由与金属栅极晶体管接触并且相邻的氧化 物填充，所述氧化物相对于所述硅衬底的所述上表面凹陷； 精密多晶硅电阻器，覆盖在填充的隔离场上面并且与填充的隔离场接触； 绝缘材料，覆盖所述多晶硅电阻器并且与所述多晶硅电阻器接触； 层间电介质；以及 一个或者多个金属塞，其穿透所述层间电介质以在金属-多晶硅结处与所述多晶硅电 阻器形成欧姆接触。
2. 根据权利要求1所述的电阻器结构，其中所述金属塞包括钨。
3. 根据权利要求1所述的电阻器结构，其中在所述金属栅极晶体管内的有源硅区域的 至少一部分是外延生长的部分。
4. 根据权利要求3所述的电阻器结构，其中所述外延生长的部分用锗或者碳中的一项 或者多项掺杂。
5. 根据权利要求1所述的电阻器结构，还包括在所述金属-多晶硅结处形成的金属硅 化物。
6. 根据权利要求4所述的电阻器结构，其中所述金属硅化物包括钨、镍、钼、钛、钴中的 一项或者多项，或者其合金。
7. 根据权利要求1所述的电阻器结构，还包括向所述多晶硅电阻器中注入的一种或者 多种掺杂物，所述掺杂物引起所述多晶硅电阻器的电阻改变。
8. -种制作与金属栅极晶体管相邻的精密多晶硅电阻器结构的方法，所述方法包括： 在硅衬底中形成隔离区域，所述隔离区域包括隔离场； 用氧化物填充所述隔离区域，所述氧化物与相邻有源硅区域接触； 凹陷所述隔离场内的所述氧化物至在所述硅衬底的表面以下的选择的凹陷深度； 从公共的保形沉积的多晶硅膜形成多晶硅电阻器和牺牲多晶硅栅极，所述多晶硅电阻 器覆盖在凹陷的隔离场上面并且与凹陷的隔离场接触； 在所述多晶硅电阻器和所述相邻有源硅区域之上形成保护绝缘体； 用金属栅极替换所述牺牲多晶硅栅极； 在所述金属栅极晶体管和所述精密多晶硅电阻器之上沉积层间电介质；并且 通过所述层间电介质形成去往所述金属栅极晶体管和所述精密多晶硅电阻器的电接 触。
9. 根据权利要求8所述的方法，还包括通过向所述多晶硅膜中注入掺杂物来调节所述 精密多晶硅电阻器。
10. 根据权利要求8所述的方法，还包括在制作期间通过变化所述多晶硅膜的厚度来 调节所述精密多晶硅电阻器。
11. 根据权利要求8所述的方法，其中所述电接触包括钨、镍、钼、钛、钴中的一项或者 多项，或者其合金。
12. 根据权利要求8所述的方法，其中外延生长所述有源硅区域至在所述牺牲多晶硅 栅极的顶表面以下的高度，使得所述保护绝缘体在替换所述多晶硅牺牲栅极期间覆盖所述 有源硅区域。
13. 根据权利要求8所述的方法，其中选择所述选择的凹陷深度以便将所述精密多晶 硅电阻器的顶表面定位于所述多晶硅牺牲栅极的顶表面以下，使得所述保护绝缘体在替换 所述牺牲多晶硅栅极期间覆盖所述精密多晶硅电阻器。
14. 一种集成电路，包括： 娃衬底； 在所述硅衬底中形成的替换金属栅极晶体管，所述晶体管包括： 一个或者多个隔离沟槽； 源极区域和漏极区域；以及 替换金属栅极；以及 至少一个多晶硅电阻器，与所述替换金属栅极晶体管相邻，所述多晶硅电阻器形成于 凹陷的隔离场之上。
15. 根据权利要求14所述的集成电路，其中使用牺牲多晶硅栅极作为掩膜来形成所述 源极区域和所述漏极区域。
16. 根据权利要求14所述的集成电路，其中外延生长所述源极区域和所述漏极区域。
17. 根据权利要求14所述的集成电路，还包括选择性地耦合到所述多晶硅电阻器的除 了所述替换金属栅极晶体管之外的电子部件。
18. 根据权利要求14所述的集成电路，其中通过用掺杂物注入来调节所述多晶硅电阻 器。
19. 根据权利要求14所述的集成电路，其中所述多晶硅电阻器包括具有厚度的多晶硅 膜，并且在制作期间通过变化所述多晶硅膜厚度来调节所述多晶硅电阻器。
20. 根据权利要求14所述的集成电路，还包括钨互连，在所述钨互连中通过金属硅化 物形成去往所述多晶硅电阻器的欧姆接触。
【文档编号】H01L23/64GK104064555SQ201310726298
【公开日】2014年9月24日 申请日期:2013年12月20日 优先权日:2012年12月21日
【发明者】P·蒙塔尼尼, G·利克, B·H·恩格尔, R·M·米勒, J·Y·金 申请人:意法半导体公司, 国际商业机器公司, 格罗方德公司, 三星电子株式会社