一种基于硅基三维纳米阵列的全环栅cmos结构和制备方法
【专利摘要】本发明涉及一种全环栅CMOS场效应晶体管和制备方法，其特征在于所述硅衬底或SOI衬底上生长有n型横向三维单片集成的高迁移率纳米线阵列和p型横向三维单片集成的高迁移率纳米线阵列；所述n型横向三维单片集成的高迁移率纳米线阵列和p型横向三维单片集成的高迁移率纳米线阵列间隔排列。包括硅或SOI衬底，利用ALD技术实现纳米线周围栅介质和金属栅极材料全包围，制备横向三维p型和n型单片集成纳米线阵列，得到全环栅CMOS场效应晶体管。本发明能够满足10nm以下技术节点对器件性能提出的高要求，为大规模集成电路中的10nm以下技术节点提供技术积累和技术支撑。
【专利说明】—种基于硅基三维纳米阵列的全环栅CMOS结构和制备方法
【技术领域】
[0001]本发明涉及一种全环栅CMOS结构及制备方法，更确切地说涉及一种基于硅基三维纳米线阵列的全环栅CMOS结构和制备方法，属于场效应管【技术领域】，
【背景技术】
[0002]以半导体器件、集成电路为核心的电子信息产业已超过以汽车、石油、钢铁为代表的传统工业成为当前第一大产业，成为改造和拉动传统产业迈向数字时代的强大引擎和雄厚基石。作为电子信息产业基础的半导体器件、集成电路产业，对于推动我国经济发展，促进科技进步，增强我国综合实力以及建设创新型国家具有重要意义。
[0003]Si基II1-V族CMOS材料和器件是目前国际上竞相开展的新一代晶体管核心技术。针对22nm技术节点，Intel、IBM、Samsung等都采用FinFET技术。针对IOnm及以下技术节点，栅极对沟道电场的调控要求更高，进而提出全环栅的概念。而基于纳米线的全环栅CMOS场效应晶体管由于其几乎全包围的设计特点，使栅极能够更大程度地控制纳米线内部电场分布，实现电场和载流子浓度调控，增大开态电流，增大开关比，同时有利于提高集成度。
[0004]基于纳米线的全环栅场MOS效应管最大程度发挥了栅极对沟道的电场调控能力，特别是基于横向二维或三维纳米线阵列的全环栅CMOS场效应晶体管，在提高性能的同时提高了集成度。虽然目前国际上和国内许多研究机构都在研制半导体纳米线，但是只有极少数的研究组能够成功研制。目前国际上纳米线多采用竖向排列，实现竖向纳米线主要有两种方案，一是通过自上而下的刻蚀形成竖状纳米线，多用于硅纳米线的制备(德国赵清太小组，IEEE EDL, 33 (2012) 1535 ;法国 LAAS/IEMN 联合小组，Nanoscale5 (2013) 2437)；另外一种是通过自下而上的选择性生长形成竖状纳米线(InGaAs/InAlAs Core_shell纳米线，日本北海道大学，Nature，488 (2012) 189)。横向纳米线仅有美国普渡大学叶培德小组2012年在InP基上通过刻蚀的方法形成二维横向纳米线阵列，并基于此研制了 InGaAs全环栅 MOS 场效应管(IEDMl2-531 )。
[0005]IOnm及以下技术节点对器件性能提出更高的要求，尤其是对高迁移率的追求，导致越来越多的机构正在研发新型沟道材料。国际半导体技术蓝图(ITRS)已经把II1-V族和锗高迁移率沟道技术作为未来的半导体技术发展的主流技术，原因在于πι-v族材料有较高的电子迁移率，而锗材料有较高的空穴迁移率，而要实现CMOS必须把η型和ρ型沟道材料集成在同一衬底上，在技术上具有很高的挑战性。另外，IBM在1996年理论上预言了张应变Ge材料可以同时具有很高的电子和空穴迁移率，当张应变达到1.5%时，电子迁移率理论预言可以达到 12000cm2/Vs，空穴迁移率达到 20000cm2/Vs (J.Appl.Phys.80 (1996) 2234),
利用张应变Ge有望同时实现高性能η型和ρ型沟道材料。
[0006]
【权利要求】
1.一种基于硅基三维纳米线阵列的全环栅CMOS结构，包括硅或SOI衬底，其特征在于在所述硅衬底或SOI衬底上生长有η型横向三维单片集成的高迁移率纳米线阵列和P型横向三维单片集成的高迁移率纳米线阵列；所述η型横向三维单片集成的高迁移率纳米线阵列和P型横向三维单片集成的高迁移率纳米线阵列间隔排列。
2.根据权利要求1所述的结构，其特征在于所述η型横向三维单片集成的高迁移率纳米线阵列的材料为(InxGah) (AsySb1^y)或张应变锗；所述ρ型横向三维单片集成的高迁移率纳米线阵列的材料为(InxGa1J Sb、无应变锗或张应变锗。
3.根据权利要求1所述的结构，其特征在于所述η型横向三维单片集成的高迁移率纳米线阵列和P型横向三维单片集成的高迁移率纳米线阵列均为多层结构。
4.根据权利要求1所述的结构，其特征在于基于娃基InGaAs/GaSb三维纳米线阵列的CMOS结构是InGaAs为η型沟道材料，迁移率为10000cm2/Vs，GaSb作为ρ型沟道材料，迁移率为900cm2/Vs ;采用界面失配调控方法，利用超薄的AlSb层释放晶格应力，在硅基上获得低位错密度、表面平整的高质量GaSb缓冲层；针对η型InGaAs和ρ型GaSb高迁移率三维纳米线阵列，交替生长η型InGaAs和ρ型GaSb高迁移率材料，之间生长AlSb腐蚀牺牲层，设计多层纳米材料结构。
5.根据权利要求1所述的结构，其特征在于基于硅基InGaAs/张应变Ge单片集成三维纳米线阵列的全环栅CMOS结构是，选取张应变Ge材料作为ρ型沟道材料，InGaAs作为η型沟道材料，首先采用Aspect Ratio Trapping技术在Si基上外延InP缓冲层，采用化学机械抛光法获得平整的InP缓冲层；然后在InP缓冲层上生长η型InGaAs和张应变Ge，InAlAs作为腐蚀牺牲层填充在η型和ρ型沟道材料之间。
6.一种基于硅基三维纳米线阵列的全环栅CMOS的制备方法，其特征在于，包括以下步骤:· (1)生长基于娃基的η型单片集成的闻迁移率材料结构和ρ型单片集成的闻迁移率材料结构； (2)制备η型横向三维单片集成的高迁移率纳米线阵列和ρ型横向三维单片集成的高迁移率纳米线阵列的器件； (3)采用原子层沉积技术实现纳米线周围栅介质和金属栅极材料全包围，制备全环栅CMOS场效应晶体管。
7.根据权利要求6所述的方法，其特征在于: a)所述步骤(1)包括以下子步骤:采用高迁移率的II1-V族材料或者锗作为沟道材料，采用外延生长技术实现沟道材料和硅基材料的无转移集成，并且在硅基材料上间隔生长P型沟道材料和η型沟道材料，所述ρ型沟道材料和η型沟道材料之间填充可选择性腐蚀的材料作为腐蚀牺牲层； b)所述步骤(2)还包括以下子步骤: (21)利用电子束曝光技术，在材料芯片表面制备纳米线光刻掩膜，定义源/漏区域和纳米线阵列尺寸； (22)利用干法刻蚀技术，刻蚀沟槽区的叠层直到停止层，在器件上形成横向纳米带结构； (23)利用选择性湿法腐蚀，形成横向二维纳米线双极型混合阵列；(24)利用光学曝光和选择性湿法腐蚀，对纳米线阵列进行区域选择性腐蚀，获得η型区的横向二维纳米线阵列和P型区的横向二维纳米线阵列； c)所述步骤(3)中利用原子层技术实现纳米线周围栅介质和金属栅极材料全包围，具体包括以下子步骤: (31)样品表面自然氧化物清洗，利用原子层沉积设备进行样品表面等离子体钝化； (32)采用等离子体增强方法原位生长高k栅介质，实现高k介质层对纳米线的全包围； (33)采用原子层沉积原位生长栅极材料，实现纳米线侧面栅极材料全包围； (34)通过电子束曝光定义栅极，采用溅射方法生长栅极金属； (35)通过电子束曝光定义源极和漏极，采用溅射方法生长金属电极。
8.根据权利要求5所述的CMOS的制备方法，其特征在于: a)步骤(1)中所述外延生长技术包括分子束外延和金属有机物气相沉积； b)所述步骤(22)中采用AFM、SEM、EDX、TEM或Raman测试技术对制备的纳米带结构进行测量、表征，进而指导纳米线阵列制备工艺的优化。
9.根据权利要求6或7所述的方法，其特征在于基于硅基InGaAs/张应变Ge高迁移率材料和基于硅基InGaAs/GaSb高迁移率材料的单片集成纳米阵列，以及在此基础上利用原子层沉积的方法制备全环栅CMOS场效应晶体管为大规模集成电路中的IOnm以下技术节点提供技术积累和技术支撑。
【文档编号】H01L21/8238GK103715195SQ201310736928
【公开日】2014年4月9日 申请日期:2013年12月27日 优先权日:2013年12月27日
【发明者】王庶民, 李耀耀, 龚谦, 程新红 申请人:中国科学院上海微系统与信息技术研究所