用于半导体封装的导线框架条的制作方法
【专利摘要】本发明是关于用于半导体封装的导线框架条。根据本发明的一实施例，一导线框架条包含导线框单元矩阵，设于该导线框单元矩阵侧边而与一对应的导线框单元相邻的多个虚设引脚，及设于该多个虚设引脚的另一侧的边框。该导线框单元矩阵包含至少一导线框单元，各导线框单元包含：晶片垫、位于该晶片垫侧边的连接条，及自该连接条上向该晶片垫侧延伸的引脚。该多个虚设引脚中的至少一个与所相邻导线框单元及该边框两者中的至少一者不相连。本发明的导线框架条可降低封装单元受外力冲击的几率，提高封装产品的质量。
【专利说明】用于半导体封装的导线框架条
【技术领域】
[0001]本发明是关于半导体封装，特别是关于用于半导体封装的导线框架条(leadframe strip)。
【背景技术】
[0002]在生产使用导线框架条的半导体封装，如方形扁平无引脚封装(QFN，Quad FlatNo-lead Package)时，多个封装是组合在一起进行加工。具体的，在一金属料带上形成多个呈矩阵排列的导线框单元(lead frame unit)，多个待封装的集成电路将分别布置在相应的导线框单元上，一同经历固晶(die bonding)、打线(wire bonding)及塑封(molding)等工艺处理。基本封装处理完成后，各封装单元(package unit)还要经过切单(singulation)等处理分割形成独立的封装成品,这其中多余的导线框架边框才会被移除而仅剩余必要的导线框架单元。
[0003]可见在半导体封装中，导线框架边框是一个重要的组成部分，关系到半导体封装成品的质量。
【发明内容】
[0004]本发明的目的之一在于提供用于半导体封装的导线框架条，其有利于提高半导体封装的质量。
[0005]本发明的一实施例提供一用于半导体封装的导线框架条，该导线框架条包含导线框单元矩阵，设于该导线框单元矩阵侧边而与一对应的导线框单元相邻的多个虚设引脚，及设于该多个虚设引脚的另一侧的边框。该导线框单元矩阵包含至少一导线框单元，各导线框单元包含:晶片垫、位于该晶片垫侧边的连接条，及自该连接条上向该晶片垫侧延伸的引脚。该多个虚设引脚中的至少一个与所相邻导线框单元及该边框两者中的至少一者不相连。
[0006]根据本发明的一实施例，该导线框架条是用于方形扁平无引脚封装。该多个虚设引脚均与该边框相连，但仅部分与所相邻的导线框单元相连，例如该多个虚设引脚中的10-90%与所邻的导线框单元相连。在另一实施例中，该多个虚设引脚均与所相邻的导线框单元相连，但部分或全部与该边框不相连。例如，该多个虚设引脚中的10-100%与该边框不相连。较佳的，该多个虚设引脚中的70%与该边框不相连。根据本发明的一实施例，该至少一个虚设引脚与所相邻的导线框单元及该边框均不相连，其中该与所相邻的导线框单元及该边框均不相连的至少一个虚设引脚是该多个虚设引脚中的10-90%。在又一实施例中，该多个虚设引脚中的至少一个与所相邻导线框单元及该边框两者中的一者不相连，而另外至少一个则与所相邻导线框单元及该边框两者或两者中的另一者不相连。同时，该多个虚设引脚中的与所相邻导线框单元及该边框两者均相连的虚设引脚不少于该多个虚设引脚的10%。
[0007]相较于现有技术，本发明的用于半导体封装的导线框架条可减少生产过程中经由导线框架条的外框传递给封装单元的不利影响，进而提高封装产品的质量。
【专利附图】
【附图说明】
[0008]图1是根据本发明一实施例的用于半导体封装的导线框架条的局部结构示意图
[0009]图2是根据本发明一实施例的导线框单元的布局放大示意图，其适用于图1的导线框架条
[0010]图3是根据本发明另一实施例的用于半导体封装的导线框架条的局部结构示意图
[0011]图4是根据本发明另一实施例的用于半导体封装的导线框架条的局部结构示意图
【具体实施方式】
[0012]为更好的理解本发明的精神，以下结合本发明的部分优选实施例对其作进一步说明。
[0013]在使用导线框架条的半导体封装生产过程中，待封装的多个集成电路单元与导线框单元作为单一加工件在生产线上传送，导线框架条即是该单一加工件的载体。通常，导线框架条包含导线框单元矩阵，设于该导线框单元矩阵侧边而与一对应的导线框单元相邻的虚设引脚(dummy lead)，及设于该虚设引脚另一侧的边框。该虚设引脚连接该相邻导线框 单元的相应侧连接条(metal bar),并与该导线框单元的引脚(lead)--对应从而平衡该
导线框单元两侧所受应力。
[0014]另一方面，大部分的封装制程都需要固定该单一加工件，通常是固定导线框架条的外侧边框处才能作业，因此导线框架条极有可能受外力作用而变形。而虚设引脚与内引脚(即，导线框单元的引脚)一一对应连接至连接条的结构很容易将导线框架条所受外力传递给内引脚及其所在的封装单元。发明人研究发现，引起塑封时溢胶的原因之一就是封装单元受到了导线框架条所传递的外力，而溢胶沾到引脚上则会影响引脚的电连接。
[0015]本发明实施例所提供的用于半导体封装的导线框架条可解决上述问题，其上虚设引脚与边框及相邻的导线框单元两者中的至少一者不相连，降低了由导线框架条的边框传递外力至封装单元的几率，从而提高半导体封装的质量。
[0016]图1是根据本发明一实施例的用于半导体封装的导线框架条10的局部结构示意图。该半导体封装可以是一方形扁平无引脚封装。图2是根据本发明一实施例的导线框单元120的布局放大示意图，其适用于图1的导线框架条。
[0017]如图1所示，该导线框架条10是在一金属料带上冲压或者蚀刻(或者冲压与蚀刻二者的结合)而成，图中黑色的部分代表没有金属，即冲压或者蚀刻时被去除的部分。该导线框架条10包含一导线框单元矩阵12，设于该导线框单元矩阵12侧边的多个虚设引脚14，及设于该虚设引脚14另一侧的边框16。导线框单元矩阵12包含至少一导线框单元120，具体的导线框单元120的结构可结合图2理解。各导线框单元120包含用于承载晶片13的晶片垫(die pad) 122、与该晶片垫122连接的连接垫124、位于该晶片垫122各侧边并与该连接垫124连接的连接条126，及自该连接条126上向该晶片垫122侧延伸的多个引脚 128。[0018]考虑到相邻的导线框单元120的另一侧受到的另一导线框单元120施加的应力，该虚设引脚14的布置可与该另一导线框单元120的引脚布置对应。以图1中右侧的两个导线框单元120为例，对应每个相邻导线框单元120，右侧虚设引脚14的设置可考虑图中左侧的两个导线框单元120的引脚布置。而考虑到外力传输的问题，虚设引脚14与导线框单元120及边框16的连接关系需进行调整。
[0019]本实施例中，多个虚设引脚14自相邻导线框单元120的连接条126上向边框16延伸。具体的，该多个虚设引脚14均与该导线框单元120的连接条126连接，但部分与该边框16不相连，如图1中右下侧导线框单元120的第一、三、五、六、八、十(图中由下向上方向)虚设引脚14。这种保持部分连接的虚设引脚14 一方面可实现应力平衡的目的，另一方面又降低了外力传递至内部封装单元的几率。
[0020]图3是根据本发明另一实施例的用于半导体封装的导线框架条10的局部结构示意图。
[0021]类似的，在图3中，该导线框架条10包含一导线框单元矩阵12，设于该导线框单元矩阵12侧边的多个虚设引脚14，及设于该虚设引脚14另一侧的边框16。导线框单元矩阵12包含至少一导线框单元120，各导线框单元120包含用于承载晶片的晶片垫122、与该晶片垫122连接的连接垫124、位于该晶片垫122各侧边并与该连接垫124连接的连接条126，及自该连接条126上向该晶片垫122侧延伸的多个引脚128。
[0022]本实施例中，多个虚设引脚14自各相邻导线框单元12的连接条126朝向边框16上朝向延伸。具体的，该多个虚设引脚14均与该导线框单元120的连接条126连接，但均与该边框16不相连。
[0023]虚设引脚14中与边框16不相连的比例可根据设计需要进行调整，例如除上述示例外，较佳的，还可取10-100%中的70%。
[0024]图4是根据本发明另一实施例的用于半导体封装的导线框架条10的局部结构示意图。
[0025]类似的，在图4中，该导线框架条10包含一导线框单元矩阵12，设于该导线框单元矩阵12侧边的多个虚设引脚14，及设于该虚设引脚14另一侧的边框16。导线框单元矩阵12包含至少一导线框单元120，各导线框单元120包含用于承载晶片的晶片垫122、与该晶片垫122连接的连接垫124、位于该晶片垫122各侧边并与该连接垫124连接的连接条126，及自该连接条126上向该晶片垫122侧延伸的多个引脚128。
[0026]本实施例中，多个虚设引脚14自边框16上朝向相邻导线框单元12延伸。具体的，该多个虚设引脚14均与该边框16相连,但仅部分与该相邻导线框单兀120的连接条126连接。同样，虚设引脚14中与导线框单元120相连的比例可根据设计需要进行调整，例如除上述示例外，还可取10-90%中的其它值。
[0027]在其它实施例中，虚设引脚14中部分可与相邻导线框单元120及边框16均不相连，例如，该虚设引脚14被从中截断或完全截除。同样，与相邻导线框单元120及边框14均不相连的虚设引脚14的比例可根据设计需要进行调整，例如取10-90%中的任一值。
[0028]除上述实施例外，该多个虚设引脚14中与边框16及相邻的导线框单元120两者中的至少一者不相连的具体设置可有多种。例如，该多个虚设引脚14中的至少一个与所相邻导线框单元120及该边框16两者中的一者不相连，而另外至少一个则与所相邻导线框单元120及该边框16两者或两者中的另一者不相连。具体的，在一实施例中，该多个虚设引脚14其中至少一虚设引脚14与该边框16不相连而与该相邻的导线框单元120相连，而另外至少一虚设引脚14与该相邻的导线框单元120不相连但与该边框16相连。而在另一实施例中，至少一虚设引脚14与该边框16及相邻的导线框单元120中一者不相连，而另外至少一虚设引脚14则与相邻导线框单元120及边框16均不相连。其中，该多个虚设引脚14中的与所相邻导线框单元120及该边框16两者均相连的虚设引脚14不少于该多个虚设引脚14的10% ο
[0029]此外，对应导线框矩阵12外侧的不同导线框单元120，该多个虚设引脚14中与边框及相邻的导线框单元两者中的至少一者不相连的具体设置可相同或不同。此处不一一赘述。
[0030]本发明的技术内容及技术特点已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求书所涵盖。
【权利要求】
1.一种用于半导体封装的导线框架条，包含: 导线框单元矩阵，包含至少一导线框单元；各导线框单元包含: 晶片塾； 位于该晶片垫侧边的连接条；及 自该连接条上向该晶片垫侧延伸的引脚； 多个虚设引脚，设于该导线框单元矩阵侧边而与一对应的导线框单元相邻；及 边框，设于该多个虚设引脚的另一侧； 其中该多个虚设引脚中的至少一个与所相邻导线框单元及该边框两者中的至少一者不相连。
2.如权利要求1所述的用于半导体封装的导线框架条，其是用于方形扁平无引脚封装。
3.如权利要求1所述的用于半导体封装的导线框架条，其中该多个虚设引脚均与该边框相连，但仅部分与所相邻的导线框单元相连。
4.如权利要求3所述的用于半导体封装的导线框架条，其中该与所邻的导线框单元相连的部分虚设引脚是该多个虚设引脚中的10-90%。
5.如权利要求1所述的用于半导体封装的导线框架条，其中该多个虚设引脚均与所相邻的导线框单元相连，但部分或全部与该边框不相连。
6.如权利要求5所述的用于半导体封装的导线框架条，其中该多个虚设引脚中的10-100%与该边框不相连。
7.如权利要求5所述的用于半导体封装的导线框架条，其中该多个虚设引脚中的70%与该边框不相连。
8.如权利要求1所述的用于半导体封装的导线框架条，其中该至少一个虚设引脚与所相邻的导线框单元及该边框均不相连。
9.如权利要求8所述的用于半导体封装的导线框架条，其中该与所相邻的导线框单元及该边框均不相连的至少一个虚设引脚是该多个虚设引脚中的10-90%。
10.如权利要求1所述的用于半导体封装的导线框架条，其中该多个虚设引脚中的至少一个与所相邻导线框单元及该边框两者中的一者不相连，而另外至少一个则与所相邻导线框单元及该边框两者或两者中的另一者不相连。
11.如权利要求10所述的用于半导体封装的导线框架条，其中该多个虚设引脚中的与所相邻导线框单元及该边框两者均相连的虚设引脚不少于该多个虚设引脚的10%。
【文档编号】H01L23/495GK103715162SQ201310745154
【公开日】2014年4月9日 申请日期:2013年12月30日 优先权日:2013年12月30日
【发明者】王震乾 申请人:日月光封装测试(上海)有限公司