Tft阵列基板的电容及其制造方法和相关设备的制作方法
【专利摘要】本发明公开了一种TFT阵列基板的电容及其制造方法，以及使用该电容的移位寄存器、栅极驱动器、阵列基板及显示装置。TFT阵列基板包括依次形成在玻璃基板上的TFT栅极层、栅极绝缘层、第一ITO层、TFT有源层、TFT源漏层、钝化层和第二ITO层，电容由该第一ITO层(5)、钝化层(3’)和第二ITO层(6)构成。此外，电容区域的第二ITO层(6)与TFT栅极层(2)相连，由此构成两个并联的电容，或者，电容区域的第一ITO层(6)与述TFT栅极层(2)相连，也能构成两个并联的电容。本发明减小了TFT阵列基板的电容所占的空间，减小了移位寄存器的尺寸，适合于窄边框。
【专利说明】TFT阵列基板的电容及其制造方法和相关设备
【技术领域】
[0001]本发明属于图像显示【技术领域】，具体涉及TFT阵列基板，特别是一种TFT阵列基板的电容、该电容的制造方法，以及具有该电容的移位寄存器、栅极驱动器阵列基板和显示装置。
【背景技术】
[0002]图像显示面板采用MXN点排列的逐行扫描矩阵显示，其包括用于控制发光源的阵列基板。以TFT-LCD (薄膜场效应晶体管液晶显示器)为例，阵列基板的驱动器主要包括栅极驱动器(扫描驱动器)和数据驱动器，其中，栅极驱动器将输入的时钟信号通过移位寄存器转换后加在液晶显示面板的栅线上。
[0003]移位寄存器常用于液晶显示面板的栅极驱动器中，每一个栅线与移位寄存器的一个级电路单元对接。通过栅级驱动电路输出栅级输入信号，逐行进行扫描各像素。栅级驱动电路可以以C0F(Chip On Film，覆晶薄膜)或者C0G(Chip On Glass，玻璃芯片)的封装方式设置在显示面板中，也可以用TFT (薄膜场效应晶体管)构成集成电路单元形成在显示面板中。对于液晶显示面板，栅极驱动器GOA(Gate On Array)设计可以使得产品成本降低，也可以减去一道工序，提闻广能。
[0004]一般的TFT-1XD的栅极驱动器的移位寄存器由若干个TFT与电容构成。图1为现有的一种TFT-LCD栅极驱动器的移位寄存器的级联图。从图1中可以看到每一级的移位寄存器SR的输入端Input输入的信号都是上一级移位寄存器SR的输出端Output输出的信号；每一级的移位寄存器SR的复位端Reset的输出信号都是下一级移位寄存器SR的输出端Output输出的信号。由此实现液晶显示器栅极驱动电路GOA的逐行打开，从而实现屏幕的显示。
[0005]图2为现有的一种移位寄存器的级的示意图。如图2所示，该移位寄存器SR包括多个TFT Ml?M13和电容Cl。随着目前窄边框的市场需求，移位寄存器的尺寸，尤其电容的大小越来越制约该方向的发展，优化移位寄存器的尺寸已成为目前当务之急。目前已有很多种现有技术用于优化减少TFT的个数，而电容作为移位寄存器的必须基本单元，必不可少，而且电容至少需要一个，大小需要至少需要几个皮法(Pf)到几十个皮法，即通常所占面积由1000 μ m2到1000000 μ m2。通常在做TFT-1XD的栅极驱动器的移位寄存器时，会把电容的一个电极作为TFT栅极层，另一电极使用TFT源漏层制造。TFT栅极层和TFT源漏层一般是金属制作的，不透光。
[0006]对于目前基本所有产品，由于边框较窄，封框胶与GOA区域有交叠，而由于边框较窄，CF (彩膜)侧黑矩阵(BM)遮挡基本覆盖封框胶区域，只能从TFT侧进行封框胶的UV固化，此时，需将电容进行镂空设计，以便UV光的通过，固化seal胶。
[0007]如果还要考虑到封框胶的紫外光固化需要将电容镂空设计的空间，电容的面积还需增加50%左右，这样严重影响了边框的大小。通常的ADS(Advanced Super DimensionSwitch超维场转换技术)产品液晶工艺按顺序分为TFT栅极层、栅极绝缘层、第一 ITO层(像素电极)、TFT有源层、TFT源漏层，然后为TFT钝化层，最后一层为第二 ITO层(Com电极)。
[0008]通常在做TFT-1XD的栅极驱动器的移位寄存器时，会把电容的一个电极使用TFT栅极层，另一电极使用TFT源漏层制造。此时电容的结构如图3A和3B所示。
[0009]图3A和图3B分别显示了与封框胶无交叠时以及封框胶有交叠时的的电容设计，如图3A和图3B所示，现有的电容由在玻璃基板I上依次形成的TFT栅极层2、栅极绝缘层3和TFT源漏层4构成。
[0010]此时TFT源漏层4与TFT栅极层2之间的栅极绝缘层3的厚度大概在4000A?5000A，又因为TFT栅极层2与TFT源漏层4都是不透光的金属材料，如果考虑封框胶的固化，TFT栅极层2与TFT源漏层4还得采取挖空设计，如果要保证电容不变，TFT栅极层2与TFT源漏层4的正对面积不能减小，这样就得增大这个区域所占的空间，以保证电容大小。
【发明内容】
[0011](一)要解决的技术问题
[0012]本发明所要解决的技术问题是现有的TFT阵列基板的电容的尺寸过大，使得TFT阵列基板的边框不能窄化。
[0013](二)技术方案
[0014]为解决上述技术问题，本发明提供一种TFT阵列基板的电容，所述TFT阵列基板包括形成在衬底基板上的TFT栅极层、栅极绝缘层、第一 ITO层、TFT有源层、TFT源漏层、钝化层和第二 ITO层，所述电容由该第一 ITO层、钝化层和第二 ITO层构成。
[0015]根据本发明的一种优选实施方式，所述电容区域的所述第二 ITO层与所述TFT栅极层相连，由此，所述电容由两个分电容和并联而成，所述TFT栅极层与和所述第一 ITO层构成其中一个分电容的两个电极，所述第一 ITO层与所述第二 ITO层构成另一个分电容的两个电极。
[0016]根据本发明的一种优选实施方式，所述电容区域的所述第一 ITO层与所述TFT栅极层相连，由此，所述电容由两个分电容和并联而成，所述TFT栅极层和所述第二 ITO层构成其中一个分电容的两个电极，所述第一 ITO层和所述第二 ITO层构成其中一个分电容的两个电极。
[0017]根据本发明的一种优选实施方式，所述电容的两个电极之间的距离为2000A?2500 Ac
[0018]本发明还提出制造TFT阵列基板的电容的方法，所述TFT阵列基板包括依次形成在衬底基板上的TFT栅极层、栅极绝缘层、第一 ITO层、TFT有源层、TFT源漏层、钝化层和第
二ITO层，其中，在制作所述阵列基板时，利用所述第一 ITO层来形成所述电容的一个电极，利用所述钝化层来形成所述电容的介质，并利用所述第二 ITO层形成所述电容的另一个电极。
[0019]根据本发明的一种优选实施方式，使所述电容区域的所述第二 ITO层与所述TFT栅极层相连，由此，使所述电容由两个分电容和并联而成，在制作所述栅极驱动器时，利用所述TFT栅极层与和所述第一 ITO层构成其中一个分电容的两个电极，利用所述第一 ITO层与所述第二 ITO层构成另一个分电容的两个电极。
[0020]根据本发明的一种优选实施方式，使所述电容区域的所述第一 ITO层与所述TFT栅极层相连，由此，使所述电容由两个分电容和并联而成，在制作所述栅极驱动器时，利用所述TFT栅极层和所述第二 ITO层构成其中一个分电容的两个电极，利用所述第一 ITO层和所述第二 ITO层(6)构成其中一个分电容的两个电极。
[0021]根据本发明的一种优选实施方式，在制作所述阵列基板时，采用HTM掩膜板制作所述钝化层的图形，所述HTM掩膜板的半透光区域对应所述钝化层作为所述电容的介质层的区域；当将需要完全刻蚀去除钝化层的地方刻蚀完成后，将对应半透光区域的光刻胶完全灰化掉，此时完全不透光区域的光刻胶还有一定高度的保留；对半透光区域的钝化层进行刻蚀，通过选择刻蚀的时间来减少所述半透光区域的钝化层的厚度。
[0022]本发明还提出一种TFT阵列基板的移位寄存器单元，包括上面所述的电容。
[0023]本发明还提出一种栅极驱动器，包括该移位寄存器单元。
[0024]本发明还提出一种阵列基板，包括上述的电容。
[0025]本发明还提出一种显示装置，包括所述的栅极驱动器。
[0026](三)有益效果
[0027]本发明通过优化TFT阵列基板的电容的所占空间，即尺寸的大小，大大减小移位寄存器的尺寸，从而为窄边框TFT阵列基板的发展开辟了一条新路。
【专利附图】
【附图说明】
[0028]图1为现有的一种TFT-1XD栅极驱动器的移位寄存器的级联图；
[0029]图2为现有的一种移位寄存器的级的不意图；
[0030]图3A和图3B分别显示了与封框胶无交叠时以及封框胶有交叠时的的电容设计；
[0031]图4是本发明的TFT阵列基板的第一实施例的电容的截面图；
[0032]图5是本发明的第二实施例的电容截面图；
[0033]图6是本发明的第三实施例的电容截面图；
[0034]图7是本发明的第四实施例的电容截面图。
【具体实施方式】
[0035]为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
[0036]TFT阵列基板分为显示区域和非显示区域。在制作TFT阵列基板的时候，像素单元、栅线、数据线等的图形形成在显示区域，栅极驱动器形成在非显示区域。TFT阵列基板具有多个移位寄存器，移位寄存器由若干个TFT与至少一个电容构成。此非显不区域的电容，一般是平行板电容，由上下两个电极板和夹在其中的介质层构成。它属于栅极驱动电路GOA内部的一个单元，故一般一行栅线对应一个电容。
[0037]TFT阵列基板包括依次形成在衬底基板上的TFT栅极层、栅极绝缘层、第一 ITO层(氧化铟锡、作为像素电极)、TFT有源层、TFT源漏层、钝化层和第二 ITO层(Com电极)。所述衬底基板可以为塑料基板，也可以为玻璃基板。
[0038]图4是本发明的TFT阵列基板的第一实施例的电容的截面图。为了减少电容所占空间，如图4所示，该实施例的电容由依次形成在衬底基板I上的所述第一 ITO层5、所述钝化层(Passivation,简称PVX) 3’和所述第二 ITO层6构成。可见,该实施例的电容的一个电极使用第一 ITO层5，另一个电极使用第二 ITO层6，中间的钝化层3’作为该电容的介质层。
[0039]一般 HADS(High Advanced Super Dimension Switch,高开口率的高级超维场转换)制作TFT阵列基板的工艺流程为:依次在玻璃基板上形成TFT栅极层、栅极绝缘层、TFT有源层、第一 ITO层、TFT源漏层、钝化层和第二 ITO层。其中，形成TFT源漏层和第一 ITO的工艺顺序可以互换。
[0040]根据上述工艺，在制造该实施例的电容时，不用增加TFT阵列基板的工艺流程，只需要事先在掩膜板上对应形成电容的区域做好相应的图形。在制作显示区域的第一 ITO层、钝化层和第二 ITO的图形的同时，非显示区域的电容的一个电极就可以相应地利用所述第一 ITO来形成，介质层就可以利用所述钝化层的形成，另一个电极就可以利用第二 ITO形成。
[0041]这样，相比于现有技术，所述电容的介质层(即电容的两个电极之间的距离)随着工艺的顺序，可由栅极绝缘层转换成钝化层3’，厚度在2000?2500 A。即所述电容的介质层的厚度由原来的4000,4变成2500A，此时根据电容的公式C= ε s / d，其中间距d减小到原来的0.625倍，即面积S可以比原来降低37.5%，所以，在保持电容大小不变储电能力相同的情况下，电容的电极的面积可以由原来的1000000 μ m2的减小为625000 μ m2，电极的面积可以减小37.5%，这就为窄边框的实现提供了极大的优化空间。
[0042]尤为重要的是，此时电容的两个电极为ΙΤ0，都是透明电极，即可以透光，如果考虑封框胶的UV固化，可以无需对电极进行挖空，这样，电容所占面积可以比原来降低60%左右，大大减小了所占的空间，从而为窄边框的实现提供了极大的优化空间。
[0043]图5是本发明的第二实施例的电容截面图。如图5所示，其包括在玻璃基板I上依次形成的TFT栅极层2、栅极绝缘层3、第一 ITO层5、钝化层3’、第二 ITO层6，其中第二ITO层6与TFT栅极层2相连。也就是说，该电容由两个分电容C1和C2并联而成，即组成的总电容C=CJC2, TFT栅极层2与和第一 ITO层5作为电容C2的两个电极，第一 ITO层5与第二 ITO层6作为电容C1的两个电极。
[0044]在制造该实施例的电容时，同样地，只需要事先在掩膜板上对应该电容的区域做好相应的图形。那么，在制作显示区域的TFT栅极层、栅极绝缘层、第一 ITO层、钝化层和第二 ITO层的图形的同时，非显示区域的电容C2的一个电极就可以相应地利用所述TFT栅极层形成，相应的介质层就可以利用所述栅极绝缘层形成，另一个电极就可以利用第一 ITO层形成；非显示区域的电容C1的一个电极就可以相应地利用第一 ITO层形成，其介质层就可以利用钝化层形成，另一个电极就可以利用第二 ITO层形成。
[0045]需要注意的是，本实施例中，在制作钝化层的图形时候，同时形成用于连接第二ITO层6与TFT栅极层2的过孔7，以实现两个电容并联的目的。
[0046]该实施例既可以固化封框胶时不影响UV透过率，又能进一步在电容大小变化的情况下，减小其的所占空间，由此可以进一步缩小阵列基板的边框。
[0047]图6是本发明的第三实施例的电容截面图。如图6所示，其与实施例2具有类似的结构，只不过，该实施例的TFT栅极层2与第一 ITO层5相连。S卩，TFT栅极层2与第二ITO层6作为分电容C2’的两个电极，第一 ITO层与第二 ITO层作为分电容C/的两个电极，由此组成的总电容C = c/ +c2’。
[0048]在制造该第三实施例的电容时，同样地，只需要事先在掩膜板上对应该电容的区域做好相应的图形。那么，在制作显示区域的TFT栅极层、栅极绝缘层、第一 ITO层、钝化层和第二 ITO层的图形的同时，非显示区域的电容C2’的一个电极就可以相应地利用所述TFT栅极层形成，介质层就可以利用所述栅极绝缘层形成，另一个电极就可以利用所述第一 ITO层形成；非显示区域的电容C/的一个电极就可以相应地利用该第一 ITO层形成，介质层就可以利用钝化层形成，另一个电极就可以利用所述第二 ITO层形成。
[0049]需要注意的是，本实施例中，同样的，在制作栅极绝缘层的图形时候，需要同时将过孔做出来，以将第一 ITO层5与TFT栅极层2相连，实现两个电容并联的目的。
[0050]在图5及图6所述的实施例中，因为采用的是将电容并联的方式来进一步减小电容的面积，所以需要将并联的电容通过过孔连接起来。图5的实施例中，该处过孔无需增加工艺流程，在正常制作面板时，刻蚀钝化层时，改变一下钝化层掩膜板的图形，在此处设计一些过孔的图形，即可实现该处第二 ITO层与TFT栅极层之间形成过孔的目的。而对于图6的实施例中，需要将第一 ITO层与TFT栅极层连接，对于有些具有刻蚀栅极绝缘层的工艺的产品，此时可以共用这个工艺流程，将栅极绝缘层上的过孔7做出来；而对于没有这一次工艺的产品，需要增加刻蚀栅极绝缘层的工艺，将过孔7做出来，这一道工艺主要是在栅极绝缘层2形成以后，第一 ITO层5形成以前。
[0051]同样，该实施例既可以在固化封框胶时不影响UV透过率，又能进一步在电容大小变化的情况下，减小其的所占空间。进一步缩小了边框。
[0052]图7是本发明的第四实施例的电容截面图。如图7所示，跟图4所示的实施例相t匕，该实施例的钝化层3’的厚度进一步降低了。该实施例在形成钝化层图形的时候，采用了半透膜(HTM掩膜)，HTM的半透光区域对应电容处的钝化层区域，所以使得此处的钝化层能够进一步减薄了。
[0053]进一步地，相对于上述三个实施例，在制造时，都可以采用第四实施例对钝化层3’进行刻蚀时使用半透膜(HTM，half tone mask)掩膜的方法，即在刻蚀钝化层3’时，电容处的钝化层使用半透膜工艺，降低掩膜透过率，在其他地方刻蚀钝化层3’时。
[0054]此时在制作钝化层时，采用特殊的HTM掩膜板。此掩膜板上分为三个区域，分别为:完全透光区域，完全不透光区域，半透光区域。
[0055]有需要将该钝化层完全刻蚀去除的区域，例如周边非显示区域需要过孔的地方，该区域对应掩膜板上的完全透光区域；对于电容处的钝化层，因为是需要此处的钝化层减薄，但是需要有一定的保留，所以对应掩膜板上的半透光区域。对于其他地方需要完全保留钝化层的地方，例如显示区域，需要对应掩膜板上的完全不透光区域。
[0056]在用掩膜板形成相应的光刻胶图形后，进行钝化层的刻蚀时，首先在需要完全刻蚀去除的地方进行刻蚀，一般采用干法刻蚀，将此处的钝化层完全除去。然后，进行光刻胶的厚度减薄，将对应半透光区域的光刻胶完全灰化掉，此时完全不透光区域的光刻胶还有一定高度的保留。此时再对半透光区域的钝化层进行刻蚀，通过选择刻蚀的时间(例如，将刻蚀时间缩小为完全透光区域的一半，等等)，从而达到减小电容处的PVX厚度的效果，从而达到减小第一 ITO层与第二 ITO层之间的绝缘层的目的，进一步可以将电容的面积做小。[0057]此处由于是半透膜工艺，该处的钝化层3’厚度只是减少而不会被完全刻蚀掉，这样该处的钝化层3’厚度降低，电容的两极板间的距离减小，这样电容不变的情况下，电容面积可以进一步减小。
[0058]综上所述，本发明通过优化移位寄存器的电容设计，减小该移位寄存器所占的空间，对窄边框液晶显示器尤为重要，本发明可以只要用原有电容所占空间的10%左右即可实现相同的电容大小，可节约9000?900000 μ HI2的电容面积。
[0059]本发明还提供一种阵列基板，其包括上述实施例中的电容。
[0060]本发明还提供一种移位寄存器单元及栅极驱动器，其包括上述实施例中的电容。
[0061]本发明还提供一种显示装置，具体地，所述显示装置可以为液晶显示装置，例如液晶面板、液晶电视、手机、液晶显示器等，其包括彩膜基板、以及上述实施例中的阵列基板；除了液晶显示装置，所述显示装置还可以是其他类型的显示装置，比如电子阅读器等，其不包括彩膜基板，但是包括上述实施例中的电容和栅极驱动器。所述显示装置还可以包括有机电致发光显示器，其包括上述实施例中的电容和栅极驱动器。
[0062]以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种TFT阵列基板的电容，所述TFT阵列基板包括形成在衬底基板上的TFT栅极层、栅极绝缘层、第一 ITO层、TFT有源层、TFT源漏层、钝化层和第二 ITO层，其特征在于，所述电容由该第一 ITO层(5)、钝化层(3’ )和第二 ITO层(6)构成。
2.如权利要求1所述的阵列基板的电容，其特征在于，所述电容区域的所述第二ITO层(6)与所述TFT栅极层⑵相连，由此，所述电容由两个分电容(C1)和(C2)并联而成，所述TFT栅极层(2)与和所述第一 ITO层(5)构成其中一个分电容的两个电极，所述第一 ITO层(5)与所述第二 ITO层(6)构成另一个分电容的两个电极。
3.如权利要求1所述的TFT阵列基板的电容，其特征在于，所述电容区域的所述第一ITO层(6)与所述TFT栅极层⑵相连，由此，所述电容由两个分电容(C/)和(C2’)并联而成，所述TFT栅极层⑵和所述第二 ITO层(5)构成其中一个分电容的两个电极，所述第一ITO层(5)和所述第二 ITO层(6)构成其中一个分电容的两个电极。
4.如权利要求1所述的TFT阵列基板的电容，其特征在于，所述电容的两个电极之间的距离为2000A?2500 A。
5.一种制造TFT阵列基板的电容的方法，所述TFT阵列基板包括形成在衬底基板上的TFT栅极层、栅极绝缘层、第一 ITO层、TFT有源层、TFT源漏层、钝化层和第二 ITO层，其特征在于，在制作所述阵列基板时，利用所述第一 ITO层来形成所述电容的一个电极，利用所述钝化层来形成所述电容的介质，并利用所述第二 ITO层形成所述电容的另一个电极。
6.如权利要求5所述的制造TFT阵列基板的电容的方法，其特征在于，使所述电容区域的所述第二 ITO层(6)与所述TFT栅极层⑵相连，由此，使所述电容由两个分电容(C1)和(C2)并联而成，在制作所述栅极驱动器时，利用所述TFT栅极层⑵与和所述第一 ITO层(5)构成其中一个分电容的两个电极，利用所述第一 ITO层(5)与所述第二 ITO层(6)构成另一个分电容的两个电极。
7.如权利要求5所述的制造TFT阵列基板的电容的方法，其特征在于，使所述电容区域的所述第一 ITO层(6)与所述TFT栅极层⑵相连，由此，使所述电容由两个分电容(C/)和(C2’)并联而成，在制作所述栅极驱动器时，利用所述TFT栅极层⑵和所述第二 ITO层(5)构成其中一个分电容的两个电极，利用所述第一 ITO层(5)和所述第二 ITO层(6)构成其中一个分电容的两个电极。
8.如权利要求5-7的任一项所述的制造TFT阵列基板的电容的方法，其特征在于，在制作所述阵列基板时，采用HTM掩膜板制作所述钝化层的图形，所述HTM掩膜板的半透光区域对应所述钝化层作为所述电容的介质层的区域； 当将需要完全刻蚀去除钝化层的地方刻蚀完成后，将对应半透光区域的光刻胶完全灰化掉，此时完全不透光区域的光刻胶还有一定高度的保留； 对半透光区域的钝化层进行刻蚀，通过选择刻蚀的时间来减少所述半透光区域的钝化层的厚度。
9.一种TFT阵列基板的移位寄存器单元、其特征在于，包括权利要求1所述的电容。
10.一种栅极驱动器，其特征在于，包括权利要求9所述的移位寄存器单元。
11.一种阵列基板，其特征在于，包括权利要求1所述的电容。
12.—种显示装置，其特征在于，包括权利要求10所述的栅极驱动器。
【文档编号】H01L27/12GK103715207SQ201310753392
【公开日】2014年4月9日 申请日期:2013年12月31日 优先权日:2013年12月31日
【发明者】李小和, 邵贤杰 申请人:合肥京东方光电科技有限公司, 京东方科技集团股份有限公司