专利名称：半导体封装构造的制作方法
技术领域：
本实用新型涉及一种半导体封装构造，特别是有关于一种可增加输入/输出引脚数目的半导体封装构造。
背景技术：
现今,半导体封装构造通常是选用导线架(Ieadframe)或封装基板(substrate)来做为承载芯片的载板(carrier)。现有一种使用导线架的封装构造是包含一芯片承座、数个引脚、芯片及封装胶材，其中所述数个引脚是环绕排列在所述芯片承座的周围。所述芯片通过粘胶固定在所述芯片承座上。所述数个引脚通过打线作业而以数条导线电性连接到所述芯片上的数个接垫上。所述封装胶材则包埋保护所述芯片承座、芯片、导线及所述引脚的内侧端，仅裸露出所述引脚的外侧端。所述引脚的外侧端会向下弯折成具有一水平端，以做为输入/输出(I/o)端子。然而，在上述使用导线架的封装构造中，所述用作输入/输出端子的引脚的数目主要受限于芯片承座的尺寸。对于需要更多输入/输出端子的封装产品来说，上述的现有封装构造已无法满足需求。故，有必要提供一种半导体封装构造，以解决现有技术所存在的问题。
实用新型内容本实用新型的主要目的在于提供一种半导体封装构造，可提供更多的引脚数目，满足需要大量输入/输出端子的封装产品的需求。为达成前述目的，本实用新型一实施例提供一种半导体封装构造，所述半导体封装构造包含:一第一导线架、一第二导线架、一芯片以及一封装胶体，其中所述第一导线架包含一芯片承座及数个第一引脚，所述第一引脚至少围绕所述芯片承座的至少两侧边；所述所述第二导线架包含数个第二引脚，所述第二引脚绝缘分布于所述第一引脚的上方；所述芯片对应设于所述芯片承座上并分别电性连接所述第一引脚与第二引脚；所述封装胶体包覆所述芯片、所述第一导线架及第二导线架，并局部裸露所述第一引脚与第二引脚。本实用新型的垂直堆叠多层导线架的半导体封装构造，相较于传统半导体封装构造，可提供至少两倍的输入/输出端子数目，满足需要大量输入/输出端子的封装产品的设计需求。
图1是本实用新型一实施例的半导体封装构造的剖视图。图1A IC是制作图1实施例的半导体封装构造的结构示意图。图2是本实用新型另一实施例的半导体封装构造的剖视图。图2A 2C是制作图2 实施例的半导体封装构造的结构示意图。[0013]图3是本实用新型又一实施例的半导体封装构造的剖视图。图4是本实用新型再一实施例的半导体封装构造的剖视图。
具体实施方式
为让本实用新型上述目的、特征及优点更明显易懂，下文特举本实用新型较佳实施例，并配合附图，作详细说明如下。再者，本实用新型所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本实用新型，而非用以限制本实用新型。请参照图1所示，图1是本实用新型一实施例的半导体封装构造的剖视图。本实用新型所揭示的半导体封装构造包含一第一导线架1、一第二导线架2、一芯片3及一封装胶体4。所述第一导线架I包含一芯片承座10及数个第一引脚11。所述第一导线架I的材质可以是例如铜、铁、铝、镍、锌或其合金等。所述第一引脚11分布所述芯片承座10的至少两侧边，在本实施例中，所述第一引脚11例如分布所述芯片承座10的四周侧边。所述第一引脚11主要包含一水平段Ila与一弯折段Ilb ;所述第一引脚11的弯折段Ilb大致呈L形而具有一水平连接端11c。所述第二导线架2设置于所述第一导线架I的上方，并且包含数个第二引脚20，其中所述第二引脚20绝缘分布于所述第一引脚11的上方。所述第二导线架2的材质可以是例如铜、铁、铝、镍、锌或其合金等。每一所述第二引脚20包含一水平段20a与一弯折段20b ;其中所述第二引脚20的弯折段20b大致呈L形而具有一水平连接端20c，且所述第二引脚20的水平连接端20c与所述第一引脚11的水平连接端Ilc共平面。在本实施例中，所述第二引脚20的弯折段20b的水平连接端20c是水平朝外延伸；所述第一引脚11的弯折段Ilb的水平连接端Ilc是水平朝内延伸。但是，在其他实施例中，所述第二引脚20的弯折段20b的水平连接 端20c也可以水平朝内延伸；所述第一引脚11的弯折段Ilb的水平连接端Ilc也可以水平朝外延伸。所述芯片3对应设于所述芯片承座10上，并且电性连接所述第一引脚11与第二引脚20。在一实施例中，所述芯片3具有一朝上的有源表面及配置于所述有源表面上的数个焊垫30，所述焊垫30分别与所述第一引脚11及第二引脚20通过数条导线31电性连接。所述封装胶体4包覆所述芯片3、所述第一导线架I及第二导线架2，并局部裸露所述第一引脚11与第二引脚20。更详细来说，在本实施例中，所述第一引脚11的水平段Ila是大致上包埋于所述封装胶体4内；所述第一引脚11的弯折段Ilb则裸露于所述封装胶体4外；同样地，所述第二引脚20的水平段20a大致上包埋于所述封装胶体4内；所述第二引脚20的弯折段20b则裸露于所述封装胶体4外。此外，所述第一引脚11与所述第二引脚20之间还设有至少一双面胶带22。例如在本实施例中，如图1所示，所述第一引脚11的水平段Ila与所述第二引脚20的水平段20a之间设有两个呈环状的双面胶带22a，22b，其中一双面胶带22a围绕所述芯片承座10，设置靠近所述第一引脚11的水平段Ila的一内末端；另一双面胶带22b则围绕前一双面胶带22a而设置靠近所述第一引脚11的水平段Ila与弯折段Ilb的连接端，且所述双面胶带22b的一边缘大致切齐所述封装胶体4的侧面。所述双面胶带22a，22b用于固定所述第一引脚11与所述第二引脚20，使得垂直相邻的所述第一引脚11与所述第二引脚20之间维持一定垂直间距而不致于相互接触形成短路，同时所述双面胶带22a可以位在所述第二引脚20的水平段20a结合所述导线31的位置(即打线位置)的正下方，以提供打线时所需的支撑力；而所述双面胶带22b边缘大致切齐所述封装胶体4的侧面，则可在封装胶体4的边缘提供支撑力量，以缓冲弯折段11b，20b通过弯折成形时对封装胶体4边缘造成的作用力。请参照图1A IC所示，其分别概要揭示制作图1实施例的半导体封装构造的结构示意图。请参照图1A所示，首先提供一第一导线架I与一间隔堆叠在所述第一导线架I上方的第二导线架2，例如先对一金属板进行冲压或蚀刻作业，以成形一包含多个第一导线架I的导线架条(leadframe strip),其中每个第一导线架I包含一芯片承座10及数个水平的第一引脚11 ;接着再对另一金属板进行冲压或蚀刻作业，以成形另一包含多个第二导线架2的导线架条，其中每个第二导线架2包含数个第二引脚20 ;接着再将两导线架条重叠，使每一第一导线架I对应一第二导线架2构成一导线架堆叠结构，并且让数个呈环状双面胶带22分别固定在每一所述第一导线架I的第一引脚11与对应的所述第二导线架2的第二引脚20之间。接着，请参照图1B，在每一第一导线架I的芯片承座10上设置一芯片3 ;再通过打线作业使所述芯片3的一有源表面上的焊垫30与所述第一引脚11与第二引脚20通过数个导线31分别电性连接。接着，请参照图1C，利用一封装胶体4来包覆保护所述芯片3、所述导线31、所述第一导线架I与第二导线架2，并局部裸露所述第一引脚11与第二引脚20 ;再进行切割作业，使得相邻的导线架层叠结构彼此分离。最后再进行冲压作业，以分别弯折所述第一引脚11与第二引脚20，其中第一引脚11包含了包埋于所述封装胶体 4内的水平段I Ia与裸露于所述封装胶体4外的弯折段I Ib,同时所述第二引脚20也包含包埋于所述封装胶体4内的水平段20a与裸露于所述封装胶体4外的弯折段20b，如此一来，便可得到如图1所示的半导体封装构造。由于所述半导体封装构造具有多层导线架，具有更多的引脚来提供更多的输入/输出端子数目，满足需要大量输入/输出端子的封装产品的设计需求。请参照图2所示，图2是本实用新型另一实施例的半导体封装构造的剖视图。本实施例与图1的实施例不同之处在于，所述第一引脚11的水平段Ila与弯折段Ilb皆包埋于所述封装胶体4内，仅所述第一引脚11的弯折段Ilb的水平连接端Ilc裸露于所述封装胶体4的底面40，并且与所述封装胶体4的底面40及所述第二引脚20的水平连接端20c共平面。请参照图2A 2C所示，其分别概要揭示制作图2实施例的半导体封装构造的结构示意图。请参照图2A所示，首先提供一第一导线架1，例如先对一金属板进行冲压或蚀刻作业，以成形所述第一导线架1，其中每个第一导线架I包含一芯片承座10及数个水平的第一引脚11 ;接着将第一导线架I设置于一载座5上，再通过冲压作业，以弯折所述第一导线架I的第一引脚1，成形其弯折段Ilb与水平连接端11c。所述载座5位于所述第一引脚I的水平段Ila及水平连接端Ilc之间。[0031 ] 为了方便后续分离所述载座5与第一导线架I，所述第一引脚11在本实施例中，可分布在所述芯片承座10的两相对侧边或三侧边，以使所述芯片承座10的一侧边或两相对侧边保持空缺，以便后续封装作业前以水平抽出方式移除所述载座5。所述载座5可以是由金属板或封装胶体制成的板材。若所述载座5选自于由封装胶体(或等效绝缘材料)预制成形的板材，则后续封装作业前可以选择不移除所述载座5。接着，请参照图2B，在每一第一导线架I的第一引脚11的水平段Ila上利用至少一双面胶带22设置一第二导线架2，其中第二导线架2包含数个第二引脚20。接着，请参照图2C，在第一导线架I的芯片承座10上设置一芯片3 ;再通过打线作业使所述芯片3有源表面上的焊垫30与所述第一引脚11与第二引脚20通过数个导线31电性连接。接着，移除所述载座5以进行封装作业，并利用一封装胶体4来包覆保护所述芯片
3、所述导线31、所述第一导线架I与第二导线架2，并局部裸露所述第一引脚11的水平连接端Ilc与第二引脚20 ;之后再进行一次冲压作业，以弯折第二引脚20，使得第二引脚20包含包埋于所述封装胶体4内的水平段20a与裸露于所述封装胶体4外的弯折段20b，如此一来，便可得到如图2所示的半导体封装构造。值得注意的是，若以由封装胶体预制成形的板材做为所述载座5，则可以选择不移除所述载座5并直接利用所述封装胶体4来进行封装作业，此时所述封装胶体4包埋所述载座5，且所述载座5位于所述第一引脚I的水平段Ila及水平连接端Ilc之间。本实用新型的半导体封装构造并不局限于两层导线架，可根据芯片数目而达到三层或更多层导线架。例如，请参照图3所示，图3是本实用新型另一实施例的半导体封装构造的剖视图，图3的实施例的第一导线架I与第二导线架2的结构类似图2的实施例，其不同之处在于，图3的半导体封装构造·进一步包含一第二芯片7和一第三导线架6。所述第二芯片7设于所述第一芯片3的有源表面上。所述第三导线架6包含数个第三引脚60，所述第三导线架6的材质可以是例如铜、铁、铝、镍、锌或其合金等。所述第三引脚60绝缘分布于所述第二引脚20的上方，并电连接所述第二芯片3及/或所述第一芯片7。与所述第一引脚11和第二引脚20相似，所述第三引脚60也包含一水平段60a与一弯折段60b。在本实施例中，所述第三引脚60的水平段60a大致上包埋于所述封装胶体4内，并且通过一双面胶带24黏贴于所述第二引脚20的水平段20a上；所述第三引脚60的弯折段60b裸露于所述封装胶体4外，并且大致呈L形而具有一水平连接端60c ;所述第三引脚60的水平连接端60c、所述第二引脚20的水平连接端20c与所述第一引脚11的水平连接端Ilc共平面。再者，所述第三引脚60的水平连接端60c是水平朝外延伸，但必要时也可以水平朝内延伸。请参照图4所示，图4是本实用新型另一实施例的半导体封装构造的剖视图。图4的实施例类似图3的实施例，其不同之处在于，在图4的半导体封装构造中，所述第二芯片7设于所述芯片承座10上而与所述第一芯片3并排；所述第三导线架6的每一所述第三引脚60大致上整个包埋于所述封装胶体4内并向上电性连接一导电柱61，所述导电柱61是由穿胶导通孔(throughmolding via)工艺制成的,其设于所述封装胶体4内并从所述第三引脚60的顶面延伸至所述封装胶体4的一顶面露出，使得其他封装体可堆叠于所述半导体封装构造的封装胶体4的顶面上，而通过所述导电柱61电性连接所述第三引脚60。综上所述，相较于传统半导体封装构造提供的引脚数有限，本实用新型以垂直堆叠的多层导线架所构成的半导体封装构造，可提供至少两倍的输入/输出端子数目，满足需要大量输入/输出端子的封装产品的设计需求。本实用新型已由上述相关实施例加以描述，然而上述实施例仅为实施本实用新型的范例。必需指出的是，已公开的实施例并未限制本实用新型的范围。相反地，包含于权利要求书的精神及范围的修改及均等`设置均包括于本实用新型的范围内。
权利要求1.一种半导体封装构造，其特征在于:所述半导体封装构造包含: 一第一导线架，包含一芯片承座及数个第一引脚，所述第一引脚分布于所述芯片承座的至少两侧边； 一第二导线架，包含数个第二引脚，所述第二引脚绝缘分布于所述第一引脚的上方；一芯片，对应设于所述芯片承座上并分别电性连接所述第一引脚与第二引脚；以及一封装胶体，包覆所述芯片、所述第一导线架及第二导线架，并局部裸露所述第一引脚与第二引脚。
2.如权利要求1所述的半导体封装构造，其特征在于:所述第二引脚包含一水平段与一弯折段；所述水平段大致包埋于所述封装胶体内；所述弯折段裸露于所述封装胶体外，并且大致呈L形而具有一水平连接端。
3.如权利要求2所述的半导体封装构造，其特征在于:所述第一引脚包含一水平段与一弯折段；所述第一引脚的水平段大致包埋于所述封装胶体内；所述第一引脚的弯折段裸露于所述封装胶体外，并且大致呈L形而具有一水平连接端；所述第一引脚的水平连接端与所述第二引脚的水平连接端共平面。
4.如权利要求2所述的半导体封装构造，其特征在于:所述第一引脚包含一水平段与一弯折段；所述第一引脚的水平段包埋于所述封装胶体内；所述第一引脚的弯折段包埋于所述封装胶体内，并且大致呈L形而具有一水平连接端；所述第一引脚的水平连接端裸露于所述封装胶体的底面，并且与所述封装胶体的底面及所述第二引脚的水平连接端共平面。
5.如权利要求4所述的半导体封装构造，其特征在于:所述半导体封装构造进一步包含一由封装胶体预制成形的载座，其中所述封装胶体包埋所述载座，且所述载座位于所述第一引脚的水平段及水平连接端之间。
6.如权利要求2所·述的半导体封装构造，其特征在于:所述第一引脚的水平段与所述第二引脚的水平段之间设有至少一双面胶带。
7.如权利要求1所述的半导体封装构造，其特征在于:所述半导体封装构造进一步包含: 至少一第二芯片，设于所述第一芯片的一有源表面上；以及 至少一第三导线架，所述第三导线架包含数个第三引脚，所述第三引脚绝缘分布于所述第二引脚的上方，并电连接所述第二芯片及所述第一芯片的至少一个。
8.如权利要求1所述的半导体封装构造，其特征在于:所述半导体封装构造进一步包含: 至少一第二芯片，设于所述芯片承座上而与所述第一芯片并排；以及至少一第三导线架，所述第三导线架包含数个第三引脚，所述第三引脚绝缘分布于所述第二引脚的上方，并电连接所述第二芯片及所述第一芯片的至少一个。
9.如权利要求7或8所述的半导体封装构造，其特征在于:所述第三引脚包含一水平段与一弯折段；所述第三引脚的水平段大致包埋于所述封装胶体内；所述第三引脚的弯折段裸露于所述封装胶体外，并且大致呈L形而具有一水平连接端；所述第三引脚的水平连接端、所述第二引脚的水平连接端与所述第一引脚的水平连接端共平面。
10.如权利要求7或8所述的半导体封装构造，其特征在于:每一所述第三引脚包埋于所述封装胶体内并电性连接一导电柱，所述导电柱设于所述封装胶体内并从所述第三引脚的顶面延伸 至所述封装胶体的一顶面露出。
专利摘要一种半导体封装构造，包含一第一导线架，包含一芯片承座及数个第一引脚；一第二导线架，包含数个第二引脚，所述第二引脚绝缘分布于所述第一引脚的上方；一芯片，对应设于所述芯片承座上并电性连接所述第一引脚与第二引脚；以及一封装胶体，包覆所述芯片、所述第一导线架及第二导线架，并局部裸露所述第一引脚与第二引脚。所述半导体封装构造可有效增加输入/输出端子数目。
文档编号H01L23/495GK203150538SQ20132001845
公开日2013年8月21日 申请日期2013年1月15日 优先权日2013年1月15日
发明者黄东鸿 申请人:日月光半导体制造股份有限公司