半导体集成电路装置制造方法

半导体集成电路装置制造方法
【专利摘要】在形成于P半导体衬底（1)上的n分离区域(2)形成构成高压侧驱动电路的MV-PM0S(20)和MV-NM0S(30)?MV-NM0S(30)形成于n分离区域（2)内部的中间电位（Vs)的p分离区域（3)。在p半导体衬底（1)的表面层的、n分离区域（2)的外侧设置n外延区域（12)，在其外侧设置地电位（GND)的pGND区域（41)。在高压侧驱动电路与pGND区域（41)之间的、p半导体衬底（1)与n外延区域(12)之间设置空洞（11)，并设置贯穿n外延区域(12)到达空洞（11)的p扩散区域（13)。对p分离区域（3)施加中间电位（Vs)。由此，能够避免产生错误动作、损坏，并且能够缩小芯片尺寸。
【专利说明】半导体集成电路装置

【技术领域】
[0001] 本发明涉及一种半导体集成电路装置。

【背景技术】
[0002]功率器件除了利用于电动机控制用逆变器外，还在容性负载大的PDP (等离子显 示面板）、液晶面板等的电源用途、空调或照明等的家电用逆变器用途等很多领域中广泛 地利用。近年来，由于LSI技术的进步，实际使用了确保达到1200V的高电压的高耐压 IC(HVIC:High Voltage Integrated Circuit(高压集成电路））。
[0003] 作为HVIC，将上下臂的驱动功能搭载于一个硅片上得到的1C、进一步将控制电 路、功率半导体器件也搭载于一个硅片上得到的1(：等系列化，作为逆变器整体也有助于高 效化、部件数削减。关于高耐压1C的电路结构，以具备电动机作为负载的电动机控制用逆 变器为例进行说明。图9是表示高耐压驱动1C的主要部分（单相）的结构的电路图。图 10是表不功率模块100动作时的中间电位Vs的变动的特性图。在图10中示出第一 M0SFET 101和第二M0SFET 102互补地导通/截止（〇n/off)时的、连接点105的中间电位Vs的变 动。
[0004] 如图9所示，驱动电路111是驱动功率模块100的电路。功率模块100是将高压 侧的第一 M0SFET (绝缘栅型场效应晶体管）101 (上臂输出元件）和低压侧的第二M0SFET 1〇2(下臂输出元件）串联连接得到的单相的逆变器电路，对作为负载的电动机U2进行驱 动。附图标记103和附图标记104是FWD (续流二极管）。
[0005] 第一 M0SFET 101的漏极与主电源Vds连接。第一 M0SFET 101的源极与第二 M0SFET 1〇2的漏极连接。第二M0SFET 102的源极被接地。第一 M0SFET 101的源极与第二 M0SFET 1〇2的漏极的连接点1〇5是由功率模块1〇〇构成的主电路的输出点。
[0006] 中间电位Vs通过第一M0SFET 101和第二M0SFET 102互补地导通/截止（on/off) 而在主电源Vds的高电位侧电位（例如400V)与低电位侧电位（例如地电位GND = 0V)之 间重复上升（以下设为第一状态121)和下降（以下设为第二状态122)变动（图10)。 [0007] 驱动电路111具有省略图示的控制单元、高压侧驱动电路、低压侧驱动电路以及 电平移位器（level shifter)。高压侧驱动电路通过对以施加于Vs端子的中间电位Vs为 基准的VB端子施加的高压侧电源电位VB来进行动作，用于驱动第一 M0SFET 101。低压侧 驱动电路通过对以地电位GND为基准的Vcc端子施加的低压侧电源电位Vcc来进行动作， 用于驱动第二M0SFET 102。
[0008] 具体地说，从控制单元输出的低压侧电平的接通/断开信号经由低压侧驱动电路 从低压侧输出端子L0输入到第二M0SFET 102的栅极。另外，低压侧电平的接通/断开信 号通过电平移位器被变换为高压侧电平的接通/断开信号。该高压侧电平的接通/断开信 号经由高压侧驱动电路从高压侧输出端子H0输入到第一 M0SFET 101的栅极。
[0009] HIN端子和LIN端子分别是在驱动电路111内生成高压侧电平的接通/断开信号 和低压侧电平的接通/断开信号时成为基准的高压侧控制信号输入端子和低压侧控制信 号输入端子。驱动电路111的各输入输出端子通常与微型计算机等计算机连接，通过执行 计算机中预先准备的程序来控制驱动电路111，从而进行对高耐压驱动1C整体的控制。 [0010] 在像这样的电动机控制用逆变器中，主电源Vds通常是AC(交流）100V?400V的 高电压。特别地，在第一 MOSFET 101成为导通状态且第二MOSFET 102成为截止状态的第 一状态121的情况下，第一 M0SFET 101的源极电位为高电位。为了驱动第一 MOSFET 101， 需要使栅极电位比源极电位更高，因此在驱动电路111中使用能够在高电压电源下使用的 光稱合器（PC :Photo Coupler)、高耐压 IC(HVIC)。
[0011]针对以往的高压侧驱动电路的结构进行说明。图11是表示以往的高压侧驱动电 路的俯视结构的俯视图。图12是表示图11的切割线AA-AA'处的截面结构的截面图。如 图11、12所示，在p半导体衬底（半导体片）131上形成有高压侧驱动电路形成区域130和 _耐压终端区域（HVJT :High Voltage Junction Termination (高压结终端））140,在该高 压侧驱动电路形成区域13〇形成有高压侧驱动电路，该高耐压终端区域140用于确保高压 侧驱动电路的耐压。
[0012] 在P半导体衬底131的表面层选择性地形成有n分离区域132。在η分离区域132 的表面层形成有构成高压侧驱动电路的横向ρ沟道MOSFET (MV-PM0S) 133以及横向η沟道 MOSFET(MV-NMOS) 134。MV-NM0S 134形成于设置在η分离区域132的表面层的ρ分离区域 135。另外，在ρ半导体衬底131的表面层的、η分离区域132的外侧，在HVJT 140内形成 有Ρ区域141。
[0013] 对ρ区域（以下设为pGND区域）141施加地电位GND。经由η++区域151等对η分 离区域132施加高压侧电源电位VB。对ρ分离区域135施加中间电位Vs。在通过构成逆 变器的第一 MOSFET 101和第二MOSFET 102互补地导通/截止而第一 MOSFET 101成为导 通状态且第二MOSFET 102成为截止状态的第一状态121的情况下，产生浪涌电压121a，中 间电位Vs瞬态上升（图10)。
[0014] 另一方面，在第一 MOSFET 101成为截止状态且第二MOSFET 102成为导通状态的 第二状态122的情况下，在第一 MOSFET 101与第二MOSFET 102的连接点105产生数百纳 秒（nsec)左右的负浪涌122a(图10)。在产生该负浪涌122a时，中间电位Vs低于地电位 GND。如果随着该中间电位Vs低于地电位GND而高压侧电源电位VB也低于地电位GND，则 由pGND区域141 (地电位GND)和η分离区域132构成的寄生二极管导通，空穴（hole) 142 从pGND区域141流向高压侧驱动电路形成区域130。因此，存在高压侧驱动电路错误地进 行动作这样的问题。
[0015] 作为解决该问题的高耐压1C，提出了下面的装置。在NM0S与PM0S之间，在η型杂 质区域的上表面内以与Ρ型阱接触的方式形成Ρ+型杂质区域。在Ρ+型杂质区域上形成有 电极，电极与高压侧寄生偏置电压VS连接。Ρ+型杂质区域的杂质浓度高于Ρ型阱的杂质浓 度，并且Ρ+型杂质区域形成得比Ρ型阱浅。在Ρ+型杂质区域与PM0S之间，η型杂质区域的 上表面内形成有η+型杂质区域。在η+型杂质区域上形成有电极，电极与高压侧寄生供给绝 对电压VB连接（例如，参照下述专利文献1)。
[0016] 作为其它的装置，还提出了如下一种装置（例如，参照下述专利文献2):在共同接 地节点（COM)与虚拟接地节点（VS)之间，在高电压控制电路（HVIC)内部利用共同的衬底 区域设置高耐压二极管D3。
[0017]作为其它的装置，还提出了如下一种半导体装置（例如，参照下述专利文献3): 形成通过第一绝缘分离沟槽进行了绝缘分离的MOS晶体管，第二绝缘分离沟槽被形成为n 层（η彡2)，在η个场区域中的各场区域分别各配置一个M〇s晶体管，η个M0S晶体管在地 (GND)电位与规定的电源电位之间依次串联连接，从第 n级M0S晶体管的电源电位侧的端子 与输出电阻之间取出输出，该半导体装置将由最内周的第二绝缘分离沟槽包围的场区域的 电位固定为电源电位。
[0018]作为在同一半导体衬底上具备通过电介质区域进行分离而得到的高电位部和低 电位部^装置，提出了下面的装置。为了与设置在同一半导体衬底上的低电位栅极驱动电 路电分离，在高电位栅极驱动电路的周缘部设置了高耐压结终端结构部。而且，在该高耐压 结终端结构部以及设置于尚电位栅极驱动电路的局部的电平移位电路部的 n+源极层与n+ 漏极层之间设置了沟槽。另外，在沟槽内填充氧化膜等而成为电介质区域（例如，参照下述 专利文献4)。
[0019]作为在半导体衬底上设置有电介质区域的装置，提出了包括内部具有平板状的空 洞的半导体衬底和在空洞上的半导体衬底的表面形成的无源元件的装置（例如，参照下述 专利文献5)。
[0020] 专利文献1 :日本特开2009-231851号公报
[0021] 专利文献2 :日本特开2010-263116号公报
[0022] 专利文献3 :日本特开2007-266561号公报
[0023] 专利文献4 :日本特开2009-206284号公报
[0024] 专利文献5 :日本特开2001-144276号公报


【发明内容】

[0025] 发明要解决的『ρ?颢
[0026]然而，在上述的图11、12所示的高压侧驱动电路中，为了避免在第一 M0SFET 101 与第二M0SFET 1〇2的连接点105中产生负浪涌122a时空穴142从HVJT 140流入高压侧 驱动电路形成区域130来防止高压侧驱动电路的错误动作，需要使配置于HVjT 14〇并被施 加高压侧电源电位VB的n++区域151与高压侧驱动电路形成区域130内的高压侧驱动电路 (MV-PMOS 133、MV-NM0S134等）之间的间隔X为ΙΟΟμπι以上。因此，存在芯片尺寸变大这 样的问题。
[0027]另外，如果只是如上述的专利文献1那样在电路周边设置用于取出在产生负浪涌 时流入高压侧驱动电路的空穴（空穴拾取）的ρ型杂质区域，则根据中间电位Vs的大小不 同，空穴拾取用的P型杂质区域有可能与P半导体衬底穿通。另外，在如上述的专利文献2 那样在被施加地电位GND的区域与被施加中间电位Vs的区域之间配置高耐压二极管的情 况下，导致芯片尺寸增大与高耐压二极管相应的量。
[0028]另外，在如上述的专利文献3那样设置沟槽结构的情况下，在沟槽的底部空穴拾 取效果降低。因此，在通过高压侧驱动电路驱动的功率器件（例如逆变器的上臂输出元件） 的负载电流、伴随被功率器件驱动的负载（例如电动机）而产生的寄生电感（L成分）大的 情况下，存在高压侧驱动电路进行错误动作、或者产生闩锁效应（latch-up)引起的损坏这 样的问题。
[0029]本发明的目的在于，为了克服上述现有技术的问题点而提供一种能够避免产生错 误动作、损坏的半导体集成电路装置。本发明的目的还在于，为了克服上述现有技术的问题 点而提供一种能够缩小芯片尺寸的半导体集成电路装置。
[0030] 用于解决问颢的方銮
[0031] 为了解决上述的课题并达到本发明的目的，本发明所涉及的半导体集成电路装置 具有下面的特征。在第一导电型半导体衬底的表面层设置有第二导电型区域。在上述第 二导电型区域形成电路部，对上述第二导电型区域施加作为上述电路部的电源的高电压电 位的第一电位。在上述第二导电型区域的内部设置有第一导电型阱区域，该第一导电型阱 区域被施加作为上述电源的低电压电位的第二电位。上述第一导电型阱区域构成上述电路 部。在上述第一导电型半导体衬底的表面层的、上述第二导电型区域的外侧设置有第一导 电型低电位区域，该第一导电型低电位区域被施加比上述第二电位低的第三电位。在上述 电路部与上述第一导电型低电位区域之间且上述第一导电型半导体衬底与上述第二导电 型区域之间选择性地设置有空洞。设置有贯穿上述第二导电型区域而到达上述空洞的第一 导电型区域。
[0032]另外，本发明所涉及的半导体集成电路装置的特征在于，在上述发明中，对上述第 一导电型区域施加上述第二电位。
[0033]另外，本发明所涉及的半导体集成电路装置的特征在于，在上述发明中，上述空洞 从上述第一导电型区域向上述第一导电型低电位区域侧延伸。
[0034]另外，本发明所涉及的半导体集成电路装置的特征在于，在上述发明中，从上述第 一导电型区域至上述第一导电型低电位区域连续设置上述空洞。
[0035]另外，本发明所涉及的半导体集成电路装置的特征在于，在上述发明中，上述电路 部对包括第一元件和第二元件的输出电路（功率模块）的上述第一元件进行驱动，该第一 元件连接在主电源的高电压电位侧，该第二元件与上述第一元件串联连接且连接在上述主 电源的低电压电位侧。而且，上述第二电位是上述第一元件与上述第二元件的连接点的电 位，上述第三电位是上述主电源的低电压电位。
[0036]另外，本发明所涉及的半导体集成电路装置的特征在于，在上述发明中，上述第一 导电型区域与上述第一导电型半导体衬底之间的穿通耐压被设定为比上述第一元件为接 通状态且上述第二元件为断开状态时瞬态上升的、上述输出电路的上述第一元件与上述第 二元件的上述连接点的电位高。
[0037]另外，本发明所涉及的半导体集成电路装置的特征在于，在上述发明中，还具备： 耐压区域，其包围上述电路部，配置在上述第二导电型区域；以及绝缘栅型场效应晶体管， 其在上述耐压区域的内侧具有漏极，在上述耐压区域的外侧具有源极，该绝缘栅型场效应 晶体管构成电平移位器，其中，上述空洞配置在上述电路部与上述绝缘栅型场效应晶体管 的漏极之间。
[0038]另外，为了解决上述课题并达到本发明的目的，本发明所涉及的半导体集成电路 装置具有下面的特征。在第一导电型半导体衬底的表面层设置有第一第二导电型区域。在 上述第一第二导电型区域形成电路部，该第一第二导电型区域被施加作为上述电路部的电 源的高电压电位的第一电位。在上述第一第二导电型区域的内部设置有第一导电型阱区 域，该第一导电型阱区域被施加作为上述电源的低电压电位的第二电位。上述第一导电型 阱区域构成上述电路部。在上述第一导电型半导体衬底的表面层的、上述第一第二导电型 区域的外侧设置有第二第二导电型区域。在上述第一导电型半导体衬底的表面层的、上述 第二第二导电型区域的外侧设置有第一导电型低电位区域，该第一导电型低电位区域被施 加比上述第二电位低的第三电位。在上述电路部与上述第一导电型低电位区域之间且上述 第一导电型半导体衬底与上述第二第二导电型区域之间选择性地设置有空洞。在上述第一 第二导电型区域与上述第二第二导电型区域之间，设置有贯穿上述第二第二导电型区域而 到达上述空洞的第一导电型区域。在上述第二第二导电型区域配置有构成电平移位器的绝 缘栅型场效应晶体管。而且，在上述第二第二导电型区域的、由上述绝缘栅型场效应晶体管 的漏极与上述第一导电型区域夹持的部分没有配置与上述第一电位连接的第二导电型高 浓度区域。
[0039]另外，本发明所涉及的半导体集成电路装置的特征在于，在上述发明中，对上述第 一导电型区域施加上述第二电位。
[0040] 另外，本发明所涉及的半导体集成电路装置的特征在于，在上述发明中，上述空洞 配置在上述电路部与上述绝缘栅型场效应晶体管的漏极之间。
[0041] 另外，本发明所涉及的半导体集成电路装置的特征在于，在上述发明中，上述绝缘 栅型场效应晶体管的漏极配置在上述第二第二导电型区域的上述电路部侧，上述绝缘栅型 场效应晶体管的源极配置在上述第二第二导电型区域的上述第一导电型低电位区域侧。
[0042] 另外，本发明所涉及的半导体集成电路装置的特征在于，在上述发明中，上述电路 部对包括第一元件和第二元件的输出电路的上述第一元件进行驱动，该第一元件连接主电 源的高电压电位侧，该第二元件与上述第一元件串联连接且连接在上述主电源的低电压电 位侧，上述第二电位是上述第一元件与上述第二元件的连接点的电位，上述第三电位是上 述主电源的低电压电位。
[0043] 另外，本发明所涉及的半导体集成电路装置的特征在于，在上述发明中，上述第一 导电型区域与上述第一导电型半导体衬底之间的穿通耐压被设定为比上述第一元件为接 通状态且上述第二元件为断开状态时瞬态上升的、上述输出电路的上述第一元件与上述第 二元件的上述连接点的电位高。
[0044]另外，本发明所涉及的半导体集成电路装置的特征在于，在上述发明中，还具备电 阻层，该电阻层隔着绝缘膜设置在上述第一第二导电型区域的表面上，上述绝缘栅型场效 应晶体管的漏极经由配置在上述第一导电型半导体衬底上的布线层与上述电阻层电连接。 [0045]根据上述发明，在第一导电型低电位区域与第一导电型分离区域之间形成空洞， 在该空洞之上以到达空洞的深度设置第一导电型区域，由此能够取出在第一、第二元件的 连接点处产生负浪涌时从第一导电型低电位区域流入第一导电型分离区域的空穴，从而能 够减少空穴注入（使之几乎无效）。
[0046]另外，根据上述发明，通过不将第一导电型区域的深度设得比到达空洞的深度深， 能够防止由于第一元件与第二元件的连接点的电位的瞬态上升而第一导电型区域穿通到 第一导电型半导体衬底。另外，根据上述发明，通过以到达空洞的深度设置空穴拾取用的第 一导电型区域，能够减少空穴注入（使之几乎无效），因此能够减小第一导电型低电位区域 与电路部之间的间隔。
[0047] 发明的效果 样的今果！=相的半导体集成电路装置，起到能够避免产生错误动作、损坏这 7 。 '艮据本发明所涉及的半导体集成电路装置，起到能够缩小芯片尺寸的效 采。

【专利附图】

【附图说明】 i 腳細半导體成_黯__造_棚。 〇_ =2 __ A_A'处的截面结构的截酬。 fll 0 3綠贼施方式i腳及的半导体集成电路装置的制造过程中的状态的截面 ^052]图4疋表示头施方式i所涉及的半导体集成电路装置的制造过程中的状态的截面 2〇53；| ? 5驗喊施方式i所涉及的半导体集成电路装置的制造过程中的面 图。 ^)54；| g| 6 i所涉及酔帛體触麟翻繼雌巾陳态的截面 图。 ^055]图7是表示实施方式1所涉及的半导体集成电路装置的制造过程中的状态的截面 图。
[0056]图8是表示实施方式i所涉及的半导体集成电路装置的制造过程中的 面 图。
[0057]图9是表示耐压驱动IC的主要部分（单相）的结构的电路图。
[0058]目10是表示功雜块动作时的中间电位的变动的特性图。
[0059]图11是表^以往的高压侧驱动电路的俯视结构的俯视图。
[0060]图12是表^图11的切割线AA_AA，处的截面结构的截面图。
[0061]图13是表示实施方式1所涉及的半导体集成电路装置的俯视结构的另一例的俯 视图。
[0062]图14是表^图13的切割线Z-Z，处的截面结构的截面图。
[0063]图15是表^实施方式2所涉及的半导体集成电路装置的俯视结构的俯视图。 [0064]图16是表示图15的切割线B-B，处的截面结构的截面图。

【具体实施方式】
[0065]下面，参照添附附图来详细说明本发明所涉及的半导体集成电路装置的优选的实 施方式。在本说明书以及添附附图中，前缀为η或p的层、区域分别意味着电子或空穴是多 数载流子。另外，附加于η、ρ的+和-分别意味着与未附加+和-的层、区域相比是高杂质 浓度和低杂质浓度。此外，在下面的实施方式的说明以及添附附图中，对同样的结构附加同 一附图标记并省略重复的说明。
[0066](实施方式1)
[0067]关于实施方式1所涉及的半导体集成电路装置，以上下臂的驱动功能搭载于一个 桂^的驱动电路中的、对上臂输出元件进行驱动的高压侧驱动电路为例进行说明。图i是 表示实施方式1所涉及的半导体集成电路装置的俯视结构的俯视图。图 2是表示图i的切 割线A-A'处的截面结构的截面图。具备实施方式i所涉及的半导体集成电路装置的驱动 电路的电路结构例如与图9所示的驱动电路in的电路结构（单相）相同，因此省略说明。 [0068]实施方式1所涉及的半导体集成电路装置例如是对图9所示的功率模块（输出电 路）100的上臂输出兀件（第一MOSFET 101 :第一元件）进行驱动的驱动电路in的高压侧 驱动电路。高压侧驱动电路为能够在高电压电源下使用的高耐压IC(HVIC)。驱动电路^丄 的局压侧驱动电路优选具有与对电动机II 2进行驱动的功率模块100 (第一、第二M0SFET 101、102 :第一、第二元件）相同程度的例如600V?1400V左右的耐压。
[0069]另外，如图1所本，在实施方式1所涉及的半导体集成电路装置中，在p半导体 衬底（半导体片）1上形成有高压侧驱动电路形成区域10和高耐压终端区域（HVJT)40， 在该高压侧驱动电形成区域10形成有高压侧驱动电路（电路部），该高耐压终端区域 (HVJT) 40用于确保高压侧驱动电路的耐压。高压侧驱动电路形成区域10被配置于p半导 体衬底1的表面层。HVJT 40以包围高压侧驱动电路形成区域10的方式配置。
[0070] 在P半导体衬底1的内部，在高压侧驱动电路形成区域10与HVJT 40之间的边界 设置有作为电介质区域的空洞（Cavity)ll。即，p半导体衬底1选择性地成为s〇N(Silicon On Nothing:悬空硅）结构。从高压侧驱动电路形成区域1〇侧至HVjT 40侧以规定宽度配 置空洞11。另外，空洞11例如遍及大致矩形状的高压侧驱动电路形成区域10的三条边而 形成大致 2字型的俯视形状地进行配置。其理由如下所述。
[0071]在没有形成空洞11的一条边上配置用于接合接合线的电极焊盘（Pad)50。电极焊 盘50被设置在高压侧驱动电路形成区域10的、与HVJT 40的边界附近。具体地说，电极焊 盘50被设置在后述的η分离区域2上。电极焊盘50中配置有被施加高压侧电源电位VB 的焊盘、被施加中间电位Vs的焊盘、用于对上臂输出元件的控制端子施加信号的输出焊盘 等。在电极焊盘5〇之下的η分离区域2,为了避免接合引线时的冲击对高压侧驱动电路产 生影响而形成为不设置高压侧驱动电路的区域。由于电极焊盘50的宽度大，因此通过配置 电极焊盘50而高压侧驱动电路与设置于HVJT 40并与高压侧电源电压VB连接的η++高浓 度区域12a之间的间隔变为100 μ m以上。因此，遍及大致矩形状的高压侧驱动电路形成区 域10的三条边而形成大致2字型的俯视形状地配置空洞11。
[0072] 在该实施方式1中，对在电极焊盘50之下的η分离区域2不形成高压侧驱动电路 的情况进行了说明，但是在电极焊盘5〇之下的η分离区域2形成高压侧驱动电路的情况 下，也可以遍及高压侧驱动电路形成区域10的四条边地、以包围高压侧驱动电路形成区域 10的方式配置空洞11。另外，即使在该实施方式1的情况下，也可以遍及四条边地以包围 高压侧驱动电路形成区域10的方式配置空洞11。另外，在其它的所有边中高压侧驱动电路 与设置于HVJT 40的η++高浓度区域12a之间的间隔为100 μ m以上的情况下，也可以只在 大致矩形状的高压侧驱动电路形成区域10的一条边上配置空洞11。稍后记述空洞11的详 细配置。
[0073]图2中示出横切电极焊盘5〇和空洞11的直线状的切割线A-A'处的截面结构。 如图2所示，在p半导体衬底1的表面层选择性地形成有n分离区域2 (第二导电型分离区 域）。η分离区域2的端部覆盖空洞11的下侧（ρ半导体衬底1侧）的区域。在η分离区域2 形成有构成高压侧驱动电路（图2中箭头所示的电路部）的横向ρ沟道MOSFET (MV-PM0S) 20 以及横向n沟道MOSFET(MV-NMOS)30。MV-PMOS20和MV-NMOS30例如可以是15V?30V 耐压等级程度的MOSFET。
[0074] MV-PM0S 20具备p+源极区域21、p+漏极区域22、栅极电极23、源极电极（未图 示）以及漏极电极（未图示）。P+源极区域21和p+漏极区域22在η分离区域2的内部相 互分离地设置。从经由设置在η分离区域2的内部的η ++高浓度区域2a与η分离区域2电 连接的VB电极（未图示）对η分离区域2施加高压侧电源电位VB。
[0075] 栅极电极23隔着栅极绝缘膜（未图示）设置在η分离区域2的、由ρ+源极区域 21和ρ+漏极区域22夹持的部分的表面。MV-PM0S 20的源极电极和漏极电极分别与ρ+源 极区域21和ρ+漏极区域22电连接。MV-PM0S 20的源极电极与VB电极形成短路。
[0076] MV-NM0S 3〇形成于设置在η分离区域2的表面层的ρ分离区域（第一导电型分离 区域）3,具备η+源极区域31、η+漏极区域32、栅极电极33、源极电极（未图示）以及漏极电 极（未图示）。η+源极区域31和η+漏极区域32在ρ分离区域3的内部互相分离地设置。 从经由设置在Ρ分离区域3的内部的ρ ++高浓度区域3a与ρ分离区域3电连接的Vs电极 (未图示）对ρ分离区域3施加中间电位Vs(上下臂输出元件的连接点105的电位）。 [0077]栅极电极33隔着栅极绝缘膜（未图示）设置在ρ分离区域3的、由 n+源极区域 31和n+漏极区域32夹持的部分的表面。MV-NM0S 30的源极电极和漏极电极分别与n+源 极区域31和n+漏极区域32电连接。MV-NM0S 30的源极电极与Vs电极形成短路。
[0078] 另外，在ρ半导体衬底1的表面层的、η分离区域2的外侧，在HVJT 40中设置有η 外延区域（第二导电型分离区域）12。η外延区域12与η分离区域2接触，并包围高压侧 驱动电路形成区域10。从经由η外延区域12内部的η ++高浓度区域12a与η外延区域12 电连接的VB电极（未图示）对η外延区域12施加高压侧电源电位VB。
[0079] 在Ρ半导体衬底1的表面层的、η外延区域12的外侧设置有贯穿η外延区域12 而到达Ρ半导体衬底1的ρ区域（第一导电型低电位区域）41。从经由ρ区域（以下设为 pGND区域）41内部的ρ++高浓度区域41a与pGND区域41电连接的GND电极（未图示）对 pGND区域41施加地电位GND。pGND区域41具有将ρ半导体衬底1固定为地电位GND的功 能。
[0080] 上述空洞11设置在高压侧驱动电路形成区域10与pGND区域41之间中的、ρ半 导体衬底1与η外延区域12之间。空洞11也可以从后述的ρ扩散区域13向pGND区域41 侧延伸至耐压区域43的下方。耐压区域43是指pGND区域41与η外延区域12内的被施 加高压侧电源电位VB的η ++高浓度区域12a之间的区域。空洞11也可以与pGND区域41 接触。另外，也能够如上述专利文献4所记载的那样将由M0SFET构成的电平移位器配置于 HVJT 40。
[0081]图13是表示实施方式1所涉及的半导体集成电路装置的俯视结构的另一例的俯 视图。图14是表示图13的切割线Z-Z'处的截面结构的截面图。空洞11优选配置在形成 于P半导体衬底1的高压侧驱动电路形成区域10的高压侧驱动电路与构成电平移位器的 M0SFET(HV-NM0S)的n+漏极区域91之间。此外，虽然在图13中省略了图示，但是空洞11 配置在大致矩形状的高压侧驱动电路形成区域10的四条边上。在图14中，附图标记92、93 分别是构成电平移位器的M0SFET的n+源极区域和栅极电极。
[0082] 另外，在高压侧驱动电路形成区域10设置有从其表面贯穿n外延区域（n-型区 域）12到达空洞11的ρ扩散区域13。具体地说，ρ扩散区域13在空洞11上（空洞11的 η外延区域12侧）与空洞11同样地以大致2字形的俯视形状配置。另外，远离高压侧驱动 电路和pGND区域41地设置ρ扩散区域13。从经由设置在ρ扩散区域13的内部的ρ++高 浓度区域13a与p扩散区域13电连接的Vs电极对p扩散区域13施加中间电位Vs。
[0083] 通过设置P扩散区域13,在上臂输出元件成为截止状态且下臂输出元件成为导通 状态的第二状态122下在上下臂输出元件的连接点105中产生负浪涌122a时（图10)，能 够从P扩散区域13取出从pGND区域41流向高压侧驱动电路形成区域10的空穴（空穴拾 取）。另外，通过以到达空洞11的深度设置ρ扩散区域13,能够减少从pGND区域41向高 压侧驱动电路形成区域10的空穴注入（使之几乎无效）。另外，由于没有将ρ扩散区域13 的深度设得比空洞11的深度深，因此能够防止由于在上臂输出元件成为导通状态且下臂 输出元件成为截止状态的第一状态121下产生的浪涌电压121a而中间电位Vs瞬态上升时 P扩散区域13穿通到ρ半导体衬底1。
[0084] 通过以到达空洞11的深度设置ρ扩散区域13,能够使从pGND区域41向高压侧驱 动电路形成区域10的空穴注入几乎无效，因此，在形成有空洞11和ρ扩散区域13的位置， 高压侧驱动电路与n++髙浓度区域12a之间的第一间隔Xl不需要像以往那样设为100 μ m以 上，只要为P扩散区域13的宽度w左右即可。另一方面，在没有形成空洞11和ρ扩散区域 13的位置，由于在高压侧驱动电路形成区域10表面配置了电极焊盘50,因此高压侧驱动电 路与n ++高浓度区域12a之间的第二间隔x2为100 μ m以上。
[0085] 在没有形成空洞11和ρ扩散区域13的位置，由于高压侧驱动电路与ιΓ高浓度区 域12a之间的第二间隔χ 2为100 μ m以上，因此在产生负浪涌122a时从pGND区域41流向 高压侧驱动电路形成区域10的空穴不会到达高压侧驱动电路。因而，在没有形成空洞11 和P扩散区域13的位置，在高压侧驱动电路与pGND区域41之间可以设置空洞11和ρ扩 散区域13,也可以不设置空洞11和ρ扩散区域13。在没有形成空洞11和ρ扩散区域13 的位置处在高压侧驱动电路与pGND区域41之间设置空洞11和ρ扩散区域13的情况下， 空洞11和ρ扩散区域13均遍及ρ半导体衬底1的四条边地以包围高压侧驱动电路形成区 域10的方式进行配置。
[0086] 空洞11的厚度被设定成能够确保期望的穿通耐压以上。一般地，不破坏 RESURF(RESURF:REduced SURface electric Field(降低表面电场））效应时的电介质分 离半导体装置的耐压Vbr基于泊松公式而用下述（1)式表示。在此，设临界电压为Ecr、η 外延区域12的厚度为d、电介质层的厚度为Tox、硅（Si)的相对介电常数为ε Si、电介质的 相对介电常数为ε〇χ。
[0087] Vbr = EcrX (d/2+ToxX ε S1/ ε 〇χ). . . (1)
[0088] 在制作1200V耐压的高压侧驱动电路的情况下，考虑η外延区域12的电阻率偏 差、空洞11的厚度的偏差以及外置部件的功率模块100(上下臂输出元件）的实际耐压等， 最低要求1500V左右的耐压。在电介质层为空洞（Cavity) 11的情况下，电介质的相对介电 常数ε οχ为1。例如在设为d = 10 μ m、Tox = 4μ m的情况下，由于Ecr = 3X 105(V/cm)、 ε ox = 1、ε Si = 11· 7,因此能够通过上述⑴式得到Vbr = 1550V。
[0089] 根据上述（1)式，为了实现电介质分离半导体装置的高耐压化，只要使η外延区域 12或电介质层（空洞11)的厚度厚即可。但是，在使空洞11的厚度厚的情况下，由于配置 在空洞11上的η外延区域12的重量而导致空洞11被压坏。因而，空洞11的厚度优选为 4 μ m?6 μ m左右。
[0090] 栅极电极23、33、源极电极、漏极电极、VB电极、Vs电极以及GND电极通过层间绝 缘膜而相互电绝缘。另外，通过钝化膜（未图示）来保护P半导体衬底1的形成有表面元 件结构的一侧的表面。层间绝缘膜例如可以是作为场氧化I旲的LOCOS (Local Oxidation of Si 1 icon :硅的局部氧化）、由 TEOS (TetraEthOxySilan :四乙氧基硅烷）、BPSG (Boro Phospho Silicate Glass :硼磷硅玻璃）等形成的氧化硅膜6：102膜）。钝化膜可以是氮化 硅膜（Si3N 4膜）或聚酰亚胺膜。
[0091] 接着，关于实施方式1所涉及的半导体集成电路装置的制造方法，以制作（制 造）600V?1200V左右的高耐压的高压侧驱动电路的情况为例进行说明。图3? 8是表示 实施方式1所涉及的半导体集成电路装置的制造过程中的状态的截面图。首先，如图3所 亦，准备电阻率例如为100 Ω · cm?400 Ω · cm左右的p半导体衬底1。接着，通过热氧化 来在P半导体衬底1的表面形成热氧化膜，通过光刻法使热氧化膜图案化来形成沟槽蚀刻 用的掩膜氧化膜51。
[0092] 接着，将掩膜氧化膜51作为掩膜来进行例如千蚀刻，在p半导体衬底1的空洞11 形成区域形成多个沟槽52。接着，在通过例如湿蚀刻去除掩膜氧化膜51之后，在例如氢气 (?)等非活性气体环境下进行温度为l〇〇〇°C?1200°C左右的退火处理。由此，如图4所示， 沟槽5 2的开口部被封住且使多个沟槽52 -体化，以Mm?6μπι左右、例如4 μ m的厚度 形成空洞11 (硅原子的表面迁移）。
[0093] 在p半导体衬底1的表面层形成空洞11的方法不限于此，能够进行各种变更。例 如，也可以通过电解蚀刻等，在p半导体衬底1的表面选择性地形成多孔硅（多孔质硅）。 然后，在P半导体衬底1上，使后述的 n外延区域12生长来覆盖多孔硅。之后，通过在非活 性气体环境中进行高温度的退火处理，使周围的ρ半导体衬底丨、η外延区域 12吸收多孔 硅，从而使形成有多孔硅的部分成为空洞11。
[0094]接着，如图5所示，在ρ半导体衬底1上（形成有空洞11的一侧的表面），使η外 延区域12生长5μηι?50μηι左右、例如ΙΟμηι的厚度。η外延区域12的杂质浓度例如可 以是 1 X 1014/cm3 ?1 X l〇16/cm3 左右。
[0095]接着，如图6所示，在n外延区域12的表面形成抗蚀剂掩膜53,使高压侧驱动电路 形成区域10露出。接着，以抗蚀剂掩膜53作为掩膜进行例如磷（Ρ)等η型杂质的第一离子 注入61。在图6中，η外延区域12表面附近的虚线表示进行第一离子注入61得到的η型 杂质（图7中也同样）。第一离子注入 61中的η型杂质的剂量例如可以是5X 10i2/cm2? 5X1013/cm 2左右。然后，去除抗蚀剂掩膜53。
[00%]接着，如图7所示，在η外延区域12的表面形成抗蚀剂掩膜54,使ρ扩散区域13 和pGND区域的形成区域露出。接着，以抗蚀剂掩膜54作为掩膜进行例如硼⑶等ρ型 杂质的第二离子注入 62。第二离子注入62中的ρ型杂质的剂量例如可以是1X 1012/cm2? IX 1014/cm2左右。在图7中，η外延区域12表面附近的虚线（比表示η型杂质的虚线细的 ^线）表示进行第二离子注入62得到的ρ型杂质。然后，去除抗蚀剂掩膜54。第一、第二 离子注入61、 62可以更换顺序来进行。 p〇97]接着，例如进行10个小时左右的温度为110(TC?120(TC左右的退火处理，使进行 第一、第二离子注入61、62得到的η型杂质和ρ型杂质在n外延区域12中扩散。由此，如 图8所示，在η外延区域12的内部分别以规定的深度形成n分离区域2、p扩散区域13以 及pGND区域41。以使注入到p扩散区域13的形成区域的p型杂质扩散至空洞11的方式 进行该退火处理。
[0098]在该退火处理中，通过使第一离子注入61的n型杂质扩散来形成 n分离区域2， 因此η分离区域2的深度比n外延区域12深。另外，n分离区域2的端部扩散为覆盖空洞 11的端部（Ρ半导体衬底1侧）。即，在ρ半导体衬底丨的深度方向上，在ρ扩散区域13与 Ρ半导体衬底1之间配置空洞η。
[00"]接着，在η分离区域2和η外延区域12的表面形成抗蚀剂掩膜（未图示），使Ρ分 离区域3的形成区域露出。接着，以抗蚀剂掩膜作为掩膜来进行例如硼等ρ型杂质的第三 离子注入。第三离子注入中的ρ型杂质的剂量例如可以是1X l〇13/cm2?1X l〇14/cm2左右。 然后，去除弟二罔子注入用的抗蚀剂掩膜。
[0100]接着，在η分离区域2和η外延区域12的表面形成抗蚀剂掩膜（未图不），使p+ 源极区域21、p+漏极区域22的形成区域露出。接着，以抗蚀剂掩膜作为掩膜来进行例如硼 等P型杂质的第四离子注入。第四离子注入中的ρ型杂质的剂量例如可以是5Xl〇 12/cm2? 1 X l〇14/cm2左右。然后，去除第四离子注入用的抗蚀剂掩膜。
[0101]接着，在η分离区域2和η外延区域12的表面形成抗蚀剂掩膜（未图不），使n + 源极区域31、n+漏极区域32的形成区域露出。接着，以抗蚀剂掩膜作为掩膜来进行例如磷 等η型杂质的第五离子注入。第五离子注入中的η型杂质的剂量例如可以是5X l〇12/cra2? 1X l〇14/cm2左右。然后，去除第五离子注入用的抗蚀剂掩膜。
[0102]接着，在η分离区域2和η外延区域12的表面形成抗蚀剂掩膜（未图示），使p ++ 高浓度区域41a、3a、13a的形成区域露出。接着，以抗蚀剂掩膜作为掩膜来进行例如硼等 P型杂质的第六离子注入。第六离子注入中的ρ型杂质的剂量例如可以是5X 1014/cm2? 5X10 15/cm2左右。此时，与p++高浓度区域41a、3a、13a同时地在MV-PMOS 2〇的P+源极区 域21和p+漏极区域22表面也分别形成省略图示的p++高浓度区域。然后，去除第六离子 注入用的抗蚀剂掩膜。通过该第六离子注入，形成了用于与各电极进行欧姆接触的P++高浓 度区域。
[0103]接着，在η分离区域2和η外延区域12的表面形成抗蚀剂掩膜（未图示），使n ++ 高浓度区域2a、12a的形成区域露出。接着，以抗蚀剂掩膜作为掩膜来进行例如砷等η型杂 质的第七离子注入。第七离子注入中的 n型杂质的剂量例如可以是5X 1014/cm2?5X 1015/ cm2左右。此时，与n++高浓度区域2a、12a同时地在MV-NMOS 30的n+源极区域31和n+漏 极区域32也分别形成省略图示的n++高浓度区域。然后，去除第七离子注入用的抗蚀剂掩 膜。通过该第七离子注入，形成了用于与各电极进行欧姆接触的n ++高浓度区域。第三?第 七离子注入可以更换顺序来进行。
[0104] 接着，例如进行4个小时左右的温度为900--1100°C左右的活性化退火处理，使 进行第三?第七离子注入得到的η型杂质和ρ型杂质在η分离区域2和η外延区域12中 扩散。由此，形成ρ分离区域3、ρ+源极区域21和ρ+漏极区域22、η+源极区域31和η+漏 极区域3 2以及与各电极连接的11++高浓度区域2&、12 &及？++高浓度区域33、13&、413。之 后，形成栅极电极23、33、源极电极、漏极电极、VB电极、Vs电极以及GND电极，并形成层间 绝缘膜、钝化膜等，由此完成图1、2所示的高压侧驱动电路。
[0105] 如以上说明的那样，根据实施方式1，在设置于HVJT的pGND区域与设置于高压侧 驱动电路形成区域的高压侧驱动电路之间形成空洞，在该空洞上以到达空洞的深度设置p f散区域，由此能够取出在上下臂输出元件的连接点中产生负浪涌时从pGND区域流入p分 离区域的空穴，从而能够减少空穴注入（使之几乎无效）。因此，即使在对上臂输出元件的 负载电流、伴随负载产生的寄生电感（L成分）大的逆变器装置进行驱动的情况下，也能够 防止高压侧驱动电路进行错误动作或者损坏。
[0106]另外，根据实施方式1，通过不使P扩散区域的深度比到达空洞的深度深，能够防 止由于中间电位的瞬态上升而空穴拾取用的P扩散区域穿通到P半导体衬底。另外，根据 实施方式1，通过以到达空洞的深度设置空穴拾取用的P扩散区域来减少空穴注入（使之几 乎无效），因此连接高压侧电源电压的ιΓ高浓度区域与高压侧驱动电路之间的间隔只要为 空穴拾取用的Ρ扩散区域的宽度15 μ m左右的间隔即可，不需要分开100 μ m以上。因而， 能够缩小芯片尺寸，从而能够降低成本。
[0107]另外，根据实施方式1，能够通过离子注入以及退火处理来与PGND区域同时地形 成拾取用的P扩散区域，因此仅在以往的高压侧驱动电路的制造工序中追加在p半导体衬 底内部设置空洞的工序就能够制造上述的高压侧驱动电路。另外，根据实施方式i，由于仅 在半导体衬底内的形成有P扩散区域的区域设置空洞即可，因此能够抑制在高压侧驱动电 路的制造中半导体衬底翘曲。
[0108](实施方式2)
[0109]接着，说明实施方式2所涉及的半导体集成电路装置。图15是表示实施方式2 所涉及的半导体集成电路装置的俯视结构的俯视图。图16是表示图15的切割线B-B， 处的截面结构的截面图。实施方式2所涉及的半导体集成电路装置与实施方式i所涉 及的半导体集成电路装置的不同点在于，在HVJT 40 -体形成有电平移位器的自屏蔽 (self-shielding)方式的高压侧驱动电路中，在η外延区域（n_型区域）12未设置用于对 HVJT 40施加（拾取）高压侧电源电位VB的n++高浓度区域（相当于图 14的附图标记12a)。 [0110]在头施方式2中，能够使芯片尺寸与在η外延区域I 2不设置n++高浓度区域相应 地缩小相应的里_。具体地说，成够使芯片尺寸缩小作为n++高浓度区域的宽度的 μ m左右 和作为n++高浓度区域与p扩散区域13之间的间隔的1〇 μ m的合计20 μ m。n++高浓度区域 和P扩散区域13以包围高压侧驱动电路形成区域ι〇的周围的方式配置，其1周的长度大 约为2mm，因此能够使芯片面积缩小例如2mraX 20 μ m。
[0111 ]另外，在η外延区域12设置有n++高浓度区域的情况下，在pGND区域 41与p扩散 区域13之间配置有电位比中间电位Vs的p扩散区域I3的电位高的、高压侧电源电位VB 的n++高浓度区域，因此在产生负浪涌而由pGND区域41和η外延区域 12构成的寄生二极 管导通时，从pGND区域41流向高压侧驱动电路形成区域10的空穴除了被从口扩散区域 13 取出之外，还产生从η外延区域12内部的n++高浓度区域经由内部配线流向n分离区域2 这样的现象。
[0112]另一方面，在实施方式2中，由于在n外延区域12没有设置n ++高浓度区域，因此 从pGND区域41流动的空穴全部被p扩散区域13取出，空穴不会经由通过HVJT 4〇的路径 流入高压侧驱动电路形成区域10。当产生负浪涌且高压侧电源电压VB低于接地电位GND 时，除了由pGND区域41和η外延区域12构成的寄生二极管之外，由pgnd区域41以及p 半导体衬底1和η分离区域2构成的寄生二极管也导通，但是由于p半导体衬底1是高电 阻，因此从P半导体衬底1向η分离区域2的空穴注入很少。
[0113]另外，在外延区域12设置有η++高浓度区域的情况下，使用由电平移位器的 η+ 漏极区域91和η++高浓度区域所夹持的部分的η外延区域12构成的扩散电阻，但是在实施 方式2中，代替由该扩散层构成的扩散电阻，只要使用多晶硅层作为电平移位电阻 94即可。 在这种情况下，例如只要在高压侧驱动电路形成区域10处的芯片上（例如LOCOS膜上）形 成多晶硅层，使用该多晶硅层作为电平移位电阻94即可。由于多晶硅层形成在芯片上，因 此芯片尺寸不会变大。另外，由于没有将由扩散层构成的扩散电阻用作电平移位电阻94， 因此电平移位电阻94的电阻值不会根据由上下臂输出元件的导通/截止所引起的η外延 区域I 2的耗尽程度不同而发生变化。另外，也可以使用由高压侧驱动电路形成区域1〇的 η分离区域2构成的扩散电阻作为电平移位电阻94。η分离区域2与η外延区域12相比 是高杂质浓度，因此电平移位电阻94的电阻值不会由于 η分离区域2耗尽而产生偏差。因 而，通过在高压侧驱动电路形成区域10设置电平移位电阻94,能够实现稳定的信号传递。 [0114]电平移位器的η+漏极区域gi经由配置在ρ半导体衬底丨的表面侧的内部布线与 电平移位电阻94连接，经由电平移位电阻94与设置在高压侧驱动电路形成区域1〇的η分 离区域2的内部的η ++高浓度区域2a连接。即，设置在η分离区域2的内部的η++高浓度区 域2a作为用于向HVJT 40施加尚压侧电源电&VB的拾取触头（pickup contact)而发挥 功能。空洞11也可以与实施方式1同样地从p扩散区域13延伸至pGND区域41。也可以 代替空洞11而在P半导体衬底1与η外延区域12之间选择性地嵌入Si0 2膜等绝缘体层 (局部SOI)。在这种情况下，优选绝缘体层的厚度比空洞11的厚度厚。例如，在代替空洞 11而嵌入Si0 2膜的情况下，为了确保耐压1500V以上，优选Si02膜的厚度为15μηι以上。 [0 115]另外，也可以将实施方式2所涉及的半导体集成电路装置应用于引线接合方式。 在这种情况下，只要设为不设置HV-NM0S 9〇的η+漏极区域91和η+源极区域92的结构即 可。由此，由pGND区域41和ρ扩散区域13夹持的η外延区域12变为浮置状态，但是 η外 延区域12的电位（=Vs+0_6V)比中间电位Vs高pGND区域41与η外延区域12之间的ρη 结所形成的电位势垒〇· 6V。因此，在pGND区域41与η外延区域12之间能够确保1200V以 上的耐压。
[0116]如以上说明的那样,根据实施方式2,能够得到与实施方式丨同样的效果。
[0117]在上述的本发明中，不限于上述的各实施方式，能够应用于在高电压电源下使用 的各种结构的电路。例如，本发明能够应用于引线接合方式、自屏蔽方式的高压侧驱动电 路。另外，也可以将构成局耐压驱动1C的上臂输出元件和下臂输出元件分别设为IGBT(绝 缘栅型双极晶体管）。在将上下臂输出元件设为IGBT的情况下，作为上臂输出元件的第一 IGBT的发射极与作为下臂输出元件的第二IGBT的集电极的连接点为由功率模块构成的主 电路的输出点。
[0118]另外，高耐压驱动1C的主电源的低电位侧电位只要是比主电源的高电位侧电位 低的电位即可。另外，在上述的各实施方式中，以在半导体衬底内部设置空洞（Cavity) 的情况为例进行了说明，但是也可以代替该空洞而设置Si02膜等绝缘体层来构成局部 SOI (Silicon On Insulator:绝缘体上硅）衬底。在设为局部S0I衬底的情况下，为了实现 耐压1500V以上，优选使局部S0I衬底内的绝缘体层的厚度例如为 15 μ m以上。另外，在各 实施方式中，将第一导电型设为P型、将第二导电型设为η型，但是本发明将第一导电型设 为η型、将第二导电型设为ρ型也同样成立。
[0119] 产仆h.的可利用件
[0120]如以上那样，本发明所涉及的半导体集成电路装置除了用于电动机控制用逆变器 以外，对于在容性负载大的PDP、液晶面板等的电源用途、空调或照明等的家电用逆变器用 途等中使用的功率半导体装置也是有用的。
[0121] 附图标记说明
[0122] 1 :p半导体衬底；2 :n分离区域；2a、12a :n++高浓度区域；3 :p分离区域；3a、13a、 41a :p++高浓度区域；10 :高压侧驱动电路形成区域；11 :空洞；12 :n外延区域；13 :p扩散区 域；2〇 :MV-PM0S ;21 :MV-PM0S 的 p+源极区域；22 :MV-PM0S 的 p+漏极区域；烈：MV-PM0S 的栅 极电极；30 :MV-NMOS ;31 :MV-NM0S 的 n+源极区域；32 :MV-NM0S 的 n+漏极区域；33 :MV_NM0S 的栅极电极；40 :HVJT ;41 :pGND区域；43 :耐压区域；50 :电极焊盘；1〇〇 :功率模块（逆变 器）；101 :上臂输出元件（第一 M0SFET、第一 IGBT) ;1〇2:下臂输出元件（第=M0SFET、第 二IGBT) ;1〇3、104 :FWD ;1〇5 :上臂输出元件源极与下臂输出元件漏极的连接点；U1 :驱动 电路；112 :负载（电动机）；m :上臂输出元件成为导通状态且下臂输出元件成为截止状 态的第一状态；122 :上臂输出元件成为截止状态且下臂输出元件成为导通状态的第二状 态；GND :地电位；VB :高压侧电源电位；Vcc :低压侧电源电位；Vds :主电源；Vs :主电源Vds 的高电位侧电位与低电位侧电位之间的中间电位。
【权利要求】
1. 一种半导体集成电路装置，其特征在于，具备： 第二导电型区域，其设置在第一导电型半导体衬底的表面层，在该第二导电型区域形 成电路部，该第二导电型区域被施加作为上述电路部的电源的高电压电位的第一电位； 第一导电型阱区域，其设置在上述第二导电型区域的内部，构成上述电路部，被施加作 为上述电源的低电压电位的第二电位； 第一导电型低电位区域，其设置在上述第一导电型半导体衬底的表面层的、上述第二 导电型区域的外侧，被施加比上述第二电位低的第三电位； 空洞，其被选择性地设置在上述电路部与上述第一导电型低电位区域之间且上述第一 导电型半导体衬底与上述第二导电型区域之间；以及 第一导电型区域，其贯穿上述第二导电型区域而到达上述空洞。
2. 根据权利要求1所述的半导体集成电路装置，其特征在于， 对上述第一导电型区域施加上述第二电位。
3. 根据权利要求1所述的半导体集成电路装置，其特征在于， 上述空洞从上述第一导电型区域向上述第一导电型低电位区域侧延伸。
4. 根据权利要求1所述的半导体集成电路装置，其特征在于， 从上述第一导电型区域至上述第一导电型低电位区域连续设置上述空洞。
5. 根据权利要求1所述的半导体集成电路装置，其特征在于， 上述电路部对包括第一元件和第二元件的输出电路的上述第一元件进行驱动，该第一 元件连接在主电源的高电压电位侧，该第二元件与上述第一元件串联连接且连接在上述主 电源的低电压电位侧， 上述第二电位是上述第一元件与上述第二元件的连接点的电位， 上述第三电位是上述主电源的低电压电位。
6. 根据权利要求5所述的半导体集成电路装置，其特征在于， 上述第一导电型区域与上述第一导电型半导体衬底之间的穿通耐压被设定为比上述 第一元件为接通状态且上述第二元件为断开状态时瞬态上升的、上述输出电路的上述第一 元件与上述第二元件的上述连接点的电位高。
7. 根据权利要求1?6中的任一项所述的半导体集成电路装置，其特征在于，还具备： 耐压区域，其包围上述电路部，配置在上述第二导电型区域；以及 绝缘栅型场效应晶体管，其在上述耐压区域的内侧具有漏极，在上述耐压区域的外侧 具有源极，该绝缘栅型场效应晶体管构成电平移位器， 其中，上述空洞配置在上述电路部与上述绝缘栅型场效应晶体管的漏极之间。
8. -种半导体集成电路装置，其特征在于，具备： 第一第二导电型区域，其设置在第一导电型半导体衬底的表面层，在该第一第二导电 型区域形成电路部，该第一第二导电型区域被施加作为上述电路部的电源的高电压电位的 第一电位； 第一导电型阱区域，其设置在上述第一第二导电型区域的内部，构成上述电路部，被施 加作为上述电源的低电压电位的第二电位； 第二第二导电型区域，其设置在上述第一导电型半导体衬底的表面层的、上述第一第 二导电型区域的外侧； 第一导电型低电位区域，其设置在上述第一导电型半导体衬底的表面层的、上述第二 第二导电型区域的外侧，被施加比上述第二电位低的第三电位； 空洞，其被选择性地设置在上述电路部与上述第一导电型低电位区域之间且上述第一 导电型半导体衬底与上述第二第二导电型区域之间； 第一导电型区域，其设置在上述第一第二导电型区域与上述第二第二导电型区域之 间，贯穿上述第二第二导电型区域而到达上述空洞；以及 绝缘栅型场效应晶体管，其配置在上述第二第二导电型区域，构成电平移位器， 其中，在上述第二第二导电型区域的、由上述绝缘栅型场效应晶体管的漏极和上述第 一导电型区域夹持的部分没有配置与上述第一电位连接的第二导电型高浓度区域。
9. 根据权利要求8所述的半导体集成电路装置，其特征在于， 对上述第一导电型区域施加上述第二电位。
10. 根据权利要求8所述的半导体集成电路装置，其特征在于， 上述空洞配置在上述电路部与上述绝缘栅型场效应晶体管的漏极之间。
11. 根据权利要求8所述的半导体集成电路装置,其特征在于， 上述绝缘栅型场效应晶体管的漏极配置在上述第二第二导电型区域的上述电路部侧， 上述绝缘栅型场效应晶体管的源极配置在上述第二第二导电型区域的上述第一导电 型低电位区域侧。
12. 根据权利要求8所述的半导体集成电路装置，其特征在于， 上述电路部对包括第一元件和第二元件的输出电路的上述第一元件进行驱动，该第一 元件连接在主电源的高电压电位侧，该第二元件与上述第一元件串联连接且连接在上述主 电源的低电压电位侧， 上述第二电位是上述第一元件与上述第二元件的连接点的电位， 上述第三电位是上述主电源的低电压电位。
13. 根据权利要求12所述的半导体集成电路装置，其特征在于， 上述第一导电型区域与上述第一导电型半导体衬底之间的穿通耐压被设定为比上述 弟一兀件为接通状态且上述第一兀件为断开状态时瞬态上升的、上述输出电路的上述第一 元件与上述第二元件的上述连接点的电位高。
14. 根据权利要求8?13中的任一项所述的半导体集成电路装置，其特征在于， 还具备电阻层，该电阻层隔着绝缘膜设置在上述第一第二导电型区域的表面上， 上述绝缘栅型场效应晶体管的漏极经由配置在上述第一导电型半导体衬底上的布线 层与上述电阻层电连接。
【文档编号】H01L21/8234GK104221147SQ201380019201
【公开日】2014年12月17日 申请日期:2013年8月2日 优先权日:2012年9月13日
【发明者】今井朋弘, 山路将晴 申请人:富士电机株式会社