芯片装置及其制造方法、集成电路及其制造方法

芯片装置及其制造方法、集成电路及其制造方法
【专利摘要】本发明涉及芯片装置及其制造方法、集成电路及其制造方法。提供了一种芯片装置，该芯片装置包括：载体；至少一个芯片，其电连接到载体顶侧；密封材料，其至少部分地围绕所述至少一个芯片和所述载体顶侧，其中，所述密封材料形成于所述载体的一个或多个横向侧面上；以及陶瓷材料，其设置在载体底侧上以及密封材料的至少一侧上。
【专利说明】芯片装置及其制造方法、集成电路及其制造方法
【技术领域】
[0001]各种实施例一般地涉及芯片装置、用于制造芯片装置的方法、集成电路和用于制造集成电路的方法。
【背景技术】
[0002]当前芯片封装可能具有不良热耗散。图9A示出了基于模制的热沉隔离的图示。芯片封装、例如晶体管外形(TO)芯片封装可包括如909所指示的形成于引线框架的背面上的背面隔离，例如密封材料，例如模制化合物，其中，具有典型厚度的背面隔离可导致与没有背面隔离的TO芯片封装相比更坏的热耗散性能。图9B示出了具有不同背面隔离厚度的芯片封装的针对芯片面积921 (mm2)的热阻919 (K/W):无背面隔离911 ;约400 μ m厚的背面隔离913 ;约600 μ m厚的背面隔离915 ;以及约800 μ m厚的背面隔离917。例如如913所指示的通常约为400 μ m的背面隔离的典型密封厚度遭受比例如如911所指示的没有背面隔离的芯片封装大得多的热阻，并且因此显示出比没有背面隔离更差的热耗散。
[0003]图5示出了电介质击穿强度(kV/mm)519对比样本厚度d 521、例如模制化合物厚度的图表500。图5显示，对于一定范围的材料而言，电介质击穿强度随着材料厚度的增加而减小。结果，具有厚背面隔离层、例如厚模制化合物的芯片封装可导致减小的电介质击穿强度。
[0004]图1OA和IOB示出了芯片封装，例如Fullpak芯片封装，其中，可以在引线框架上形成芯片1006。可用模制化合物1007在其背面309处使该引线框架绝缘。可将接合线1008电连接到芯片和引线框架1005，并且其中，可对引线框架的至少一部分进行镀敷1009。该引线框架可充当用于部件的热沉，并且可使用密封工艺被模制为在背面309上具有模制化合物。例如可在引线框架背面309和芯片背面上形成100 μ m厚的模制化合物。因此，可在两面上对引线框架进行模制。该引线框架可延伸通过模制化合物，其中，可使引线框架背面309与环境电绝缘。
[0005]如图1OB中所示，由于可显著地影响电绝缘性能的模制化合物中的裂缝1011和/或空隙1013，用模制化合物1007可实现有限的电绝缘。其他挑战与模制化合物的施加和成本相关联。此外，模制化合物提供小于I W/mK的低热导率。

【发明内容】

[0006]各种实施例提供了一种芯片装置，包括:载体；至少一个芯片，其电连接到载体顶侧；密封材料，其少部分地围绕至少一个芯片和载体顶侧，其中，所述密封材料形成于载体的一个或多个横向侧面上；以及陶瓷材料，其设置于载体底侧上和密封材料的至少一侧上。
【专利附图】

【附图说明】
[0007]在附图中，相同的附图标记遍及不同的视图一般地指示相同的部分。附图不一定是按比例的，而是一般地着重于图示本发明的原理。在以下描述中，参考以下各图来描述发明的各种实施例，在所述图中:
图1A至IC示出了根据实施例的用于制造芯片装置的方法；
图2A和2B示出了根据实施例的芯片装置；
图3示出了根据实施例的用于制造芯片装置的方法；
图4示出了根据实施例的芯片装置；
图5示出了电介质击穿强度(kV/mm)对比样本厚度的图表；
图6示出了根据实施例的用于制造集成电路的方法； 图7A至7C示出了根据实施例的用于制造集成电路的方法；
图8A和SB示出了根据实施例的用于制造集成电路的方法；
图9A示出了基于模制的热沉隔离的图示；
图9B示出了具有不同背面隔离厚度的芯片封装的热阻(K/W)对比芯片面积(mm2)的图
表;
图1OA和IOB示出了其中可在引线框架上形成芯片的芯片封装。
【具体实施方式】
[0008]以下详细描述参考以图示的方式示出特定细节和其中可实践本发明的实施例的附图。
[0009]词语“示例性”在本文中用来意指“充当示例、实例或图示”。不一定要将在本文中被描述为“示例性”的任何实施例或设计理解为相对于其他实施例或设计是优选的或有利的。
[0010]词语“上面”在本文中用来描述在侧面或表面“上面”形成特征，例如层，并且可用来意指可“直接在”暗示的侧面或表面“上”形成例如层的特征，例如与之直接接触。词语“在…上面”在本文中还可用来描述“在”侧面或表面“上”形成特征，例如层，并且可用来意指可“间接地在”暗示的侧面或表面“上”形成例如层的特征，其中在暗示的侧面或表面与形成的层之间布置有一个或多个附加层。
[0011]各种实施例提供了一种芯片封装，例如单芯片或多芯片封装，包括在半导体外壳内的一个或多个芯片，其中，可将单层或多层堆叠(例如聚合物和/或金属层和/或陶瓷层的组合)用于热耗散。结果，芯片装置或芯片封装可显示出非常好的热耗散性质，即对从芯片离开的热量的良好热传导性以及非常好的电绝缘。
[0012]图4示出了根据实施例的芯片装置402。
[0013]芯片装置402可包括:载体404 ;至少一个芯片406，其电连接到载体顶侧614 ;密封材料948，其至少部分地围绕至少一个芯片406和载体顶侧614，其中，可在载体404的一个或多个横向侧面952、954上形成密封材料948 ;以及陶瓷材料966，其设置在载体底侧616上以及密封材料948的至少一侧968、972上。
[0014]图1A至IC示出了根据各种实施例的用于制造芯片装置、诸如芯片装置402的方法。
[0015]如图1A中所示，芯片装置、例如T0-247芯片封装可包括设置于载体404上面的芯片 406。
[0016]载体404可包括引线框架，该引线框架包括来自下组材料中的至少一种，该组材料包括:铜、镍、铁、银、金、钮、磷、铜合金、镍合金、铁合金、银合金、金合金、IE合金、磷合金。
[0017]芯片406可经由例如管芯附着材料的导电介质418电连接至载体404。导电介质418可包括来自下组材料中的至少一种，该组包括:焊料、软焊料、扩散焊料、膏、纳米膏、粘合剂、导电粘合剂、导热粘合剂。导电介质418可包括来自下组元素中的至少一种，该元素组包括:Ag、Zn、Sn、Pb、B1、In、Cu、Au。
[0018]可以将导电介质418构造成将芯片底侧422粘附至载体顶侧614。芯片406可包括芯片顶侧424，其中，芯片顶侧424可面向与芯片底侧422所面向的方向相反的方向。芯片406可包括形成于芯片底侧422上芯片背面金属化层(未示出)，其还可称为背面接触焊盘。可经由导电介质418将芯片406的芯片背面金属化层粘附于载体404。
[0019]芯片406可包括功率半导体芯片，例如能够载送范围从约50V至约5000V(例如从约100V至约3000V，例如从约500V至约1500V)的电压的器件。该功率半导体芯片可包括来自包括以下各项的组的至少一个功率半导体器件:功率晶体管、功率MOS晶体管、功率双极晶体管、功率场效应晶体管、功率绝缘栅双极晶体管、闸流晶体管、MOS受控闸流晶体管、硅控整流器、肖特基功率二极管、碳化硅二极管以及氮化镓器件。
[0020]可在载体404上设置密封材料948。可通过例如模制材料沉积工艺、例如旋涂工艺、例如化学汽相沉积工艺来沉积密封材料948。在沉积密封材料948之前，载体404的将在其上沉积密封材料948的侧面、即载体顶侧614可经受粗化工艺，以改善密封材料948到载体404的所述侧面、即载体顶侧614的粘附。
[0021]密封材料948可包括电绝缘材料。
[0022]密封材料948可包括来自下组材料中的至少一种，该组包括:填充的或未填充的环氧树脂、预浸溃复合纤维、加强纤维、层压材料、模制材料、热固材料、热塑性材料、填料颗粒、纤维加强层压材料、纤维加强聚合物层压材料、以及具有填料颗粒的纤维加强聚合物层压材料。
[0023]密封材料948可至少部分地围绕芯片406和载体404的一个或多个横向侧面952、954。可在芯片406的一个或多个侧面上(例如在芯片顶侧424上)以及在一个或多个芯片横向侧面即侧壁上形成密封材料948。芯片横向侧面可将芯片顶侧424接合到芯片底侧422。可直接在芯片406的一个或多个侧面上(例如直接在芯片顶侧424上)和/或直接在芯片横向侧面上形成密封材料948。可在载体顶侧614上形成密封材料948。可在载体404的一个或多个横向侧面952、954上形成密封材料948。
[0024]密封材料948可具有范围从约10 Mm至约500 Mm (例如约20 Mm至约300 Mm，例如约30 Mm至约200 Mm)的厚度tM。
[0025]如图1B中所示，可在载体底侧616上沉积陶瓷材料966。在沉积陶瓷材料966之前，载体404的将在其上沉积陶瓷材料966的侧面、即载体底侧616可经受粗化工艺，以改善陶瓷材料966到载体的所述侧面、即载体底侧616的粘附。
[0026]可将陶瓷材料966沉积在载体底侧616上并且直接沉积在密封材料948的至少一侧968、972上。密封材料948的侧面968、972可位于基本上平行于载体底侧616处。密封材料948的侧面968、972可位于与载体底侧616基本上齐平的平面上。因此，可在单个沉积过程中将陶瓷材料966沉积在载体底侧616上并且直接沉积在密封材料948的侧面968、972 上。[0027]可通过层压来沉积陶瓷材料966。陶瓷材料966可包括例如复合材料的层压片材，包括嵌入部分和填料部分；其中，该嵌入部分可包括来自以下材料组的至少一种材料，该材料组包括:有机材料、环氧树脂、聚酰亚胺、热凝物、热塑塑料、硅树脂、聚丙烯酸酯或它们的混合物；并且其中，所述填料部分可包括一个或多个结构，所述一个或多个结构包括来自以下材料组的至少一种材料，该材料组包括:钙氧化物、铝氧化物、硅氧化物、铝氮化物以及锆氧化物、硼氮化物、金属氧化物、金属氮化物。陶瓷材料966可以例如在施加的热量或压力下被沉积在载体底侧616上和/或被直接沉积在密封材料948的至少一侧968、972上。所述一个或多个结构可包括来自以下结构组的至少一个，该组包括:颗粒、纳米颗粒、微粒、纤维、微纤维、纳米纤维、纳米结构、微结构。
[0028]陶瓷材料966可具有范围从约40 μ m至约300 μ m (例如约45 μ m至约200 μ m，例如约50 μ m至约150 μ m)的厚度tc。
[0029]可理解的是，取决于芯片封装设计，可将一个或多个导电载体扩展974、例如引线框架的引线电连接到载体404。导电载体扩展974的数目和导电载体扩展974的定位可取决于所需的芯片封装设计。密封材料948可围绕导电载体扩展974的至少一部分。
[0030]可经由一个或多个其他电互连976将芯片406电连接到导电载体扩展974。其他电互连976、例如导电导线可将形成于芯片顶侧424上的一个或多个其他接触焊盘978电连接到导电载体扩展974。此外，可经由形成于芯片底侧424上的导电介质618将芯片406电连接到载体404。载体404的至少一部分974可被镀敷有镀敷层1609。镀敷层1609可包括金属，例如铜、锡、锡/银、镍/钯/金、镍/钯、镍/银/金。
[0031]陶瓷材料966可包括或者是不同于密封材料948的材料。陶瓷材料966可具有与密封材料948不同的热阻系数。陶瓷材料966可包括与密封材料948相比具有更低的热阻的材料。例如，陶瓷材料966可具有范围从约0.1至10 K/W(例如约I K/W)的热阻。结果，与显示出不良热耗散性质的形成于芯片封装背面的常用模制化合物隔离材料相比，可以使用陶瓷材料966形式的更薄的芯片封装背面隔离材料。
[0032]密封材料948可包括来自下组材料的至少一种，该组包括:填充的或未填充的环氧树脂、预浸溃复合纤维、加强纤维、层压材料、模制材料、热固材料、热塑性材料、填料颗粒、纤维加强层压材料、纤维加强聚合物层压材料、具有填料颗粒的纤维加强聚合物层压材料。
[0033]如图1C中所示，因此可通过使用上述方法来制造诸如芯片装置402的芯片装置。芯片装置402还可经历分离过程，以便最终确定芯片封装，其中，如果需要的话，可沿着封装外形发生通过密封材料948、载体404和另一陶瓷材料966中的至少一个的分割。
[0034]可理解的是，可通过密封材料948、载体404和陶瓷材料966来形成至少一个孔1194。可通过孔1194插入例如螺钉的附着器件1192，其可用来将芯片装置402附着于外部装置，例如热沉。
[0035]图2A和2B示出了根据各种实施例的芯片装置。
[0036]如根据图1A至IC所述，可将层压隔离包括到外壳背面上。图2A示出了根据实施例的包括不止一个载体404、例如载体401和载体4042的芯片装置。可将一个或多个导电载体扩展974p9742电连接到每个载体404^404^例如，可将导电载体扩展97七电连接到载体401并可将导电载体扩展9742电连接到载体4042。导电载体扩展974p9742的数目和导电载体扩展974p9742的定位可取决于所需的芯片封装设计。密封材料948可围绕一个或多个导电载体扩展974p9742的至少一部分。可将密封材料948构造成将载体40+接合到载体4042。可在载体401与载体4042之间设置密封材料948。可在载体40^的顶侧614!上设置芯片406”可在载体4042的顶侧61七上设置芯片4062。密封材料948可围绕芯片^ei和芯片4062的至少一部分。芯片406^4062中的每一个可经由一个或多个其他电互连976ρ9762中的至少一个而被电连接到导电载体扩展971、9742中的至少一个。每个其他电互连976ρ9762可将形成于芯片顶侧424p4242上的其他接触焊盘978ρ9782中的至少一个电连接到导电载体扩展974ρ9742中的至少一个。
[0037]如图2B中所示，可在密封材料948的至少一侧968、972上设置陶瓷材料966，其中，密封材料948的至少一侧968、972可与载体底侧616基本上齐平且可邻接载体底侧616。陶瓷材料966可被沉积在载体底侧616i和载体底侧6162上并且被直接沉积在密封材料948的至少一侧968、972上。密封材料948的至少一侧968、972可位于基本上平行于载体底侧616ρ6162中的至少一个处。密封材料948的至少一侧968、972可以位于与载体底侧616ρ6162*的至少一个基本上齐平的平面上。因此，可在单个沉积过程中将陶瓷材料966沉积在载体底侧616ρ6162上并且直接沉积在密封材料948的至少一侧968、972上。
[0038]与当前芯片封装布置相比，可明显地改善从部件的热耗散。可在陶瓷材料966上设置层1294。层1294可包括热耗散材料，例如铜，并且可提供附加热扩散和热耦合。层1294可包括来自以下材料组中的至少一种，该组包括:铜、镍、铁、招、铜合金、镍合金、铁合金、铝合金、钨 、硅碳化物、铝碳化物。根据各种其他实施例，层1294可包括陶瓷，例如铝氧化物(Α1203)、铝氮化物(Α1Ν)、硅氧化物(Si02)、硅氮化物(Si3N4)、硅碳化物(SiC)、二氧化钛(TiO2)、钛氮化物(TiN)、二氧化锆(Zr02)、硼氮化物(BN)和/或硼碳化物(BC)。
[0039]图3示出了根据实施例的用于制造芯片装置的方法300。方法300可包括:将至少一个芯片电连接至载体顶侧(在310中)；
用密封材料至少部分地围绕所述至少一个芯片和所述载体顶侧，其中，密封材料形成于载体的一个或多个横向侧面上(在320中)；
将陶瓷材料设置在载体底侧上并且设置在密封材料的至少一个侧面上(在330中)。
[0040]图6示出了根据实施例的用于制造集成电路的方法600。方法600可包括:
用密封材料至少部分地覆盖芯片(在610中)；
通过将聚合物层设置在密封材料上，而在密封材料上至少部分地设置层堆叠；并在聚合物层上设置金属层或陶瓷层(在620中)。
[0041]图7示出了根据实施例的用于制造集成电路、例如芯片封装的方法700。方法700可包括已针对图1A至IC描述的特征中的一个或多个或者全部，不同的是作为陶瓷材料966的替代，可在密封材料948上设置层堆叠1782。
[0042]图7A示出了其中可使用与针对图1A所述的那些类似的工艺在载体顶侧614上形成密封材料948的部件设计。芯片背面金属化617和/或载体底侧616可基本上没有密封材料948。
[0043]如图7B中所示，可在载体底侧616上设置层堆叠1782，其中，层堆叠1782可使载体底侧616电绝缘。图7B中所示的集成电路702可包括芯片406。密封材料948可至少部分地覆盖芯片406。可在密封材料948上至少部分地设置层堆叠1782。层堆叠1782可包括聚合物层1782P，其可设置在密封材料948上。层堆叠1782可包括设置在聚合物层1782P上的金属层1782M或陶瓷层1782C。
[0044]根据各种实施例，集成电路702可包括载体404。可将芯片406安装在载体404上。密封材料948可至少部分地覆盖芯片406和载体404。可在载体404上在载体404的与芯片406相对(即与在其上安装了芯片406的侧面相对)的侧面616上设置层堆叠1782。可将聚合物层1782设置在载体404上。可将金属层1782M或陶瓷层1782C设置在聚合物层1782P上。
[0045]层堆叠1782可包括至少两个不同材料层。作为示例，层堆叠1782可包括序贯层，所述序贯层包括:聚合物层1782P、金属层1782M以及聚合物层1782P，它们可用于使载体底侧616电绝缘，并用于在集成电路702半导体外壳中提供远离载体底侧616的良好热传导性。如图7C中所示，层堆叠1782中的层的数目可不限于两个或三个，并且可以如本文所述的那样包括交替布置的方式的不同层的任意正整数个层。
[0046]例如，层堆叠1782可包括多个层，每个后续层在是聚合物层1782P和是金属层1782M或陶瓷层1782C之间交替。
[0047]聚合物层1782P可具有范围从约200 μ m至约500 μ m的厚度。聚合物层1782P可包括或者是不同于密封材料948的材料。聚合物层1782P可具有与密封材料948不同的热阻系数。
[0048]聚合物层1782P可包括来自以下材料组的至少一种材料，该材料组包括:聚酰亚胺、环氧树脂、丙烯酸盐、硅树脂、聚对苯二甲酸乙二醇酯、聚苯硫醚PPS)、聚醚酰亚胺(PEI )、聚砜(PSU)、液晶聚合物(LCP)、聚酰胺亚胺(PAI)和聚苯氧化物(polypheny1xide)ο
[0049]根据实施例，陶瓷层1782C可包括低温共烧陶瓷。根据实施例，陶瓷层1782C可类似于陶瓷材料966。换言之，陶瓷层1782C可具有与陶瓷材料966基本上类似的组成。例如，陶瓷层1782C可包括来自以下材料组的至少一种，该材料组包括:钙氧化物、铝氧化物、硅氧化物、铝氮化物以及锆氧化物、硼氮化物、金属氧化物、金属氮化物。
[0050]根据实施例，金属层1782M可包括金属箔,例如铜箔。金属层1782M可具有范围从约200 μ m至约500 μ m的厚度。根据其他实施例，金属层1782M可包括箔，所述箔可包括来自以下材料组的至少一种，该材料包括:铜、镍、铁、银和金。
[0051]可在两侧用电绝缘聚合物、例如聚合物层1782P将金属层1782M、例如铜金属箔夹在中间。可用颗粒来填充聚合物层1782P。根据某些实施例，可用矿物颗粒来至少部分地填充聚合物层1782P以匹配可以约为17 ppm/K的载体404的热膨胀系数(CTE)。作为示例，如果载体404包括铜，则聚合物层1782P可包括铜颗粒。换言之，聚合物层1782P可包括一个或多个颗粒，所述一个或多个颗粒可具有基本上等于载体404的热膨胀系数的热膨胀系数。附加颗粒可增大聚合物层的总体热导率，同时仍提供电绝缘。可将层结构1782带到例如热沉的芯片触点上，例如到载体404上，以使在引线框架的另一侧上的外壳电绝缘。
[0052]根据实施例，层结构1782可包括金属层1782M，例如50μπι厚的铜板，其可具有(380 W/(mK)的热导率，其可在两侧中的每一侧上用25 μ m厚的聚合物层或箔1782P被夹在中间。可用硅氧化物颗粒来填充聚合物层或箔1782P。
[0053]各种实施例提供一种集成电路，其中，可将包括至少两个层、例如聚合物1782P和金属1782M的层结构1782层压到例如载体404的芯片热沉上，以使在芯片封装的与电路板相对的一侧上的部件背面616 (载体顶侧614通常面向电路板)电绝缘。同时，可从部件背
面改善热耗散。
[0054]针对环境可实现管芯焊盘、热沉、引线以及引线框架的非常好的电隔离。另外，可实现良好的热导率。由于通过电路板上的空气对流的冷却，特别是通过小于Is的短时间脉冲，例如载体404的金属板(由于其较高热容)可充当芯片封装中的显著温度热沉。在长的操作期间可实现通过对流冷却进行的改善的冷却，并且由于从载体背面消除了模制化合物，可实现非常高的机械稳定性。例如由于类似于聚苯硫化物(PPS)、聚醚酰亚胺(PEI)、聚苯氧化物(ΡΡ0)、聚砜(PSU)和液晶聚合物(LCP)的高性能热塑塑料的使用，与环氧树脂模制化合物相比，可实现聚合物的增加的电隔离能力。这些高性能热塑塑料可具有大于100V/ym的电介质击穿。由于层厚度越薄平均电击穿就越高，所以，与具有与层结构1782相同的总厚度的单个层相对照，从具有相同的总厚度、但包括多个较薄层的例如层结构1782的多层系统可实现增大的电击穿。
[0055]通过使用具有约380 W/mK的热导率和几百μ m的厚度的铜金属层1782M，与在管芯焊盘背面或载体底侧616上的模制化合物密封相比，热导率可明显更高。
[0056]可在部件的芯片的包覆成型(over molding)之后,将层结构1782层压在载体底侧616上。多层结构1782可采取条状形式，例如可采取矩阵引线框架的形式，其中，可将层结构1782的各层相互地并在引线框架上接合。替换地，多层隔离结构可能已被预先层压到纯引线框架条上。在部件的单独化、例如各个芯片封装的分割之后，可将电绝缘芯片封装接合、例如焊接到电路板。
[0057]可理解的是，在压力和高温下对多层层结构1782层压材料的压紧可引起聚合物材料1782P的软化，其中，甚至可在金属层1782M的侧壁上形成层结构1782，使得金属侧可能与环境电绝缘。
[0058]图8A和8B示出了根据各种实施例的用于制造集成电路802的方法。
[0059]在密封材料948的顶部模制之后，如根据图1A和7A所述的，可在芯片载体404接触下提供节省，其中，可在载体底侧616的一部分上形成添加的密封材料1848，其可由与密封材料948相同的材料形成。
[0060]如图8B中所示，可使层结构1782形状贴合(form fit)在载体底侧616上和添加的密封材料1848上。
[0061]各种实施例提供了一种芯片装置，包括:载体；至少一个芯片，其被电连接到载体顶侧；密封材料，其至少部分地围绕所述至少一个芯片和所述载体顶侧，其中，所述密封材料形成在所述载体的一个或多个横向侧面上；以及陶瓷材料，其设置在载体底侧上以及密封材料的至少一侧上。
[0062]根据实施例，所述陶瓷材料具有不同于所述密封材料的热膨胀系数。
[0063]根据实施例，所述陶瓷材料包括嵌入聚合物材料中的陶瓷颗粒。
[0064]根据实施例，所述陶瓷材料包括层压片材，所述层压片材包括嵌入部分和填料部分；其中，所述嵌入部分包括来自以下材料组的至少一种材料，该组材料包括:环氧树脂、聚酰亚胺、热凝物、热塑塑料、硅树脂、聚丙烯酸酯或它们的混合物；以及其中，所述填料部分包括一个或多个结构，所述一个或多个结构包括来自以下材料组的至少一种材料，该组材料包括:钙氧化物、铝氧化物、硅氧化物、铝氮化物以及锆氧化物、硼氮化物、金属氧化物、金属氮化物、金属碳化物、金属硼。
[0065]根据实施例，所述一个或多个结构包括来自以下结构组的至少一个，该组包括:颗粒、纳米颗粒、微粒、纤维、微纤维、纳米纤维、纳米结构、微结构。
[0066]根据实施例，所述陶瓷材料被设置于所述密封材料的至少一侧上，其中，所述密封材料的所述至少一侧与载体底侧基本齐平并邻接载体底侧。
[0067]根据实施例，所述至少一个芯片包括功率半导体芯片、半导体逻辑芯片和半导体存储器芯片中的至少一个。
[0068]根据实施例，所述功率半导体芯片包括来自包括以下各项的组的至少一个功率半导体器件:功率晶体管、功率MOS晶体管、功率双极晶体管、功率场效应晶体管、功率绝缘栅双极晶体管、闸流晶体管、MOS受控闸流晶体管、硅控整流器、肖特基功率二极管、碳化硅二极管、氮化镓器件。
[0069]根据实施例，所述半导体逻辑芯片包括来自包括以下各项的组的至少一个半导体逻辑器件:专用集成电路、驱动器、控制器、传感器。
[0070]根据实施例，所述密封材料包括来自下组材料中的至少一种，该组包括:填充的或未填充的环氧树脂、预浸溃复合纤维、加强纤维、层压材料、模制材料、热固材料、热塑性材料、填料颗粒、纤维加强层压材料、纤维加强聚合物层压材料、具有填料颗粒的纤维加强聚合物层压材料。
[0071]根据实施例，所述载体包括引线框架，该引线框架包括来自以下材料组的至少一种，该材料组包括:铜、镍、铁、铜合金、镍合金、铁合金。
[0072]各种实施例提供了一种用于制造芯片装置的方法，该方法包括:将至少一个芯片电连接到载体顶侧；用密封材料来至少部分地围绕所述至少一个芯片和所述载体顶侧，其中，所述密封材料形成在所述载体的一个或多个横向侧面上；以及在载体底侧上以及在密封材料的至少一侧上设置陶瓷材料。
[0073]各种实施例提供了一种集成电路，包括:芯片；密封材料，其至少部分地覆盖所述芯片；层堆叠，其至少部分地设置在所述密封材料上，该层堆叠包括:聚合物层，其设置在所述密封材料上；以及金属层或陶瓷层，其设置在所述聚合物层上。
[0074]根据实施例，所述聚合物层具有范围从约200 μ m至约500 μ m的厚度。
[0075]根据实施例，所述聚合物层包括来自以下材料组的至少一种材料，该材料组包括:聚酰亚胺、环氧树脂、丙烯酸盐、硅树脂、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚醚酰亚胺、聚砜、液晶聚合物、聚酰胺亚胺和聚苯氧化物。
[0076]根据实施例，所述聚合物层不同于所述密封材料。
[0077]根据实施例，所述聚合物层具有不同于所述密封材料的热膨胀系数。
[0078]根据实施例，所述陶器层包括低温共烧陶瓷。
[0079]根据实施例，所述陶瓷层包括来自以下材料组的至少一种，该材料组包括:钙氧化物、铝氧化物、硅氧化物、铝氮化物以及锆氧化物、硼氮化物、金属氧化物、金属氮化物。
[0080]根据实施例，所述陶瓷材料包括嵌入聚合物材料中的陶瓷颗粒。
[0081]各种实施例提供了一种集成电路，包括:载体；芯片，其安装在所述载体上；密封材料，其至少部分地覆盖所述芯片和所述载体；层堆叠，其被设置在所述载体上在所述载体的与所述芯片相对的一侧上，该层堆叠包括:聚合物层，其设置在所述载体上；以及金属层或陶瓷层，其设置在所述聚合物层上。
[0082]根据实施例，所述聚合物层不同于所述密封材料。
[0083]根据实施例，所述聚合物层具有不同于所述密封材料的热膨胀系数。
[0084]根据实施例，所述陶器层包括低温共烧陶瓷。
[0085]根据实施例，所述陶瓷材料包括嵌入聚合物材料中的陶瓷颗粒。
[0086]各种实施例提供了一种用于制造集成电路的方法，该方法包括:用密封材料至少部分地覆盖芯片；将层堆叠至少部分地设置在所述密封材料上，该层堆叠包括:设置在所述密封材料上的聚合物层；以及设置在所述聚合物层上的金属层或陶瓷层。
[0087]虽然已经参考特定实施例特别地示出并描述了本发明，但本领域的技术人员应理解的是，在不脱离由所附权利要求定义的本发明的精神和范围的情况下可以对其进行形式和细节方面的各种修改。因此由所附权利要求来指示本发明的范围，并且因此意图涵盖落在权利要求的等价体的意义和范围内的所有改变。
【权利要求】
1.一种芯片装置，包括: 载体； 至少一个芯片，其被电连接到载体顶侧； 密封材料，其至少部分地围绕所述至少一个芯片和所述载体顶侧，其中，所述密封材料形成在所述载体的一个或多个横向侧面上；以及 陶瓷材料，其设置在载体底侧上以及密封材料的至少一侧上。
2.根据权利要求1所述的芯片装置， 其中，所述陶瓷材料具 有不同于所述密封材料的热膨胀系数。
3.根据权利要求1所述的芯片装置， 其中，所述陶瓷材料包括嵌入聚合物材料中的陶瓷颗粒。
4.根据权利要求1所述的芯片装置， 其中，所述陶瓷材料包括层压片材，所述层压片材包括嵌入部分和填料部分； 其中，所述嵌入部分包括来自以下材料组的至少一种材料，该组材料包括:环氧树脂、聚酰亚胺、热凝物、热塑塑料、硅树脂、聚丙烯酸酯或它们的混合物；以及 其中，所述填料部分包括一个或多个结构，所述一个或多个结构包括来自以下材料组的至少一种材料，该组材料包括:钙氧化物、铝氧化物、硅氧化物、铝氮化物以及锆氧化物、硼氮化物、金属氧化物、金属氮化物、金属碳化物、金属硼。
5.根据权利要求4所述的芯片装置， 其中，所述一个或多个结构包括来自以下结构组的至少一个，该组包括:颗粒、纳米颗粒、微粒、纤维、微纤维、纳米纤维、纳米结构、微结构。
6.根据权利要求1所述的芯片装置， 其中，所述陶瓷材料被设置于所述密封材料的至少一侧上，其中，所述密封材料的所述至少一侧与载体底侧基本齐平并邻接载体底侧。
7.根据权利要求1所述的芯片装置， 其中，所述至少一个芯片包括功率半导体芯片、半导体逻辑芯片和半导体存储器芯片中的至少一个。
8.根据权利要求7所述的芯片装置， 其中，所述功率半导体芯片包括来自包括以下各项的组的至少一个功率半导体器件:功率晶体管、功率MOS晶体管、功率双极晶体管、功率场效应晶体管、功率绝缘栅双极晶体管、闸流晶体管、MOS受控闸流晶体管、硅控整流器、肖特基功率二极管、碳化硅二极管、氮化镓器件。
9.根据权利要求7所述的芯片装置， 其中，所述半导体逻辑芯片包括来自包括以下各项的组的至少一个半导体逻辑器件:专用集成电路、驱动器、控制器、传感器。
10.根据权利要求1所述的芯片装置， 其中，所述密封材料包括来自下组材料中的至少一种，该组包括:填充的或未填充的环氧树脂、预浸溃复合纤维、加强纤维、层压材料、模制材料、热固材料、热塑性材料、填料颗粒、纤维加强层压材料、纤维加强聚合物层压材料、具有填料颗粒的纤维加强聚合物层压材料。
11.根据权利要求1所述的芯片装置， 其中，所述载体包括引线框架，该引线框架包括来自以下材料组的至少一种，该材料组包括:铜、镍、铁、铜合金、镍合金、铁合金。
12.一种用于制造芯片装置的方法，该方法包括: 将至少一个芯片电连接到载体顶侧； 用密封材料来至少部分地围绕所述至少一个芯片和所述载体顶侧，其中，所述密封材料形成在所述载体的一个或多个横向侧面上； 在载体底侧上以及在密封材料的至少一侧上设置陶瓷材料。
13.一种集成电路，包括:芯片； 密封材料，其至少部分地覆盖所述芯片； 层堆叠，其至少部分地设置在所述密封材料上，该层堆叠包括: 聚合物层，其设置在所述密封材料上；以及 金属层或陶瓷层，其设置在所述聚合物层上。
14.根据权利要求13所述的集成电路， 其中，所述聚合物层具有范围从约200 μ m至约500 μ m的厚度。
15.根据权利要求13所述的集成电路， 其中，所述聚合物层包括来自以下材料组的至少一种材料，该材料组包括:聚酰亚胺、环氧树脂、丙烯酸盐、硅树脂、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚醚酰亚胺、聚砜、液晶聚合物、聚酰胺亚胺和聚苯氧化物。
16.根据权利要求13所述的集成电路， 其中，所述聚合物层不同于所述密封材料。
17.根据权利要求13所述的集成电路， 其中，所述聚合物层具有不同于所述密封材料的热膨胀系数。
18.根据权利要求13所述的集成电路， 其中，所述陶器层包括低温共烧陶瓷。
19.根据权利要求13所述的集成电路， 其中，所述陶瓷层包括来自以下材料组的至少一种，该材料组包括:钙氧化物、铝氧化物、硅氧化物、铝氮化物以及锆氧化物、硼氮化物、金属氧化物、金属氮化物、金属碳化物、金属硼。
20.根据权利要求13所述的集成电路， 其中，所述陶瓷材料包括嵌入聚合物材料中的陶瓷颗粒。
21.一种集成电路，包括: 载体； 芯片，其安装在所述载体上； 密封材料，其至少部分地覆盖所述芯片和所述载体； 层堆叠，其被设置在所述载体上在所述载体的与所述芯片相对的一侧上，该层堆叠包括: 聚合物层，其设置在所述载体上；以及金属层或陶瓷层，其设置在所述聚合物层上。
22.根据权利要求21所述的集成电路， 其中，所述聚合物层不同于所述密封材料。
23.根据权利要求21所述的集成电路， 其中，所述聚合物层具有不同于所述密封材料的热膨胀系数。
24.根据权利要求21所述的集成电路， 其中，所述陶器层包括低温共烧陶瓷。
25.根据权利要求21所述的集成电路， 其中，所述陶瓷材料包括嵌入聚合物材料中的陶瓷颗粒。
26.一种用于制造集成电路的方法，该方法包括: 用密封材料至少部分地覆盖芯片； 将层堆叠至少部分地设置 在所述密封材料上，该层堆叠包括:设置在所述密封材料上的聚合物层；以及设置在所述聚合物层上的金属层或陶瓷层。
【文档编号】H01L23/31GK103928411SQ201410019259
【公开日】2014年7月16日 申请日期:2014年1月16日 优先权日:2013年1月16日
【发明者】W.哈布勒, J.赫格劳尔, K.侯赛尼, J.马勒, M.门格尔, R.奥特伦巴, X.施勒格尔, J.施雷德尔 申请人:英飞凌科技股份有限公司