第iii族氮化物半导体发光器件及其制造方法

第iii族氮化物半导体发光器件及其制造方法
【专利摘要】本发明提供了一种通过使发光层中生成的压电场弛豫而未使发光层的结晶质量劣化来实现表现出高发光效率的第III族氮化物半导体器件及其制造方法。发光器件具有层单元重复沉积的发光层。每个层单元包括依下述顺序沉积在n侧超晶格层上的AlGaN层、n型InGaN层、InGaN层、GaN层以及AlGaN层。n型InGaN层以1×1017/cm3至3×1018/cm3的Si浓度掺杂有Si。
【专利说明】第M I族氮化物半导体发光器件及其制造方法
【技术领域】
[0001]本发明涉及第III族氮化物半导体发光器件并且涉及制造该第III族氮化物半导体发光器件的方法。更具体地，本发明涉及其中使发光层中产生的压电场弛豫的第III族氮化物半导体发光器件，并且涉及制造该第III族氮化物半导体发光器件的方法。
【背景技术】
[0002]通常，第III族氮化物半导体发光器件通过从生长衬底外延生长第III族氮化物半导体来制造。在该过程中，形成具有不同晶格常数的多个第III族氮化物半导体层。由于晶格常数差，在相关的半导体层中产生应力。应力产生使发光层的量子阱的电势倾斜的压电场，由此使电子与空穴在空间上分离。结果，发光层中的电子和空穴之间复合的概率减小。在该情况下，半导体发光器件的发光效率下降。
[0003]为了抵消发光层中产生的压电场，已经开发了一些技术。日本专利申请公开(特开)第2007— 305965号公开了形成与作为阱层的InGaN层相邻的掺杂Si的GaN层的技术(参照图6)。GaN层在沿着与压电场相反的方向产生电场，并且使作为阱层的InGaN层的应变弛豫。
[0004]然而，当GaN层掺杂有Si时，GaN层的结晶质量相对劣化。形成在GaN层上的阱层继承了劣化的结晶质量。因而，结晶质量由于掺杂Si的GaN层的形成而劣化，致使发光效率的降低。换句话说，抵消压电场的作用与实现高结晶质量为折衷关系。
[0005]本发明人发现通过形成具有小的In组成比的掺杂Si的InGaN层而不是掺杂Si的GaN层可以在防止结晶质量劣化的同时抵消压电场。在具有小的In组成比的InGaN层中，In原子即使在低温下也容易移动。因此，结晶质量没有通过Si掺杂而太过劣化。

【发明内容】

[0006]实现本发明来解决在常规技术中遇到的上述问题。因此，本发明的一个目标在于提供一种其中使发光层中产生的压电场弛豫而未使发光层的结晶质量劣化的第III族氮化物半导体发光器件，以由此得到高发光效率。另一个目标在于提供一种制造第III族氮化物半导体发光器件的方法。
[0007]因此，在本发明的第一方面中，提供了包括具有至少一个层单元的发光层、η型半导体层、以及P型半导体层的第III族氮化物半导体发光器件。层单元具有至少阱层和势垒层。阱层具有第一半导体层，以及布置在阱层的η型半导体层侧上的第二半导体层。第一半导体层为包含至少In和Ga的第III族氮化物半导体层。第二半导体层为包含至少In和Ga的掺杂Si的第III族氮化物半导体的η型半导体层。
[0008]在第III族氮化物半导体发光器件中，从第二半导体层的掺杂的Si释放电子。因此，可以削弱发光层的阱层中产生的压电场。因而，减小了发光层的能带结构中的价带和导带的电势倾斜(即，量子限制斯塔克效应(QCSE))。在阱层中电子和空穴的波函数的重叠增力口。就是说，提高了电子和空穴的复合，并且发光器件的发光效率高于常规发光器件的发光效率。结晶质量的劣化的程度小，原因是掺杂有Si的层为包含In的层。
[0009]本发明的第二方面涉及第III族氮化物半导体发光器件的具体实施方案，其中第二半导体层布置为与第一半导体层相邻。
[0010]本发明的第三方面涉及第III族氮化物半导体发光器件的具体实施方案，其中第一半导体层为非掺杂的InGaN层，以及第二半导体层为η型InGaN层。结晶质量的劣化的程度小，原因是惨杂有Si的层为InGaN层。
[0011]本发明的第四方面涉及第III族氮化物半导体发光器件的具体实施方案，其中阱层具有布置在第一半导体层与第二半导体层之间的第三半导体层。第三半导体层为包含至少In和Ga的第III族氮化物半导体的层。第三半导体层的In组成比等于或低于第一半导体层的In组成比，并且随着更靠近第一半导体层而逐渐增加。因此，施加到阱层的应力更加小。因而，自身的压电场与常规发光器件的压电场相比较小。
[0012]本发明的第五方面涉及第III族氮化物半导体发光器件的具体实施方案，其中第一半导体层为非掺杂InGaN层,第二半导体层为η型InGaN层,第三半导体层为非掺杂InGaN层。结晶质星;的劣化的程度较小，原因是惨杂有Si的层为InGaN层。
[0013]本发明的第六方面涉及第III族氮化物半导体发光器件的具体实施方案，其中在层单元不包括第三半导体层的情况下，第二半导体层沿着厚度方向的平均In组成比Y落在第一半导体层的In组成比X的0.5%至50%的范围内；以及在层单元包括第三半导体层的情况下，第二半导体层的In组成比Y落在第一半导体层的In组成比X的0.5%至50%的范围内。因而，第二半导体层的In组成比低于第一半导体层的In组成比。
[0014]本发明的第七方面涉及第III族氮化物半导体发光器件的具体实施方案，其中每个层单元包括布置为与第二半导体层的η型半导体层侧相邻的第一 AlGaN层、布置为与第一半导体层的P型半导体层侧相邻的GaN层、以及布置为与GaN层的ρ型半导体层侧相邻的第二 AlGaN层。第一 AlGaN层用作势垒层。此外，在制造期间，GaN层和第二 AlGaN层保护第一半导体层不受热。因此，In原子难以从第一半导体层中分离。
[0015]本发明的第八方面涉及第III族氮化物半导体发光器件的具体实施方案，其中第二半导体层的Si浓度落在I X IO1Vcm3至3 X IO1Vcm3的范围内。
[0016]本发明的第九方面涉及第III族氮化物半导体发光器件的具体实施方案，其中第二半导体层的厚度落在2人至10人的范围内。
[0017]本发明的第十方面涉及第III族氮化物半导体发光器件的具体实施方案，其中发光层具有层单元重复沉积的多量子阱层。
[0018]在本发明的第十一方面中，提供了一种制造第III族氮化物半导体器件的方法，包括:形成η型半导体层；在η型半导体层上形成发光层；以及在发光层上形成P型半导体层。在形成发光层时，形成具有阱层的至少一个层单元。在形成层单元时，在阱层的靠近P型半导体层的位置中形成第一半导体层，以及在阱层的靠近η型半导体层的位置中形成第二半导体层。第一半导体层为包含至少In和Ga的第III族氮化物半导体层。第二半导体层为包含至少In和Ga的掺杂Si的第III族氮化物半导体的η型半导体层。
[0019]通过采用制造第III族氮化物半导体发光器件的方法，可以削弱发光器件的发光层的阱层中产生的压电场。可以增加阱层中电子和空穴的波函数的重叠。因而，发光器件的发光效率可以高于常规发光器件的发光效率。[0020]本发明的第十二方面涉及制造第III族氮化物半导体发光器件的方法的具体实施方案，其中在形成发光层时，在形成每个层单元时，在第一半导体层与第二半导体层之间通过使第三半导体层的In组成比随着更靠近第一半导体层而增加来形成第三半导体层。在由此制造的第III族氮化物半导体发光器件中，施加到阱层的应变更加小。
[0021]本发明的第十三方面涉及制造第III族氮化物半导体发光器件的方法的具体实施方案，其中在形成发光层时，在形成每个层单元时，在层单元不包括第三半导体层的情况下，第二半导体层沿着厚度方向的平均In组成比Y落在第一半导体层的In组成比X的0.5%至50%的范围内；以及在层单元包括第三半导体层的情况下，第二半导体层的In组成比Y落在第一半导体层的In组成比X的0.5%至50%的范围内。因而，第二半导体层的In组成比低于第一半导体层的In组成比。
[0022]本发明的第十四方面涉及制造第III族氮化物半导体发光器件的方法的具体实施方案，其中在形成发光层时，在形成每个层单元时，依下述顺序形成第一 AlGaN层、第二半导体层、第一半导体层、GaN层以及第二 AlGaN层。在制造期间,GaN层和第二 AlGaN层保护第一半导体层不受热。因此，In原子难以从第一半导体层中分离。
[0023]本发明的第十五方面涉及制造第III族氮化物半导体发光器件的方法的具体实施方案，其中在形成发光层时，将在形成除第一 AlGaN层之外的层时的衬底温度设置为第一衬底温度，并将在形成第一 AlGaN层时的衬底温度设置为高于第一衬底温度的第二衬底温度。因而，可以降低在第二衬底温度的环境下热对阱层的损伤。
[0024]本发明的第十六方面涉及制造第III族氮化物半导体发光器件的方法的具体实施方案，其中在形成发光层时，第二半导体层通过以I X IO1 Vcm3至3X IO1Vcm3的Si浓度掺杂Si来形成。
[0025]本发明的第十七方面涉及制造第III族氮化物半导体发光器件的方法的具体实施方案，其中在形成发光层时，第二半导体层形成为具有2人至10 A的厚度。
[0026]本发明能够提供其中使发光层中生成的压电场弛豫而未使发光层的结晶质量劣化以由此实现高发光效率的第III族氮化物半导体发光器件，以及用于第III族氮化物半导体发光器件的制造方法。
【专利附图】

【附图说明】
[0027]由于在结合附图进行考虑的情况下，参考优选的实施方案的以下详细描述，本发明的各种其他目的、特征以及许多附带优点将变得更好理解，所以可容易地认识到本发明的各种其他目的、特征以及许多附带优点，在附图中:
[0028]图1为根据实施方案的发光器件的结构的示意图；
[0029]图2为根据实施方案I的发光器件的发光层的层结构的示意图；
[0030]图3为示出用于制造根据实施方案I的发光器件的发光层的方法的图；
[0031]图4为常规发光器件的能带结构的示意图；
[0032]图5为根据实施方案I的发光器件的发光层的能带结构的示意图；
[0033]图6为根据实施方案2的发光器件的发光层的层结构的示意图；
[0034]图7为示出用于制造根据实施方案2的发光器件的发光层的方法的图；
[0035]图8为将根据实施方案2的发光器件与常规发光器件的外部量子效率进行比较的曲线图；
[0036]图9为将根据实施方案2的发光器件与常规发光器件的输出功率进行比较的曲线图；以及
[0037]图10为将根据实施方案2的发光器件与常规发光器件的插座效率(wall plugefficiency, WPE)进行比较的曲线图。
[0038]接下来将参照附图通过以制造半导体发光器件的情况为例来描述本发明的具体实施方案。然而，本发明不限于实施方案。
[0039]当然，形成以下述的发光器件的层结构和电极结构仅为实例，并且可以与在以下述的实施方案中所例示的实例不同。在附图中示意性地示出的各层的厚度不对应于其实际值。
【具体实施方式】
[0040](实施方案I)
[0041]1.半导体发光器件
[0042]图1示出根据本实施方案的半导体发光器件100。发光器件100为正装芯片型半导体发光器件。发光器件100具有由第III族氮化物半导体形成的多个半导体层。如图1所示，发光器件100包括衬底110、低温缓冲层120、n型接触层130、ESD (静电防护)层140、η侧超晶格层150、发光层160、ρ侧超晶格层170、ρ型接触层180、η型电极NI以及ρ型电极Ρ1。
[0043]在衬底110的主表面上，依下述顺序形成半导体层，即，低温缓冲层120、η型接触层130、ESD层140、η侧超晶格层150、发光层160、ρ侧超晶格层170以及ρ型接触层180。η型电极NI形成在η型接触层130上，并且ρ型电极Pl形成在ρ型接触层180上。η型接触层130、ESD层140以及η侧超晶格层150为η型半导体层。ρ侧超晶格层170和ρ型接触层180为ρ型半导体层。然而，这些层可以部分地包括非掺杂层。
[0044]衬底110用作具有主表面的生长衬底，通过MOCVD在主表面上形成上述半导体层。优选地，衬底的表面具有在其上的不规则结构。衬底110由蓝宝石制成。除蓝宝石之外，可以使用例如Sic、ZnO、Si以及GaN的材料。
[0045]低温缓冲层120形成在衬底110的主表面上。使用低温缓冲层120以在蓝宝石衬底110上形成高密度晶核。借助低温缓冲层120，促进了具有平坦表面的GaN层的生长。低温缓冲层120由例如AlN或GaN等材料制成。
[0046]η型接触层130位于η型电极NI下方。η型接触层130与η型电极NI欧姆接触。η型接触层130形成在低温缓冲层120上。η型接触层130是Si浓度为I X IO1Vcm3或更高的η型GaN。为了增强与η型电极NI的欧姆接触，η型接触层130可以由具有不同载流子浓度的多个层形成。η型接触层130的厚度为例如4 μ m。当然，可以使用其他厚度值。
[0047]ESD层140用作防止每个半导体层的静电击穿的静电击穿电压改进层。ESD层140形成在η型接触层130上。ESD层140包括经沉积的非掺杂i_GaN层和掺杂Si的η型GaN层。1-GaN层的厚度为300nm。η型GaN层的厚度为约30nm。η型GaN层Si浓度为约5 X IO1Vcm30
[0048]η侧超晶格层150用作使施加到发光层160的应力弛豫的应变弛豫层。更具体地，η侧超晶格层150为具有超晶格结构的η侧超晶格层。η侧超晶格层150通过重复地沉积InGaN层和η型GaN层来形成。重复的次数为10至20。然而，次数可以落在该范围之外。η侧超晶格层150的InGaN层In组成比为2%至20%。η侧超晶格层150的InGaN层的厚度
为2 A至90 A。η侧超晶格层150的η型GaN层的厚度为10 A至50 Α。
[0049]发光层160通过电子和空穴的复合来发光。发光层160形成在η侧超晶格层150上。发光层包括至少讲层和势鱼层。发光层160的层结构将稍后详细描述。
[0050]ρ侧超晶格层170形成在发光层160上。ρ侧超晶格层170通过重复地沉积ρ型GaN层、ρ型AlGaN层以及ρ型InGaN层来形成。重复的次数为例如5。ρ侧超晶格层170
的P型GaN层的厚度为5 A至70人。P侧超晶格层170的ρ型AlGaN层Al组成比为5%至40%。ρ侧超晶格层170的ρ型AlGaN层的厚度为5人至70 A0 P侧超晶格层170的ρ型InGaN层In组成比为2%至20%。ρ侧超晶格层170的ρ型InGaN层的厚度为10人至
70人。这些值仅仅为实例，并且可以使用其他值。此外，可以使用其他层结构。
[0051]ρ型接触层180形成在ρ侧超晶格层170上。设置ρ型接触层180以与ρ型电极Pl建立欧姆接触。P型接触层180的厚度为80nm。ρ型接触层180以I X IO1Vcm3至I X IO22/cm3的Mg浓度掺杂有Mg。
[0052]P型电极Pl形成在P型接触层180上。P型电极Pl与P型接触层180欧姆接触。P型电极Pl由ITO制成。除ITO之外，可以使用例如IC0、IZ0、Zn0、Ti02、NbTi02以及TaTiO2的透明导电氧化物。在P型电极Pl上可以形成有金属电极，或者在P型电极Pl上可以形成有其他电极。
[0053]η型电极NI形成在η型接触层130上。η型电极NI与η型接触层130欧姆接触。η型电极NI通过在η型接触层130上依次形成V膜和Al膜来形成。可替代地，η型电极NI可以通过依次形成Ti膜和Al膜或者依次形成Ti膜和Au膜来形成。
[0054]2.发光层的结构
[0055]图2示出发光层160的层结构。发光层160具有层单元Dl重复沉积的多量子阱结构。重复的次数优选地为3至12。可以采用其他次数的重复。每个层单元Dl包括依下述顺序沉积在η侧超晶格层150上的非掺杂AlGaN层161、η型InGaN层162、非掺杂InGaN层163、非掺杂GaN层164以及非掺杂AlGaN层165。
[0056]AlGaN层161为势垒层。η型InGaN层162和InGaN层163为阱层。GaN层164和AlGaN层165用作在形成AlGaN层161时保护InGaN层163不受热的层，也就是说，用作防止In原子由于加热从半导体层分离的层。η型InGaN层162为起到抵消发光层160中产生的压电场并且削弱压电场的作用的层。
[0057]因而，阱层包括η型InGaN层162和非掺杂InGaN层163。电子和空穴的复合主要发生在InGaN层163中。InGaN层163为包含至少In和Ga的第一半导体层。η型InGaN层162为包含至少In和Ga的第二半导体层。η型InGaN层162布置在阱层的η型半导体层侧上。η型InGaN层162布置为与InGaN层163相邻。
[0058]AlGaN层161为布置为与η型InGaN层162的η型半导体层侧相邻的第一 AlGaN层。非掺杂GaN层164布置为与InGaN层163的ρ型半导体层侧相邻。AlGaN层165为布置为与GaN层164的ρ型半导体层侧相邻的第二 AlGaN层。
[0059]AlGaN层161的厚度为10 A至100人。η型InGaN层162的厚度为2 A至10 Α。InGaN层163的厚度为5 A至60 A。GaN层164的厚度为2 A至8 Ae AlGaN层165的厚度为2 A至8人。
[0060]η 型 InGaN 层 162 以 I X IO1Vcm3 至 3 X IO1Vcm3 的 Si 浓度掺杂有 Si。具体地，Si浓度更优选地为5 X IO1Vcm3至I X IO1Vcm3。η型InGaN层162的In组成比Y为InGaN层163的In组成比X的0.5%至50%。在此，InGaN层163的In组成比X为0.1至0.5。η型InGaN层162的In组成比Y小于InGaN层163的In组成比X。然而，发射波长通过改变η型InGaN层162的厚度和In组成比而变化。因此，η型InGaN层162属于阱层。
[0061]如上所述，η型InGaN层比2的厚度力2人至10人。η型InGaN层比2的Si浓
度为IXlO1Vcm3至3X1018/cm3。因此，η型InGaN )丢162的定义为这些值的乘积(半导体层的Si浓度X半导体层的厚度)的Si面密度为2 X 107cm2至3 X IO1Vcm2。
[0062]因而，η型InGaN层162掺杂有Si。沿着抵消压电场的方向产生电场。结果，减小了发光层160的能带结构的倾斜(即，量子限制斯塔克效应(QCSE))。因此，在作为阱层的InGaN层163中，电子和空穴的波函数经常重叠，就是说，容易发光。该机制将稍后描述。
[0063]3.用于制造半导体发光器件的方法
[0064]将描述用于制造根据该实施方案的发光器件100的方法。上述的各个半导体层通过借助金属有机化学气相沉积(MOCVD)的外延晶体生长来形成。用于制造发光器件100的方法包括以下步骤:形成η型半导体层；在η型半导体层上形成发光层；以及在发光层上形成P型半导体层。
[0065]在该方法中采用的载气为氢气(H2)、氮气(N2)或者氢气和氮气的气体混合物(Η2+Ν2)。采用氨气(NH3)作为氮源。采用三甲基镓(Ga(CH3)3:在下文中称作“TMG”)作为Ga源。采用三甲基铟(In(CH3)3:在下文中称作“ΤΜΙ”)作为In源。采用三甲基铝(Al (CH3)3:在下文中称作“ΤΜΑ”)用作Al源。采用硅烷(SiH4)作为η型掺杂气体。采用环戊二烯基镁(Mg(C2H5)2)作为ρ型掺杂气体。
[0066]3-1.η型接触层形成步骤
[0067]首先，在衬底110的主表面上形成低温缓冲层120。在缓冲层120上，形成η型接触层130。在该步骤中将衬底温度调节为1080°C至1140°C。Si浓度为I X 1018/cm3或更高。
[0068]3-2.静电击穿电压改进层形成步骤
[0069]然后，形成ESD层140。为了形成i_GaN层，停止硅烷(SiH4)的供应。在该过程中将衬底温度调节为750°C至950°C。为了形成η型GaN，再次供应硅烷(SiH4)。在该过程中将衬底温度调节到落在与在形成1-GaN层的步骤中所采用的相同的范围(S卩，750°C至950°C)内。
[0070]3-3.η侧超晶格层形成步骤
[0071]然后，形成η侧超晶格层150。首先，在ESD层140上形成InGaN层，并且然后在InGaN层上形成η型GaN层。然后，重复地形成InGaN层与η型GaN层的组合。在形成InGaN层时的衬底温度为700°C至950°C。在形成η型GaN层时的衬底温度为700°C至950°C。
[0072]3-4.发光层形成步骤[0073]随后，在η侧超晶格层150上形成发光层160。重复地形成上述层单元Dl。具体地，在靠近P型半导体层的位置中形成InGaN层163，并且在靠近η型半导体层的位置中形成 η 型 InGaN 层 162。
[0074]在该步骤中，将衬底温度调节为700°C至900°C，例如，800°C。在相同温度下形成η型InGaN层162、InGaN层163、GaN层164以及AlGaN层165。因此，在沉积这些层时，衬底温度维持在恒定的温度。在比形成η型InGaN层162、InGaN层163、GaN层164以及AlGaN层165的温度高的温度下形成AlGaN层161。AlGaN层161的形成温度优选在800°C至950°C的范围内，例如9000C ο
[0075]图3为示出在形成发光层160的仅一个层单元D时在发光层形成步骤中的原料气体的供应量的变化(原料气体的供应曲线)的图。图3的横坐标表示时间。首先，形成AlGaN层161。在形成AlGaN层161时的时段TDll期间，以量QGl供应TMG，并且以量QAl供应TMA。TMI和硅烷(SiH4)的供应保持停止。衬底温度(即，第二衬底温度)落在上述温度范围内，例如，在时段TDll的前半部分中为900°C。在时段TDll的后半部分中，衬底温度逐渐下降到第一衬底温度。在该温度下降时间内，停止TMG和TMA的供应。
[0076]在形成η型InGaN层162时的时段TD12的期间，衬底温度保持在第一衬底温度下。第一衬底温度落在上述温度范围内，例如800°C。随着TMA的供应停止，以量QG2供应TMG。供应量QG2大于供应量QGl。TMI的供应量逐渐增加到形成InGaN层163的量QII。然后，以量QSl供应硅烷(SiH4)。在沉积发光层160时，在形成η型InGaN层162时的时段TD12的期间，仅供应硅烷(SiH4)。
[0077]在形成InGaN层163时的时段TD13的期间，停止硅烷(SiH4)的供应，并且以量QIl供应TMI。在形成GaN层164之前停止TMI的供应。在图3中，仅在时段TD13完成的时间之前维持供应量QI1。然而，随着时段TD13接近末尾，可以逐渐降低TMI的供应量。
[0078]在形成GaN层164时的时段TD14的期间，以量QG3供应TMG，并且停止TMI的供应。供应量QG3略小于供应量QGl。
[0079]在形成AlGaN层165时的时段TD15的期间，以量QA2供应ΤΜΑ。在图3以及以上描述中的整个过程中，即使在温度升高或下降时，也持续供应作为氮源的氨气。这是为了防止N原子在温度升高或下降时的期间再次从结晶表面蒸发。通过以上气体的供应，可以形成层单元D1。通过重复形成层单元，形成发光层160。
[0080]3-5.ρ侧超晶格层形成步骤
[0081]然后，在发光层160上形成ρ侧超晶格层170。在该步骤中，重复地沉积P型GaN层、P型AlGaN层以及ρ型InGaN层。
[0082]3-6.ρ型接触层形成步骤
[0083]然后，在ρ侧超晶格层170上形成ρ型接触层180。将衬底温度调节为900°C至1050°C。结果，将以上所述的半导体层沉积在衬底110上。
[0084]3-7.电极形成步骤
[0085]然后，在ρ型接触层180上形成ρ型电极P1。通过激光辐射或蚀刻从P型接触层180开始部分地移除半导体层沉积结构，以由此露出η型接触层130。在η型接触层130的露出区域上形成η型电极NI。ρ型电极Pl的形成和η型电极NI的形成可以以任意顺序执行。[0086]3-8.其他步骤
[0087]除上述步骤之外，可以进行用于覆盖器件的绝缘膜的形成、热处理以及其他步骤。通过执行所述步骤，完成图1中所示的发光器件100的制造。
[0088]4.本实施方案的效果
[0089]4-1.与常规半导体发光器件的比较
[0090]图4为常规发光器件中的发光层的阱层周围的能带结构的示意图。在该情况下，价带(VB)和导带(CB)通过压电场而以相对大的角度倾斜。因此，电子和空穴非均匀地分布在作为阱层的InGaN层中。就是说，电子和空穴的波函数的重叠较小。结果，电子和空穴的复合较难发生。这导致发光效率的降低。
[0091]图5为根据本实施方案的发光器件100的发光层160的阱层周围的能带结构的示意图。与常规发光器件(参照图4)不同，η型InGaN层162的Si在如图5的区域Rl中所示释放电子。通过释放电子而带正电的Si存在于η型InGaN层162的内部,其产生沿着与压电场相反的方向的电场。这降低了施加到作为讲层的InGaN层163的电场。结果,在一定程度上修正了电子和空穴的非均匀分布。就是说，电子和空穴的波函数的重叠大于常规发光器件的电子和空穴的波函数的重叠。因此，电子和空穴的复合比在常规发光器件中更容易发生。发光器件100的发光效率高于常规器件的发光效率。
[0092]4-2.与GaN掺杂有Si时的情况的比较
[0093]本实施方案，掺杂Si的η型InGaN层162形成为与作为阱层的InGaN层163相邻。另外，可以形成掺杂Si的GaN层。然而，在那种情况下，GaN层的结晶质量劣化，并且形成的InGaN层162继承了劣化的结晶质量。相反地，在本实施方案中，将Si掺杂到即使在低温下原子也良好迁移的InGaN层。因此，削弱了压电场，而在形成InGaN层162之前未使半导体层的结晶质量劣化。因而，发光器件100的发光效率更高。
[0094]5.修改
[0095]5-1.倒装芯片型和衬底剥离型
[0096]本实施方案应用于正装芯片型半导体发光器件。当然，其可以应用于其他类型的半导体发光器件，例如，具有在衬底上的光提取表面的倒装芯片型以及移除生长衬底的衬底剥离型。
[0097]5-2.单量子阱结构(SQW结构)
[0098]在本实施方案中，发光层具有多量子讲结构(MQW结构)。然而,本实施方案可以应用于具有仅包括一个阱层的单量子阱结构(SQW结构)的发光器件。在那种情况下，发光器件160仅具有一个层单元Dl。
[0099]5-3.阱层组成
[0100]作为阱层的InGaN层163可以包含微量的Al。可以使用AlxInYGa(1_x_Y)N (O ( X、0〈Y、X+Y〈1)代替InGaN层163作为阱层。也就是说，包含至少In和Ga的第III族氮化物半导体可以包含微量的Al。类似地，η型InGaN层162可以包含微量的Al。
[0101 ] 5-4.η型InGaN层的In组成比
[0102]η型InGaN层162的In组成比沿着厚度方向可以不变。在该情况下，期望的是，η型InGaN层162的In组成比Y落在InGaN层163的In组成比X的0.5%至50%的范围内。可替代地，随着更靠近InGaN层163，η型InGaN层162的In组成比可以更高。即使在那种情况下，InGaN层163也具有最高的In组成比。η型InGaN层162的In组成比低于InGaN层163的In组成比。此外，η型InGaN层162的In组成比(为沿着厚度方向的平均值)可以在InGaN层163的In组成比的0.5%至50%的范围内。
[0103]6.本实施方案的总结
[0104]如在上文中所述，在本实施方案的发光器件100中，掺杂有Si的η型InGaN层162形成为与InGaN层163的更靠近发光层160的阱层单元Dl中的η侧超晶格层150的侧相邻。Si的正离子沿着抵消压电场的方向产生电场。削弱的压电场抑制电势倾斜。因此，电子和空穴有效地复合，由此实现呈现高发光效率的半导体发光器件。
[0105]因为上述实施方案仅为实例，所以应该理解，在不背离本发明的范围下，本领域技术人员可以执行各种变型和修改。沉积主体的沉积结构不必限于这些示出的结构。可以对沉积结构、层的重复的次数等进行限定。层形成方法不限于金属有机化学气相沉积(M0CVD)，并且可以采用任意其他方法，只要通过使用载气执行半导体晶体生长即可。也就是说，半导体层可以通过液相外延、分子束外延或者其他外延生长技术形成。
[0106](实施方案2)
[0107]接下来将描述实施方案2。根据本实施方案的半导体发光器件与实施方案I的区别在于:发光层的结构和发光层的制造方法不同。因此，将仅描述不同点。
[0108]1.发光层
[0109]根据本实施方案的发光器件200具有发光层260。除发光层260的结构之外,发光器件200具有与根据实施方案I的发光器件100的结构相同的结构。发光层260通过重复地沉积如图6所示的层单元D2来形成。每个层单元D2包括依下述顺序沉积在η侧超晶格层 150 上的 AlGaN 层 161、η 型 InGaN 层 262a、InGaN 层 262b、InGaN 层 163、GaN 层 164 以R AlGaN B 165。
[0110]AlGaN层161、InGaN层163、GaN层164以及AlGaN层165为非掺杂的并且与实施方案I中的相同。
[0111]因而，下面将描述η型InGaN层262a和非掺杂InGaN层262b。η型InGaN层262a形成在作为势垒层的AlGaN层161上。非掺杂InGaN层262b形成在η型InGaN层262a上。
[0112]η型InGaN层262a和非掺杂InGaN层262b的In组成比从AlGaN层161到非掺杂InGaN层163逐渐增加。也就是说，In组成比在η型InGaN层262a和非掺杂InGaN层262b中连续地随着更靠近AlGaN层161而越低，并且随着更靠近非掺杂InGaN层163而越高。η型InGaN层262a和非掺杂InGaN层262b的In组成比等于或低于非掺杂InGaN层163的In组成比。
[0113]阱层包括η型InGaN层262a、非掺杂InGaN层262b以及非掺杂InGaN层163。电子和空穴的复合主要发生在InGaN层163中。InGaN层163为包含至少In和Ga的第一半导体层。η型InGaN层262a为包含至少In和Ga的第二半导体层。非掺杂InGaN层262b为包含至少In和Ga的第三半导体层。n型InGaN层262a布置在阱层单元D2中的更靠近η侧超晶格层150的侧。InGaN层262b布置在InGaN层163与η型InGaN层262a之间。
[0114]2.本实施方案的效果
[0115]η 型 InGaN 层 262a 和 InGaN 层 262b 的晶格常数从 AlGaN 层 161 到 InGaN 层 163逐渐增加。因为晶格常数逐渐地并平稳地改变，所以从AlGaN层161到InGaN层163产生的应力小于实施方案I中产生的应力。就是说，在发光器件200的发光层260中产生的压电场小于在发光器件100的发光层160中产生的压电场。
[0116]这样，在本实施方案中使在发光层260产生的压电场本身弛豫。因此，结合η型InGaN层262a的抵消压电场的作用，发光层260的电势倾斜非常小。结果，在InGaN层163中，电子和空穴的波函数的重叠大于常规发光器件的电子和空穴的波函数的重叠。就是说，发光器件200具有比常规器件的发光效率更高的发光效率。此外，发光器件200具有比发光器件100的发光效率更高的发光效率。
[0117]3.发光层形成步骤
[0118]由于其他步骤与实施方案I的步骤相同，所以将仅描述用于制造发光器件200的方法中的发光层260的形成步骤。
[0119]在η侧超晶格层150上形成发光层260。重复形成上述层单元D2。在该步骤中，在η型InGaN层262a与InGaN层163之间形成InGaN层262b。
[0120]在该步骤中，将衬底温度调节为700°C至900°C，例如，800°C。η型InGaN层262a、InGaN层262b、InGaN层163、GaN层164以及AlGaN层165在相同温度下形成。因此，在沉积这些层时，衬底温度维持在恒定温度下。AlGaN层161在比η型InGaN层262a、InGaN层262b、InGaN层163、GaN层164以及AlGaN层165的形成温度更高的温度下形成。AlGaN层161的形成温度优选在800°C至950°C的范围内，例如900°C。
[0121]图7为示出在发光层形成步骤中原料气体的供应量的变化的图。图7与图3的区别在于:在时段TD22a的期间，硅烷(SiH4)以预定流率供应，同时逐渐增加作为In源的TMI的供应量，并且在时段TD22b的期间，随着硅烷(SiH4)的供应停止，从时段TD22a开始连续增加作为In源的TMI的供应量。因而，形成In组成比从AlGaN层161到InGaN层163逐渐增加的InGaN层。掺杂有Si的η型InGaN层262a形成在AlGaN层161侧上，并且形成In组成比随着更靠近InGaN层163而增加的InGaN层262b。
[0122]4.本实施方案的总结
[0123]如上文中所述，在本实施方案的发光器件200中，掺杂有Si的η型InGaN层262a和InGaN层262b形成为与InGaN层163的更靠近发光层260的阱层单元D2中的η侧超晶格层150的侧相邻。Si的正离子沿着抵消压电场的方向产生电场。削弱的压电场抑制电势倾斜。结果，电子和空穴有效地复合，由此实现呈现高发光效率的半导体发光器件。
[0124]将InGaN层262b和InGaN层163视为一个单层，原因是它们的区别仅在于In组成比的不同。
[0125]实施例
[0126]下面将描述对根据实施方案2的发光器件200进行的实验。
[0127]1.实施例和比较例的条件
[0128]1-1.根据实施例的半导体发光器件
[0129]将描述根据实施例的半导体发光器件。如表I中所不，AlGaN层161的厚度为25 A0掺杂Si的η型InGaN层262a的厚度为8人。InGaN层163和InGaN层262b的总
厚度为22 Ae GaN层164的厚度为5 Ae AlGaN层165的厚度为5 A0发光层具有层单元Dl重复沉积九次的多量子阱结构(MQW结构)。InGaN层163的In组成比X为0.2。η型InGaN层262a的In组成比Y为0.1。η型InGaN层262a以5X IO1Vcm3的Si浓度掺杂有Si。AlGaN层161的Al组成比为0.07。AlGaN层165的Al组成比为0.15。形成AlGaN层161时的衬底温度为900°C。在形成发光层160中的除AlGaN层161之外的层时的衬底温度为800°C。
[0130][表1]
[0131]实施例
[0132]
【权利要求】
1.一种第III族氮化物半导体发光器件，包括:具有层单元的发光层；n型半导体层；以及P型半导体层，其中: 所述层单元具有至少阱层和势垒层； 所述阱层具有第一半导体层以及布置在所述阱层的η型半导体层侧上的第二半导体层； 所述第一半导体层为包含至少In和Ga的第III族氮化物半导体层；以及所述第二半导体层为包含至少In和Ga的掺杂Si的第III族氮化物半导体的η型半导体层。
2.根据权利要求1所述的第III族氮化物半导体发光器件，其中所述第二半导体层布置为与所述第一半导体层相邻。
3.根据权利要求2所述的第III族氮化物半导体发光器件，其中: 所述第一半导体层为非掺杂的InGaN层；以及 所述第二半导体层为η型InGaN层。
4.根据权利要求1所述的第III族氮化物半导体发光器件，其中: 所述阱层具有布置在 所述第一半导体层与所述第二半导体层之间的第三半导体层； 所述第三半导体层为包含至少In和Ga的第III族氮化物半导体层；以及所述第三半导体层的In组成比等于或低于所述第一半导体层的In组成比，并且所述第三半导体层的In组成比随着更靠近所述第一半导体层而逐渐增加。
5.根据权利要求4所述的第III族氮化物半导体发光器件，其中: 所述第一半导体层为非掺杂InGaN层； 所述第二半导体层为η型InGaN层；以及 所述第三半导体层为非掺杂InGaN层。
6.根据权利要求1至5中任一项所述的第III族氮化物半导体发光器件，其中所述第二半导体层沿着厚度方向的平均In组成比Y落在所述第一半导体层的所述In组成比X的0.5%至50%的范围内。
7.根据权利要求1至5中任一项所述的第III族氮化物半导体发光器件，其中所述层单元包括: 布置为与所述第二半导体层的所述η型半导体层侧相邻的第一 AlGaN层； 布置为与所述第一半导体层的所述P型半导体层侧相邻的GaN层；以及 布置为与所述GaN层的所述P型半导体层侧相邻的第二 AlGaN层。
8.根据权利要求6所述的第III族氮化物半导体发光器件，其中所述层单元包括: 布置为与所述第二半导体层的所述η型半导体层侧相邻的第一 AlGaN层； 布置为与所述第一半导体层的所述P型半导体层侧相邻的GaN层；以及 布置为与所述GaN层的所述P型半导体层侧相邻的第二 AlGaN层。
9.根据权利要求1至5中任一项所述的第III族氮化物半导体发光器件，其中所述第二半导体层的Si浓度落在I X IO1Vcm3至3 X IO1Vcm3的范围内。
10.根据权利要求6所述的第III族氮化物半导体发光器件，其中所述第二半导体层的Si浓度落在IX IO1Vcm3至3Χ IO1Vcm3的范围内。
11.根据权利要求7所述的第III族氮化物半导体发光器件，其中所述第二半导体层的Si浓度落在IX IO1Vcm3至3X IO1Vcm3的范围内。
12.根据权利要求1至5中任一项所述的第III族氮化物半导体发光器件，其中所述第二半导体层的厚度落在2人至10 A的范围内。
13.根据权利要求6所述的第III族氮化物半导体发光器件，其中所述第二半导体层的厚度落在2人至10 A的范围内。
14.根据权利要求9所述的第III族氮化物半导体发光器件，其中所述第二半导体层的厚度落在2 A至10 A的范围内。
15.根据权利要求10所述的第III族氮化物半导体发光器件，其中所述第二半导体层的厚度落在2人至10人的范围内。
16.根据权利要求15所述的第III族氮化物半导体发光器件，其中所述发光层具有其中多个层单元重复沉积的多量子阱结构。
17.—种制造第III族氮化物半导体发光器件的方法，包括: 形成η型半导体层； 在所述η型半导体层上形成发光层；以及 在所述发光层上形成P型半导体层， 其中，在所述发光层的形成中， 形成具有阱层的至少一个层单元， 在形成所述层单元时， 在所述阱层的靠近所述P型半导体层侧的位置形成第一半导体层，以及 在所述阱层的靠近所述η型半导体层侧的位置形成第二半导体层； 所述第一半导体层为包含至少In和Ga的第III族氮化物半导体层；以及所述第二半导体层为包含至少In和Ga的掺杂Si的第III族氮化物半导体的η型半导体层。
18.根据权利要求17所述的制造第III族氮化物半导体发光器件的方法，其中在所述发光层的形成中， 在形成所述层单元时， 在所述第一半导体层与所述第二半导体层之间形成第三半导体层，并且 所述第三半导体层形成为使得In组成比随着更靠近所述第一半导体层而增加。
19.根据权利要求17或18所述的制造第III族氮化物半导体发光器件的方法，其中在所述发光层的形成中， 在形成所述层单元时， 所述第二半导体层形成为使得所述第二半导体层的In组成比Y落在所述第一半导体层的In组成比X的0.5%至50%的范围内。
20.根据权利要求19所述的制造第III族氮化物半导体发光器件的方法，其中在所述发光层的形成中， 在形成所述层单元时， 在形成第一 AlGaN层之后形成所述第二半导体层，以及 在形成所述第一半导体层之后依下述顺序形成GaN层和第二 AlGaN层。
21.根据权利要求20所述的制造第III族氮化物半导体发光器件的方法，其中在所述发光层的形成中， 将在形成除所述第一 AlGaN层之外的层时的衬底温度设置为第一衬底温度，以及 将在形成所述第一 AlGaN层时的衬底温度设置为高于所述第一衬底温度的第二衬底温度。
22.根据权利要求17或18中任一项所述的制造第III族氮化物半导体发光器件的方法，其中在所述发光层的形成中， 所述第二半导体层通过以1 X 1O1Vcm3至3X IO1Vcm3的Si浓度掺杂Si来形成。
23.根据权利要求22所述的制造第III族氮化物半导体发光器件的方法，其中在所述发光层的形成中， 所述第二半导体层形成为具有2人至10 A的厚度。
【文档编号】H01L33/32GK103996762SQ201410048599
【公开日】2014年8月20日 申请日期:2014年2月12日 优先权日:2013年2月14日
【发明者】奥野浩司 申请人:丰田合成株式会社