氮化物半导体元件及其制造方法

氮化物半导体元件及其制造方法
【专利摘要】本发明涉及可利用整流性电极来防止反向漏电流的氮化物半导体元件（单向异质结晶体管）及其制造方法，单向异质结晶体管具备：通道层，由具有第一能带隙的第一氮化物类半导体形成；势垒层，由具有与第一能带隙不同的第二能带隙的第二氮化物类半导体形成；凹槽区域，形成于势垒层；漏电极，在势垒层的一侧布置于势垒层上；以及凹槽-漏极肖特基电极，布置于凹槽区域，且与漏电极相接。
【专利说明】氮化物半导体元件及其制造方法
【技术领域】
[0001]本发明涉及作为氮化物半导体元件的、单向异质结晶体管及其制造方法。尤其涉及可利用整流性电极来防止反向漏电流的单向异质结晶体管及其制造方法。
[0002]或者，本发明涉及具有利用了肖特基接合和欧姆接合的混合结漏极的氮化物半导体元件及其制造方法。
【背景技术】
[0003]最近，随着信息通信技术的发展，在各个领域中要求着适于超高速及大容量的信号传送且能够进行高速开关操作的晶体管和适于混合动力汽车等的高电压环境的高耐压晶体管。然而，现有的基于硅的晶体管或砷化镓(GaAs)类晶体管由于材料本身的局限性而难以符合如上要求。
[0004]与此相反，氮化物类晶体管(尤其，氮化镓(GaN)类晶体管)相比于现有的硅晶体管，可执行高速开关操作，从而适于超高速信号处理，不仅如此，还具有因元件本身的高耐压特性而适于高电压环境的优点。
[0005]对于诸如利用异质结结构的高电子迁移率晶体管(HEMT =High ElectronMobility Transistor)或异质结场效应晶体管(HFET:Heterostructure FET)的氮化物类晶体管而言，利用在异质物之间的界面产生的二维电子气(two-dimens1nal electrongas) 2DEG而使电流流动，因此电子的迁移率(Mobility)较高，具有适于高速信号传送的优点。
[0006]通常的GaN类晶体管通过使源电极和漏电极全都欧姆接合而使电流双向流动。即，从源电极至漏电极、从漏电极至源电极的双方向上均有电流流动。
[0007]另外，在现有技术中，为了防止电流在要求单向通电特性的应用电路中反向流动，在漏电极端结合额外的二极管。并且，在现有技术中，通过在漏电极结合肖特基结二极管来代替额外的晶体管而进行制造，从而氮化镓类晶体管能够使电流单向流动。
[0008]现有的利用肖特基电极的氮化物类半导体元件的一例在韩国公开专利公报第10-2012-0064180号被公开。该公报所公开的氮化物类半导体元件通过如下方式制造--为了获得单向通电特性，使源电极133与势垒层124欧姆接触，使栅电极和漏电极134与肖特基电极136肖特基接合，或者使漏电极134通过混用肖特基接触和欧姆接触而形成在势垒层124上。根据这种结构，现有技术的氮化物类半导体元件使从漏电极134至源电极133的正向的电流流动，并阻断反向的电流。
[0009]但是，在前述现有技术的氮化物半导体元件中，对于漏电极使用为肖特基接合时会存在如下问题:因肖特基势垒而表现出的阈值电压与栅极阈值电压调整无关地变为晶体管的正向状态的阈值电压。
[0010]并且，在前述现有技术的氮化物半导体元件中，对于漏电极混用肖特基接触和欧姆接触而能够维持正向上的阈值电压，然而在因通道层和势垒层的接合而形成的二维电子气(Two-dimens1nal Electron Gas) 2DEG中通过欧姆接合的漏极区产生反向漏电流，因此在防止反向漏电流方面存在局限性。
[0011]现有技术文献
[0012]专利文献
[0013]专利文献1:韩国公开专利公报第10-2014-0064180号(2012.06.19)

【发明内容】

[0014]本发明是为了解决前述现有技术的问题而提出的，其目的在于提供一种可利用肖特基电极与漏电极接合的新结构的凹槽-漏极肖特基电极来有效地控制反向漏电流的单向异质结晶体管(即，氮化物半导体元件)及其制造方法。
[0015]本发明的另一目的在于提供一种通过作为新结构的凹槽-漏极(Recessed-drain)肖特基电极来防止反向漏电流的同时降低正向阈值电压,从而能够提高开关效率和电力效率的单向异质结晶体管(即，氮化物半导体元件)及其制造方法。
[0016]此外，本发明的氮化物半导体元件及其制造方法的目的在于，在使用氮化物半导体的半导体元件中提高针对源极-漏极之间的反向电流阻断特性的可靠性并通过减少制造工艺的偏差而提高批量生产性。
[0017]并且，本发明的实施例的氮化物半导体元件及其制造方法的目的在于，在使用氮化物半导体的半导体元件中高可靠性地确保常关特性和反向电流阻断特性以及确保批量生产性。
[0018]为了解决前述问题，根据本发明的一方面的单向异质结晶体管(S卩，氮化物半导体元件)的特征在于包括:通道层，由具有第一能带隙的第一氮化物类半导体形成；势垒层，由具有与第一能带隙不同的第二能带隙的第二氮化物类半导体形成；凹槽区域，形成于势垒层；漏电极，在势垒层的一侧布置于势垒层上；以及凹槽-漏极肖特基电极，布置于凹槽区域，且与漏电极相接。
[0019]本发明的实施例的氮化物半导体的特征在于还包括:源电极，在势垒层的另一侧布置于势垒层上；栅电极，布置于源电极与凹槽-漏极肖特基电极之间。
[0020]本发明的另一实施例的氮化物半导体元件的特征在于，凹槽-漏极肖特基电极由与栅电极相同的材料形成，并具有覆盖漏电极的一侧面和上部表面的结构。
[0021]本发明的另一实施例的氮化物半导体元件的特征在于，凹槽-漏极肖特基电极阻断形成于通道层与势垒层的界面的二维电子气从源电极朝漏电极流动。
[0022]本发明的另一实施例的氮化物半导体元件的特征在于，凹槽-漏极肖特基电极允许从漏电极朝源电极的单向电流的流动，且在源电极与漏电极之间形成肖特基势垒而阻断从源电极流向漏电极的电流。
[0023]本发明的另一实施例的氮化物半导体元件的特征在于，凹槽-漏极肖特基电极具备插入于沿着漏电极的延伸方向延伸的沟槽形状的凹槽区域的一端部。
[0024]本发明的另一实施例的氮化物半导体元件的特征在于，一端部在漏电极的延伸方向上分割为多个而形成。
[0025]本发明的另一实施例的氮化物半导体元件的特征在于，凹槽-漏极肖特基电极由将N1、Pd、Au、Pt、W、Al或这些的组合金属中的某一个作为主要成分的材料形成。
[0026]本发明的另一实施例的氮化物半导体元件的特征在于，势垒层由能够在与通道层的界面形成二维电子气的诱导通道的材料构成
[0027]本发明的另一实施例的氮化物半导体元件的特征在于，通道层和势垒层具有接合了用于形成至少一个通道层和至少一个势垒层的多个氮化镓类半导体层的结构。
[0028]根据本发明的一方面的单向异质接晶体管(S卩，氮化物半导体元件)的制造方法的特征在于，第一步骤，形成具有第一能带隙的第一氮化物类半导体的通道层以及具有与第一能带隙不同的第二能带隙的第二氮化物类半导体的势垒层；第二步骤，在势垒层上形成源电极和漏电极；第三步骤，临近于漏电极而在势垒层形成凹槽区域；第四步骤，在凹槽区域形成凹槽-漏极肖特基电极。
[0029]本发明的实施例的氮化物半导体元件的制造方法的特征在于，在第三步骤中，将凹槽区域与通道层之间的间距形成为约Inm至约5nm范围内。
[0030]本发明的另一实施例的氮化物半导体元件的制造方法的特征在于，在第四步骤中，形成一端部位于沿着漏电极的延伸方向延伸的沟槽形态的凹槽区域的凹槽-漏极肖特基电极。
[0031]本发明的另一实施例的氮化物半导体元件的制造方法的特征在于，还包括在势垒层上形成栅电极的第五步骤。
[0032]本发明的另一实施例的氮化物半导体元件的制造方法的特征在于，第四步骤和第五步骤同时执行。
[0033]本发明的另一实施例的氮化物半导体元件的制造方法的特征在于，在第四步骤中，利用将N1、Pd、Au、Pt、W、Al或这些的组合金属中的某一个作为主要成分的材料来形成凹槽-漏极肖特基电极和栅电极。
[0034]本发明的另一实施例的氮化物半导体元件的制造方法的特征在于，在第一步骤中，利用能够在与通道层的界面形成二维电子气的诱导通道的材料形成势垒层。
[0035]本发明的另一实施例的氮化物半导体元件的制造方法的特征在于，在第一步骤中，利用对用于形成至少一个通道层和至少一个势垒层的多个氮化镓类半导体层进行接合的结构来形成通道层和势垒层。
[0036]为了解决上述问题，根据本发明的另一方面的氮化物半导体元件的制造方法的特征在于包括:第一步骤，形成具有第一能带隙的第一氮化物半导体层；第二步骤，在第一氮化物半导体层上形成具有第二能带隙的第二氮化物半导体层；第三步骤，在第二氮化物半导体层上形成具有用于形成第一沟槽的第一凹槽图案层的预设图案的绝缘膜；第四步骤，以高度小于或等于绝缘膜的高度的方式，在第二氮化物半导体层上形成再生长的第三氮化物半导体层；第五步骤，在第三氮化物半导体层上形成源电极和漏电极；第六步骤，去除绝缘膜；第七步骤，在第二氮化物半导体层上的栅极区形成栅电极，并且形成凹槽-漏极肖特基电极，该凹槽-漏极肖特基电极形成为与漏电极相接且与暴露于第一沟槽的底面的第二氮化物半导体层相接。
[0037]本发明的实施例的氮化物半导体元件的制造方法的特征在于，在第二步骤中，以在栅电极没有被偏压的状态下不会因第一氮化物半导体层和第二氮化物半导体层的接合而形成二维电子气通道的高度形成第二氮化物半导体层；在第四步骤中，以在栅电极没有被偏压的状态下会因第一氮化物半导体层、第二氮化物半导体层以及第三氮化物半导体层的接合而形成二维电子气通道的高度形成第三氮化物半导体层。[0038]本发明的另一实施例的氮化物半导体元件的制造方法的特征在于，在第二步骤中，形成具有大于第一能带隙的第二能带隙的第二氮化物半导体层；在第四步骤中，形成具有大于第一能带隙的第三能带隙的第三氮化物半导体层。
[0039]本发明的另一实施例的氮化物半导体元件的制造方法的特征在于，在第四步骤中，使第三氮化物半导体层的厚度形成为相比第二氮化物半导体层的厚度厚，在此第三氮化物半导体层具有与第二能带隙相同的第三能带隙。
[0040]本发明的另一实施例的氮化物半导体元件的制造方法的特征在于，在第四步骤中，形成具有大于第二能带隙的第三能带隙的第三氮化物半导体层
[0041]本发明的另一实施例的氮化物半导体元件的制造方法的特征在于，第一氮化物半导体层为GaN，第二氮化物半导体层和第三氮化物半导体层为AlxGai_xN，在此，第三氮化物半导体层的铝(Al)的组成比大于第二氮化物半导体层的铝的组成比。
[0042]本发明的另一实施例的氮化物半导体元件的制造方法的特征在于，在第二步骤中，形成铝的组成比为5%以上且小于25%，其高度为3nm以上且15nm以下的第二氮化物半导体层；在第四步骤中，形成铝的组成比为15%以上且100%以下，其高度为5nm以上且30nm以下的第三氮化物半导体层。
[0043]本发明的另一实施例的氮化物半导体元件的制造方法的特征在于，在第三步骤中，形成具有第一凹槽图案层和用于形成第二沟槽的第二凹槽图案层的绝缘膜。
[0044]本发明的另一实施例的氮化物半导体元件的制造方法的特征在于，在第七步骤中，形成凹槽-漏极肖特基电极的同时在第二沟槽形成凹槽栅电极。
[0045]本发明的另一实施例的氮化物半导体元件的制造方法的特征在于，还包括在第四步骤之前，在第二沟槽通过第二氮化物半导体层的外延生长而形成P型半导体栅极的步骤，在此，在第七步骤中，将绝缘膜用作为掩膜而形成凹槽-漏极肖特基电极的同时，在第二沟槽区域形成凹槽栅电极。
[0046]本发明的另一实施例的氮化物半导体元件的制造方法的特征在于，在第七步骤中，在形成凹槽栅电极时，在P型半导体栅极上形成栅电极。
[0047]本发明的另一实施例的氮化物半导体元件的制造方法的特征在于，在形成栅电极之前在P型半导体栅极上形成栅极绝缘膜。
[0048]本发明的另一实施例的氮化物半导体元件的制造方法的特征在于，在第七步骤中，利用通过杂质注入而具有5 X 11Vcm3至5 X 11Vcm3的空穴浓度并且厚度为1nm以上且80nm以下的GaN、AlGaN、或i_AlGaN半导体来形成P型半导体栅极。
[0049]本发明的另一实施例的氮化物半导体元件的制造方法的特征在于，还包括形成钝化层的步骤，该钝化层覆盖暴露于源电极、栅电极以及凹槽-漏极肖特基电极之间的第二氮化物半导体层。
[0050]本发明的氮化物半导体元件的特征在于包括:第一氮化物半导体层，具有第一能带隙；第二氮化物半导体层，布置于第一氮化物半导体层上，且具有与第一能带隙不同的第二能带隙的第二氮化物半导体层；第三氮化物半导体层，布置于第二氮化物半导体层上，且具备第一沟槽；源电极和漏电极，形成于第三氮化物半导体层上；栅电极，形成于第二氮化物半导体层，且布置于源电极与漏电极之间；凹槽-漏极肖特基电极，形成于第二氮化物半导体和第三氮化物半导体层，以与暴露于第一沟槽的底面的第二氮化物半导体层相接且与漏电极相接。
[0051]本发明的实施例的氮化物半导体元件的特征在于，第二氮化物半导体层以在栅电极没有被偏压的状态下不会根据第一氮化物半导体层和第二氮化物半导体层的接合而形成二维电子气通道的高度形成；第三氮化物半导体层以在栅电极没有被偏压的状态下根据第一氮化物半导体层、第二氮化物半导体层以及第三氮化物半导体层的接合而形成二维电子气通道的高度形成。
[0052]本发明的另一实施例的氮化物半导体元件的特征在于，第二氮化物半导体层具有大于第一能带隙的第二能带隙，第三氮化物半导体层具有大于第一能带隙的第三能带隙。
[0053]本发明的另一实施例的氮化物半导体元件的特征在于，第三氮化物半导体层具有与第二能带隙相同的第三能带隙，第三氮化物半导体层厚度厚于第二氮化物半导体层的厚度。
[0054]本发明的另一实施例的氮化物半导体元件的特征在于，第三氮化物半导体层具有大于第二能带隙的第三能带隙。
[0055]本发明的另一实施例的氮化物半导体元件的特征在于，第一氮化物半导体层包含GaN,第二氮化物半导体层和第三氮化物半导体层包含AlxGai_xN，在此，第三氮化物半导体层的铝(Al)的组成比大于第二氮化物半导体层的铝的组成比。
[0056]本发明的另一实施例的氮化物半导体元件的特征在于，第二氮化物半导体层的铝的组成比为5%以上且小于25%，其高度为3nm以上且15nm以下，第三氮化物半导体层的铝的组成比为15%以上且100%以下，其高度为5nm以上且30nm以下。
[0057]本发明的另一实施例的氮化物半导体元件的特征在于，栅电极是通过具备于第三氮化物半导体层的第二沟槽而朝第二氮化物半导体层内部延伸预定长度的凹槽栅电极。
[0058]本发明的另一实施例的氮化物半导体元件的特征在于，凹槽栅电极具备:P型半导体栅极，插入于第二沟槽且与第二氮化物半导体层相接；栅电极，布置于P型半导体栅极上。
[0059]本发明的另一实施例的氮化物半导体元件的特征在于，凹槽栅电极具备布置于P型半导体栅极及栅电极之间的栅极绝缘膜或绝缘屏蔽层、
[0060]本发明的另一实施例的氮化物半导体元件的特征在于，P型半导体栅极由通过杂质注入而具有5 X 1lfVcm3至5 X 11Vcm3的空穴浓度并且具有厚度为1nm以上且80nm以下的GaN、AlGaN、或i_AlGaN半导体来形成。
[0061]本发明的另一实施例的氮化物半导体元件的特征在于，还包括钝化层，该钝化层覆盖暴露于源电极、栅电极以及凹槽-漏极肖特基电极之间的第二氮化物半导体层。
[0062]本发明的单向异质结晶体管(S卩，氮化物半导体)及其制造方法提供如下的效果:通过采用肖特基电极和欧姆接触的漏电极结合的凹槽-漏极肖特基电极结构来控制肖特基势垒和二维电子气区域，从而最小化反方向的漏电流，与此同时获得正方向上的较低的阈值电压。
[0063]本发明的实施例的单向异质结晶体管(S卩，氮化物半导体)及其制造方法提供如下的效果:具有正方向的较低的阈值电压和较低的反向漏电流的特性，从而减小晶体管的开关损失，据此在单向开关元件所要求的电力变换电路以及高频电力放大电路等的应用领域中提闻电路的电力效率。[0064]根据本发明的氮化物半导体元件的制造方法提供如下效果:利用再生长方法形成混合结漏极，因而可以批量生产能够稳定地阻断源极-漏极之间的反向电流的氮化物半导体元件。
[0065]并且，本发明实施例的氮化物半导体元件的制造方法提供如下效果:利用再生长方法形成凹槽混合结漏极，因而能够以低成本且高收率制造出能够稳定地阻断源极-漏极之间的反向电流的同时具有常关特性的氮化物半导体元件。
[0066]并且，本发明实施例的氮化物半导体元件提供如下效果:由于具备利用再生长方法形成的凹槽混合结漏极，因而属于相对低价且高性能的电子元件，且能够稳定地表现常关特性和反向电流阻断特性。
【专利附图】

【附图说明】
[0067]图1为现有的氮化物类半导体元件的剖面图。
[0068]图2为本发明的单向异质结晶体管的平面图。
[0069]图3为基于图2的II1-1II线的单向异质结晶体管的剖面图。
[0070]图4为示出本发明的单向异质结晶体管的等价电路的图。 [0071]图5a至图5d为针对本发明的单向异质结晶体管的制造方法的概略的工序图。
[0072]图6为本发明的一实施例的单向异质结晶体管的剖面图。
[0073]图7为本发明的另一实施例的单向异质结晶体管的平面图。
[0074]图8为基于图7的VD1-VDI线的单向异质结晶体管的剖面图。
[0075]图9为基于图7的IX -1X线的单向异质结晶体管的剖面图。
[0076]图10为本发明的另一实施例的单向异质结晶体管的平面图。
[0077]图11为本发明的另一方面的氮化物半导体元件的剖面图。
[0078]图12为本发明的另一实施例的氮化物半导体元件的剖面图。
[0079]图13为图12的变形例的氮化物半导体元件的剖面图。
[0080]图14a至图14d为针对图12的氮化物半导体元件的制造方法的工艺顺序图。
[0081]图15为本发明的另一实施例的氮化物半导体元件的剖面图。
[0082]图16为本发明的另一实施例的氮化物半导体元件的剖面图。
[0083]图17为本发明的另一实施例的氮化物半导体元件的剖面图。
[0084]符号说明:
[0085]10、10A、10B:异质结晶体管11:基板
[0086]12:通道层13:势垒层
[0087]14:源电极15:漏电极
[0088]16:栅电极
[0089]17、17a、17b、17c:凹槽-漏极肖特基电极
[0090]18、18a、18b:凹槽区域
[0091]20:绝缘膜
【具体实施方式】
[0092]以下，参照附图来详细说明本发明的优选实施例。为了清楚且便于说明，附图中所示的线的宽度或者构成要素的大小等可能被夸张地示出。
[0093]下面将介绍的实施例是为了能够将本发明的思想充分地传递给本发明所属【技术领域】的通常的技术人员而作为示例提供的。因此，本发明并不局限于以下说明的实施例，可以具体化为其他形态。此外，在附图中，为了便于示出，构成要素的宽度、长度、厚度等有可能夸张地表现。并且，当记载为一个构成要素位于其他构成要素的“上部”或“上”时，不仅包括各部分位于其他部分的“紧上部”或“紧上方”的情形，还包括各构成要素与其他构成要素之间具有另外的构成要素的情形。
[0094]此外，在以下的实施例中，虽然对由氮化镓(GaN )类半导体构成的单向异质结晶体管进行说明，但本发明并不局限于此，可利用多种氮化物类半导体来实现。
[0095]进而，下面的实施例仅仅是本发明的权利要求书中所涉及的构成要素的示例性事项，并不是用来限定本发明的权利范围的，而且，包含于本发明的整个说明书的技术思想以及包含可作为权利要求书的构成要素的等同物而替换的构成要素的实施例可包含于本发明的权利范围。
[0096]图2为本发明的单向异质结晶体管的平面图。此外，图3为基于图2的II1-1II线的单向异质结晶体管的剖面图。
[0097]参照图2及图3，单向异质结晶体管10具备基板11、通道层12、势垒层13、源电极 14、漏电极15、栅电极16以及凹槽-漏极肖特基电极17。
[0098]基板11可以是监宝石基板、AlN基板、GaN基板、SiC基板、Si基板等生长基板，只要是能够使氮化物类半导体生长的基板，则没有特别限制。
[0099]基板11上可具备缓冲层(未图示)。缓冲层可起到核层的作用，以使通道层12在基板11上生长，且可起到缓和基板11与通道层12之间的晶格常数的不一致。
[0100]通道层12形成于基板11上，且由具有第一能带隙的第一氮化物类半导体形成。对于第一氮化物类半导体而言，没有特别限制，例如可以是无掺杂GaN、InN等的二元系；AlGaN、InGaN等的三元系；AlInGaN等的四元系氮化物半导体。并且，通道层12可被掺杂成η型杂质(供体:Donor)或p型杂质(受体:Accepter)。
[0101]势垒层13形成于通道层12上，且由具有第二能带隙的第二氮化物类半导体形成。第二能带隙是指与第一能带隙不同的能带隙。对于第二氮化物类半导体而言，没有特别限制，例如可以是无惨杂GaN、InN等的二兀系；AlGaN、InGaN等的二兀系；AlInGaN等的四兀系氮化物半导体。并且，势垒层13可被掺杂成η型或P型杂质。
[0102]并且，第二氮化物类半导体可以是相比形成通道层12的第一氮化物类半导体具有更大的能带隙的物质。例如，第一氮化物类半导体可以是无掺杂GaN，第二氮化物类半导体可以是AlGaN。在本实施例中，虽然对第二氮化物类半导体相比第一氮化物半导体具有更大的能带隙的情形进行说明，但并不是必须要局限于此的，只要是根据异质结而能够在通道层12与势鱼层13的界面形成二维电子气(Two-Dimens1nal Electron Gas) 2DEG的诱导通道的材料，第二氮化物类半导体的能带隙可以小于第一氮化物类半导体的能带隙。如此，可通过层叠用于形成至少一个通道层和至少一个势垒层的多个氮化镓类半导体层而形成由第一氮化物类半导体以及第二氮化物类半导体构成的通道层12和势垒层13。
[0103]当利用AlGaN/GaN的异质结结构时,可利用在因两个物质的传导带(Conduct1nBands)之间的较大的差异(不连续性)而产生的势讲(Potential well)中的二维电子气2DEG的诱导通道，获得高电子迁移率、高击穿电压以及出色的高输出特性。
[0104]再次参照图2及图3，源电极14以及漏电极15布置在势垒层13上，且与该势垒层13欧姆接触(Ohmic Contact)。源电极14及漏电极15可利用能够与势鱼层13欧姆接触的钛(Ti)、招(Al)、金(Au)等材料形成。
[0105]栅电极16布置在源电极14与漏电极15之间。栅电极16可由能够与势垒层13肖特基接触(Schottky Contact)的Ni/Au等材料(组合金属等)形成。
[0106]栅电极16形成在势鱼层13上，以使元件工作为常开型元件(Normally-on),或者在栅电极16的下部形成凹槽结构，以使元件工作为常关型(Normally-off)。当实现为常关型时，在栅电极16的下部可形成二维电子气的诱导通道的不连续区域，栅电极16通过该不连续区域而工作为仅在正的栅极电压下使漏极-源极的电流流动。在以下的实施例中，以能够较好地表现本发明的特征的常开型元件为中心进行说明。
[0107]凹槽-漏极肖特基电极17布置在栅电极16与漏电极15之间，并且形成为与漏电极15相接且位于形成在势垒层13中的凹槽区域18。凹槽-漏极肖特基电极17形成为覆盖凹槽区域18的底面及内侧壁，且覆盖漏电极15的一侧部和上部表面。
[0108]形成于通道层的上部表面与凹槽区域的底面之间的势垒层13的厚度d可形成为约Inm至约5nm。在这种情况下,势鱼层13的厚度d相比约Inm还薄时,虽然通道被确切地耗尽，然而晶体管的正向阈值电压较高，因此与以往的肖特基漏电极进行比较时，导致体现不出使用凹槽-漏极肖特基电极17的优点，而且，当势垒层13的厚度超过约5nm时，无法用肖特基势垒充分形成耗尽区域，据此有可能在二维电子气的通道上不能顺利地形成不连续区域。
[0109]根据前述结构的凹槽-漏极肖特基电极17，在凹槽区域18的下部，于二维电子气2DEG的诱导通道形成不连续区域，从而可阻断从源电极14至漏电极15的漏电流。在此，漏电流是指在以往的异质结晶体管中源极-漏极之间施加有逆电压时通过欧姆接触于势垒层的漏电极流动的电流。
[0110]如此，在处于欧姆接触的漏电极15的下部侧附近形成凹槽区域18，并形成充填凹槽区域18的凹槽-漏极肖特基电极，从而可以防止反向的漏电流，并且与使用以往的肖特基结漏电极的异质结晶体管的情形相比，可在正向状态下降低阈值电压。即，本实施例的单向异质结晶体管10可将阈值电压减小到接近0V，同时可防止反向漏电流的产生。
[0111]根据本实施例，单向异质结晶体管10利用使电流单向流动的凹槽-漏极肖特基电极而允许从漏电极至源电极的电流流动，然而对于从源电极至漏电极的电流流动则进行阻断，因此可使电流单向流动的同时防止反向漏电流的产生。
[0112]图4表示本发明的单向异质结晶体管的等价电路。
[0113]参照图4，本实施例的单向异质结晶体管，将可利用与漏电极D结合的凹槽-漏极肖特基电极SD来防止从源电极S朝向漏电极D的反向漏电流的二极管对应于异质结晶体管。
[0114]将参照图3及图4进一步进行具体说明，由第二氮化物类半导体形成的势垒层13和由金属性材料形成的凹槽-漏极肖特基电极17的接合(Junct1n),因各个物质的功函数差异而形成肖特基势垒，且如此形成的肖特基势垒将表现出整流特性。
[0115]另外，在仅使用以往的肖特基电极的情况下，虽然能够获得整流特性，但是存在因较高的肖特基势垒而在异质结晶体管的正向通电状态下使阈值电压增加的缺点，而且，与欧姆电极(漏电极、源电极等)结合的肖特基电极虽然能够减小接通状态的阈值电压，但通过与二维电子气2DEG的通道区域接近的欧姆电极而表现出较高的漏电流。
[0116]为了克服这种现有技术的缺点，本发明将凹槽-漏极肖特基电极17与欧姆特性的漏电极15结合而形成凹槽-漏极-欧姆肖特基电极15、17，并在位于凹槽-漏极肖特基电极17的下部的二维电子气2DEG的诱导通道形成不连续区域，从而阻断反向漏电流。
[0117]S卩，在反向电压的情况下，电流因肖特基势垒而难以从源电极14朝凹槽-漏极肖特基电极17及漏电极15方向流动，在正向电压的情况下，由于将漏电极15及凹槽-漏极肖特基电极17全都利用，因而电流能顺利地流动。
[0118]如此，具有凹槽-漏极肖特基电极17和欧姆特性的漏电极15结合的结构的本发明的单向异质结晶体管10，在单向开关特性上，可表现出较低的正向阈值电压，同时在施加反向电压时也可表现出低漏电流特性。
[0119]根据本实施例，可利用凹槽-漏极肖特基电极，在异质结晶体管中防止反向漏电流，减少开关损失而提高效率，因此，可向要求较快的开关速度的电力开关元件、高频元件等应用产品提供有用的单向异质结晶体管。
[0120]图5a至图5d为针对本发明的单向异质结晶体管的制造方法的概略的工序图。
[0121 ] 首先，如图5a所示，在基板11上形成由第一能带隙的第一氮化物类半导体构成的通道层12，并在通道层12上形成由与第一能带隙不同的第二能带隙的第二氮化物类半导体构成的势垒层13。
[0122]通道层12和势垒层13可依次形成，且可具有多个氮化物类半导体层堆叠为三层以上的结构。这种通道层12和势垒层13可通过金属有机化学气相沉积(MOCVD =MetalOrganic Chemical Vapor deposit1n)、分子束夕卜延(MBE:Molecular Beam Epitaxy)、氢化物气相外延(HVPE:Hydride Vapor Phase Epitaxy)等膜形成方法来生长。
[0123]通道层12的第一氮化物类半导体和势垒层13的第二氮化物类半导体由具有互不相同的能带隙的材料中选择，以根据异质物接合而形成二维电子气2DEG。此时，当第二氮化物类半导体的第二能带隙大于第一氮化物半导体的第一能带隙时，二维电子气2DEG形成于通道层12内的两个物质的界面附近，当第二氮化物类半导体的第二能带隙小于第一氮化物类半导体的第一能带隙时，二维电子气2DEG形成于势垒层13内的两个物质的界面附近。
[0124]对于第一氮化物类半导体及第二氮化物类半导体而言，没有特别限制，例如可以由无掺杂GaN或InN等的二元系；AlGaN、InGaN等的三元系；A1 InGaN等的四元系氮化物类半导体材料形成。在以下的说明中，为了便于说明，作为第一氮化物类半导体利用无掺杂GaN且作为第二氮化物类半导体利用AlGaN的情形进行说明。
[0125]如果利用AlGaN/GaN异质结结构，则可以利用因两个物质之间的较大的传导带的不连续性而产生的二维电子气2DEG的通道，因此异质结晶体管可获得高电子迁移率、高击穿电压以及出色的高输出特性。
[0126]然后，如图5b所示，在势垒层13上形成与势垒层欧姆接触的源电极14和漏电极
15。源电极14与漏电极15相隔预定间隔而布置。源电极14和漏电极15可由诸如Ti/Al、Ti/Au等的能够与势鱼层13欧姆接触的材料形成。[0127]然后，如图5c所示，在源电极14与漏电极15之间的临近于漏电极15的部分形成凹槽区域18。凹槽区域18对应于通过对势垒层13进行蚀刻而形成的沟槽。凹槽区域18可形成为通过湿式或干式蚀刻工艺以预定深度去除势垒层13的特定区域而具备底面和内侧面的沟槽形态。凹槽区域18的深度可在势垒层13内形成至不形成二维电子气2DEG的通道的深度为止。
[0128]若调节凹槽区域18的宽度、深度等，则可调节单向异质结晶体管的阈值电压的耗尽区。即，若调节凹槽区域18的宽度(源极-漏极方向上的宽度)，则在施加有反向偏压时，耗尽区的大小得到调节。此外，若调节凹槽区域的深度，则可确定异质结晶体管的阈值电压的大小。如此，在本实施例中，凹槽区域18的宽度、形状、深度等可根据异质结晶体管的材料或结构等而任意地设计，因此不进行特别的限定。
[0129]根据本实施例，在设计异质结晶体管时，可通过调节形成于势垒层的凹槽区域的长度、宽度、深度等来自由地调节阈值电压，据此可以提高针对阈值电压特性的异质结晶体管的设计自由度。
[0130]然后，如图5d所示，在凹槽区域18形成凹槽-漏极肖特基电极17。凹槽-漏极肖特基电极17可利用物理气相沉积(PVD:Physical VaporDeposit1n)、化学气相沉积(CVD:Chemical Vapor Deposit1n)等沉积到凹槽区域18及漏电极15上。此外,根据具体实现方式，凹槽-漏极肖特基电极17可利用被图案化的氧化膜而在凹槽区域18及漏电极15上生长。
[0131]凹槽-漏极肖特基电极17利用能够与势垒层13肖特基接触的材料形成。作为用于肖特基接合的电极材料可使用N1、Pd、Au、Pt、W、Al等的单一金属或者组合有这些金属的组合金属。例如，作为组合金属可使用Ni/Au、Pd/Au、Pt/W、Ti/Au等。并且，用于肖特基接合的材料可使用Ir、Mo等的金属材料。其中,Pt因较高的金属功函数而可起到具有高击穿电压以及低栅极漏电流的作用，Mo因较高的熔点而可起到在高温下能够稳定地工作的作用。如此，凹槽-漏极肖特基电极17可通过上面所提到的多种材料的组合而形成。
[0132]栅电极16形成于源电极14与凹槽-漏极肖特基电极17之间。前述的凹槽-漏极肖特基电极17以肖特基接触的方式形成，因而与势垒层13肖特基接触的栅电极16可通过凹槽-漏极肖特基电极17的形成工艺而同时形成。栅电极16可由能够与势垒层肖特基接触的材料(Ni/Au等)形成。
[0133]如此，本实施例的单向异质结晶体管的制造工艺在不增加额外的工艺的情况下，在形成栅电极时同时形成凹槽-漏极肖特基电极，因而可以实现具有单向开关特性的异质结晶体管。并且，通过使用欧姆接触的漏电极和凹槽-漏极肖特基电极的混合漏电极，从而能够防止反向漏电流的同时降低正向阈值电压，据此具有可提高异质结晶体管的开关效率的效果。
[0134]图6为本发明的实施例的单向异质结晶体管的剖面图。
[0135]参照图6，单向异质结晶体管1A具备基板11、通道层12、势垒层13、源电极14、漏电极15、栅电极16以及凹槽-漏极肖特基电极17a。
[0136]本实施例的单向异质结晶体管10A除了凹槽-漏极肖特基电极17a的结构之外，其他结构实质上与在前面参照图2及图3进行说明的单向异质结晶体管10相同，因此为了避免重复说明，将省略对此的详细说明。[0137]凹槽-漏极肖特基电极17a具有与漏电极15的一侧面相接且插入于凹槽区域18的形态。凹槽-漏极肖特基电极17a除了因与漏电极15的接触面积变小而它们之间的阻抗稍有增加之外，实质上与图2及图3的凹槽-漏极肖特基电极17相同。
[0138]这种凹槽-漏极肖特基电极17a表示本发明的凹槽-漏极肖特基电极可根据异质结晶体管的结构或特性而具有多种结构和形态。又一示例将参照图7至图8进行说明。
[0139]图7为本发明的另一实施例的单向异质结晶体管的平面图。图8为基于图7的珊-珊线的单向异质结晶体管的剖面图。图9为基于图7的IX-1X线的单向异质结晶体管的剖面图。此外，图10为本发明的另一实施例的单向异质结晶体管的平面图。
[0140]图7的工艺平面图和图8及图9的工艺剖面图是用于说明对应于图5C的制造工艺的另一实施例的图。此外，图10的工艺平面图是用于说明对应于图5d的制造工艺的另一实施例的图。
[0141]首先，如图7所示，在本实施例的单向异质结晶体管1B的制造方法中，在势垒层13上形成源电极14和漏电极15之后形成用于形成凹槽-漏极肖特基电极的凹槽区域18a。此时，若半导体元件生长成穿透位错(Threading Dislocat1n)TD集中于通道层12及势鱼层13的特定区域，则凹槽区域18a可布置在低密度位错区域侧，以使漏电极与源电极之间的电流路径回避穿透位错集中的高密度位错区域。
[0142]为了使异质结晶体管的半导体层生长成穿透位错TD集中于通道层12及势垒层13的特定区域，本实施例如图8及图9所示，在通道层12的中间部布置被图案化的绝缘膜20，且使通道层12通过被图案化的绝缘膜20的开口部21而再生长，据此可使穿透位错TD集中于高密度位错区域。此时，如图7所示，凹槽区域18a、18b可以由沿着漏电极15的延伸方向延伸的多个沟槽分割而形成。
[0143]并且，若利用由多个沟槽形成的凹槽区域18a、18b，则如图10所示，可以使凹槽-漏极肖特基电极17a、17b由沿着形成于条纹状的漏电极15与源电极14之间的电流路径而分离的多个电极形成。
[0144]当然，本发明的凹槽-漏极肖特基电极根据具体实现方式而具有如下结构:具备分别插入到凹槽区域18a、18b的多个沟槽的多个一端部，由一个主体部连接多个一端部，且形成为相接于漏电极15的一侧部或者相接于漏电极15的一侧部和上部表面。
[0145]另外，在前述实施例中，对利用凹槽-漏极肖特基电极来实现常关型元件的单向异质结晶体管进行了说明，然而本发明并不局限于这种构成，本发明也可适用于使用以往的P-GaN、P-AlGaN等而实现常关的半导体元件。即，本发明可对常开型(Normally-on)元件使用凹槽-漏极肖特基电极而实现为常关型元件，或者实现为使用于以往的具有常关特性的半导体元件而使常关特性得到强化的新结构的半导体元件。
[0146]图11为本发明的氮化物半导体元件的剖面图。
[0147]参照图11，氮化物半导体元件1010具备第一氮化物半导体层1011、第二氮化物半导体层1012、沟槽1013a、第三氮化物半导体层1014、源电极1015、漏电极1016、栅电极1017、肖特基电极1018以及钝化层1019。
[0148]如果进一步具体说明各个构成要素的话，第一氮化物半导体层1011由具有第一能带隙的无掺杂(undoped) GaN半导体层或P型GaN半导体层形成。第一氮化物半导体层1011在GaN电子元件(晶体管等)中起到通道层的作用。此时，为了强化通道层的功能，可在第一氮化物半导体层1011上部或下部追加形成掺杂有额外的硅(Si)等物质的至少一个η型GaN层。
[0149]第二氮化物半导体层1012形成于第一氮化物半导体层1011上，且起到向第一氮化物半导体层1011提供电子的势垒层或电子供应层的作用。第二氮化物半导体层1012具有高于第一能带隙的第二能带隙。第二氮化物半导体层1012由通过与第一氮化物半导体层1011的异质接合而在第一氮化物半导体层1011的边界附近形成二维电子气2DEG通道的材料形成。第二氮化物半导体层1012可以由AlGaN半导体层等来形成。
[0150]第三氮化物半导体层1014形成于第二氮化物半导体层1012上，且起到向第一氮化物半导体层1011提供电子的电子供应层的作用。第三氮化物半导体层1014具有高于第一能带隙的第三能带隙。第三能带隙可与第二能带隙相同，但并不局限于此。
[0151]第三氮化物半导体层1014具备沟槽1013a。沟槽1013a用于在其内部空间收容凹槽-漏极肖特基电极1018。沟槽1013a形成为贯穿第三氮化物半导体层1014的形态。
[0152]在本实施例中，第三氮化物半导体层1014通过布置在第二氮化物半导体层1012上的绝缘屏蔽层等而从第二氮化物半导体层1012再生长。在此，再生长是指外延层再生长(Epitaxial regrowth)。
[0153]从第二氮化物半导体层1012再生长的第三氮化物半导体层1014可具有与第二氮化物半导体层1014相同的材料以及相同的成分的组成。第三氮化物半导体层1014可由AlGaN半导体层形成。
[0154]并且，根据具体实现方式，第三氮化物半导体层1014可通过控制再生长工艺的氛围，可以由与第二氮化物半导体层1014相同的材料(AlGaN等)形成的同时又具有不同的成分的组成。第三氮化物半导体层1014的铝的组成比可大于第二氮化物半导体层的铝的组成比。此时具有如下优点:根据基于二维电子气2DEG通道的电子迁移率的设定值，在事先固定第二氮化物半导体层1012的组成和厚度的状态下，任意地适当地选择第三氮化物半导体层1014的厚度或铝的组成比进行设计。
[0155]源电极1015和漏电极1016相隔预定间距而布置在第三氮化物半导体层1014上。源电极1015和漏电极1016由能够与第三氮化物半导体层1014低阻抗欧姆接合的材料构成。作为欧姆接触布线材料，可使用钛(Ti)、铝(Al)、金(Au)、镍(Ni)、白金(Pt)、碳化钛(TiC)等。
[0156]栅电极1017不具有凹槽栅极结构，该栅电极1017在第三氮化物半导体1014上布置于源电极1015与漏电极1016之间。栅电极1017起到根据偏压(正压等)而控制形成于栅电极1017下部的通道的通电状态的作用。
[0157]栅电极可以由具有相比第一氮化物半导体层1011和第二氮化物半导体层0112的异质结所具有的功函数(Work Funct1n)高的功函数特性的材料形成。栅电极1017由能够与第三氮化物半导体层1014肖特基接触的材料形成。栅电极1017可由Ni/Au等的组合金属形成。
[0158]凹槽-漏极肖特基电极1018布置于栅电极1017与漏电极1016之间且相接于漏电极1016，且形成为延伸至形成于第三氮化物半导体层1014的沟槽1013a的内部空间。凹槽-漏极肖特基电极1018通过沟槽1013a相接于第二氮化物半导体层1012，且形成为覆盖了漏电极1016的至少一侧面部或覆盖一侧面部和上部表面。[0159]沟槽1013下部的第二氮化物半导体层1012的厚度优选为约Inm至约5nm。如果第二氮化物半导体层1012的厚度相比约Inm还薄，则在半导体元件工作时，虽然通道被确切地耗尽，然而元件(晶体管等)的正向阈值电压较高，因此与以往的肖特基-漏电极进行比较时，导致体现不出使用凹槽-漏极肖特基电极1018的优点，而且，如果第二氮化物半导体层1012的厚度超过约5nm，则无法用肖特基势垒充分形成耗尽区域，据此有可能在二维电子气通道上不能顺利地形成不连续区域。
[0160]在第三氮化物半导体层1014和凹槽-漏极肖特基电极1018的结(Junct1n)结构中，因各物质的功函数差异而形成肖特基势垒，这样形成的肖特基势垒表现出整流特性。在本说明书中，凹槽式混合结漏极指前述的漏电极1016和凹槽-漏极肖特基电极1018的组合。
[0161]如果利用前述的凹槽式混合结漏极，则半导体元件被施加反向电压时，电流因肖特基势垒而难以从源电极1015朝凹槽-漏极肖特基电极1018及漏电极1016方向流动，而被施加正向电压时，由于将漏电极1016和凹槽-漏极肖特基电极1018全都利用，因而电流能顺利地流动。
[0162]即，具有凹槽-漏极肖特基电极1018和漏电极1016结合的凹槽式混合结漏极结构的本发明的半导体元件1010在单向开关特性上可表现出较低的正向阈值电压，同时在施加反向电压时也可表现出低漏电流特性。并且，半导体元件1010可利用凹槽式混合结漏极结构来防止反向漏电流，并减少开关损失而提高效率，因此，可在要求较快的开关速度的电力开关元件、高频元件等应用产品中可使用为有用的单向异质结晶体管等。
[0163]钝化层1019用于保护下部的半导体基板，其被布置为使源电极1015、栅电极1017以及凹槽-漏极肖特基电极1018暴露的同时，覆盖暴露于半导体基板的第三氮化物半导体层1014。钝化层1019可由氧化铝(A1203)、氮化铝(A1N)、氧化硅(Si02)、氮化硅(SixNy)等材料形成。
[0164]根据本实施例，不使用蚀刻工艺而是通过再生长方法将凹槽-漏极肖特基电极1018下端的第二氮化物半导体层1012的厚度在具有优异的再现性的情况下稳定地控制为数nm级别。
[0165]并且，在仅使用以往的肖特基-漏极电极的情况下，虽然能够获得整流特性，但是存在因较高的肖特基势垒而在异质结晶体管的正向通电状态下使阈值电压增加的缺点，而且，与欧姆电极(漏电极、源电极等)结合的肖特基电极虽然能够减小接通状态的阈值电压，但通过与二维电子气2DEG的通道区域临近的欧姆电极而表现出较高的漏电流。但是，本发明将凹槽-漏极肖特基电极1018与欧姆特性的漏电极1016结合而形成凹槽式混合结漏极，并在位于凹槽-漏极肖特基电极1018的下部的二维电子气2DEG通道稳定地形成不连续区域，从而可实现能够批量生产的常关型半导体元件。
[0166]图12为本发明的实施例的氮化物半导体元件的剖面图。此外，图13为图12的变形例的氮化物半导体元件的剖面图。
[0167]参照图12，氮化物半导体元件1lOa具备第一氮化物半导体层1011、第二氮化物半导体层1012、第一沟槽1013a、第二沟槽1013b、第三氮化物半导体层1014、源电极1015、漏电极1016、凹槽栅电极1017a、凹槽-漏极肖特基电极1018以及钝化层1019。
[0168]本实施例的氮化物半导体元件1lOa除了在第二沟槽1013b上形成凹槽栅电极1017a之外，实质上与前述参照图2说明的氮化物半导体元件1010相同。因此，为了避免重复说明，将省略对本实施例的氮化物半导体元件1lOa的各构成要素的详细说明。
[0169]第二沟槽1013b被布置为在栅极区贯穿第三氮化物半导体层1014而使第二氮化物半导体层1012暴露的形态。第二沟槽1013b除了长方形形状之外，可以形成圆弧形状或倒梯形形状。
[0170]凹槽栅电极1017a用于在形成异质结晶体管的氮化物半导体元件中使形成于异质结的界面附近的二维电子气2DEG通道形成不连续区域，以赋予常关特性。
[0171]尤其，在本实施例的半导体元件1lOa中，通过使生长于第一氮化物半导体层1011的第二氮化物半导体层1012再生长而形成具备第一沟槽1013a及第二沟槽1013b的第三氮化物半导体层1014，因而可以使第一沟槽1013a下部的第二氮化物半导体层1012的第一厚度(约Inm至约5nm)和第二沟槽1013b下部的第二氮化物半导体层1012的第二厚度稳定地再现成所期望的厚度，据此可以大幅提高具有单向通电特性及双重结构的常关特性的高迁移率异质结半导体元件的批量生产性。
[0172]根据本实施例，通过在凹槽栅电极1017a下部的二维电子气2DEG的通道形成不连续区域，从而实现常关特性。
[0173]S卩，与现有的情形进行比较而进一步具体说明的话，在现有的异质结晶体管中，为了形成栅极凹槽结构，将会对势垒层(对应于第二氮化物半导体层和第三氮化物半导体层的组合)的一部分(对应于第三氮化物半导体层)进行蚀刻，在此，将凹槽栅电极下部的势垒层的厚度形成为较薄时，使得由凹槽栅电极下部的势鱼层引起的压电极化(PiezoelectricPolarizat1n)变弱，从而在凹槽栅电极没有被施加偏压的断开状态下，在二维电子气2DEG的通道形成不连续区域。但是，前述的现有的异质结晶体管的制造方法中，为了实现常关特性，需要将凹槽栅电极下部的势垒层去除，而仅留下数nm的厚度，此时，异质结的边界面通常并非均匀的高度，因此在蚀刻工序中将凹槽栅电极下部的势垒层的厚度控制为均匀是极其困难的。并且，由于在进行蚀刻工序时由在势垒层发生的蚀刻损伤导致电子迁移率降低的问题。与此相反，在本实施例中，通过再生长而形成起到通道层的作用的数纳米厚的第二氮化物半导体层1012和在第二氮化物半导体层1012上起到势垒层的作用的第三氮化物半导体层1014，从而能够解决前述的现有技术的问题，且能够实现具有批量生产性且可靠性的常关特性的半导体元件。
[0174]另外，前述的第二厚度可形成为不同于第一厚度而比第一厚度更厚。例如，如图13所示，第三氮化物半导体层可分成两个步骤再生长。进一步具体说明的话，通过预定绝缘膜的光刻(Photolithography)和蚀刻工艺以预定厚度第一次再生长出将位于第二沟槽1013b下部的第三氮化物半导体层1014a部分之后，在用于设置第一沟槽1013a和第二沟槽1013b的位置上形成凹槽图案层，将凹槽图案层用作掩膜而第二次再生长出第三氮化物半导体层1014。此时，凹槽栅电极1017a可由与凹槽-漏极肖特基电极1018的材料不同的材料形成，此时，为了实现依赖于凹槽栅电极1017a的常关特性，凹槽栅电极1017a下部的第三氮化物半导体层的第二厚度可被控制为适宜的任意厚度。
[0175]图14a至图14d为针对图12的半导体元件的制造方法的工艺顺序图。
[0176]首先，如图14a所示，在基板上形成具有第一能带系的第一氮化物半导体层1011。第一氮化物半导体层1011可利用有机化学气相沉积(Metal OrganicChemical VaporDeposit1n)设备等膜生长设备,在蓝宝石基板上生长成厚度为数μπι的无掺杂(undoped)GaN半导体层。此时,在无掺杂GaN半导体层上，η型GaN层可以以从数nm至数百nm左右的通道GaN层插入。
[0177]用于使第一氮化物半导体层1011生长的生长基板除了蓝宝石基板之外，可使用Si基板、SiC基板、AlN基板、GaN基板等。另外，根据具体实现方式，第一氮化物半导体层1011可在生长基板上生长出厚度为数十nm的GaN缓冲层之后，从GaN缓冲层上生长出来。
[0178]然后，在第一氮化物半导体1011上形成具有高于第一能带系的第二能带系的第二氮化物半导体层1012。第二氮化物半导体层1012可生长成能够向第一氮化物半导体层1011供应电子的AlGaN半导体层。
[0179]本实施例中，为了稳定地实现依赖于后述的凹槽-漏极肖特基电极1018的常关特性，第二氮化物半导体层1012形成为预设的厚度。第二氮化物半导体层1012的厚度tl考虑到适当的阈值电压以及常关特性，优选为约Inm至约5nm。
[0180]当第一氮化物半导体层1011和第二氮化物半导体层1012在预定的生长基板上通过连续膜生长工艺而生长成预设的厚度时，生长基板可通过激光剥离技术(Laser liftoff)等基板去除方法被去除。
[0181]然后，如图14b所示，第二氮化物半导体层1012上形成氧化膜或氮化膜，对其利用光刻(Photolithography)以及蚀刻工艺进行图案化,从而形成第一凹槽图案层1030a和第二凹槽图案层1030b。
[0182]然后，如图14c所示，将第一凹槽图案层1030a及第二凹槽图案层1030b用作掩膜而对第二氮化物半导体层1012进行再生长，通过再生长而在第二氮化物半导体层1012上形成具有第一沟槽1013a及第二沟槽1013b的第三氮化物半导体层1014。
[0183]第三氮化物半导体层1014可生长成能够向第一氮化物半导体层1011供应电子的AlGaN半导体层。此时，AlGaN半导体层之间或其上部侧或下部侧可额外地生长A1N、InAlGaN等另外的半导体层。
[0184]并且，第三氮化物半导体层1014是将以预定图案形态覆盖第二氮化物半导体层1012的第一凹槽图案层1030a及第二凹槽图案层1030b使用为掩膜而再生长的半导体层。因此，第一沟槽1013a及第二沟槽1013b形成为贯穿第三氮化物半导体层1014。
[0185]第三氮化物半导体层1014的厚度t2以能够形成稳定的AlGaN/GaN异质结结构的厚度形成。即，由于第二氮化物半导体层1012的厚度较薄，因而仅凭第一氮化物半导体层1011和第二氮化物半导体层1012的异质结，不能在其界面顺利地形成二维电子气2DEG通道。因此，第三氮化物半导体层1014的厚度t2优选为具有通过AlGaN/GaN异质结结构能够稳定地形成二维电子气2DEG通道的大小。
[0186]第三氮化物半导体层1014的厚度t2可根据第三氮化物半导体层1014的组成(例如，铝的组成比等)而适宜地调节。考虑到工艺控制的难易性和半导体层的厚度应力，第三氮化物半导体层1014的铝的组成比优选为约5%至约25%。
[0187]如果利用AlGaN/GaN异质结结构，则可以利用因两个物质之间的较大的传导带的不连续性而产生的二维电子气2DEG的通道，因此异质结晶体管等的半导体元件可获得高电子迁移率、高击穿电压以及出色的高输出特性。
[0188]然后，如图14d所示，在第三氮化物半导体层1014上形成源电极1015和漏电极1016。源电极1015和漏电极1016可通过涂布于第三氮化物半导体层1014、第一凹槽图案层1030a以及第二凹槽图案层1030b上的光刻胶的光刻以及蚀刻工艺而分别形成于源极区和漏极区。
[0189]凹槽栅电极1017a与源电极1015相隔数μπι (例如，5 μ m)以下的间距而形成，且在不受栅极-源极击穿电压的影响的范围内，可最大限度地缩小间距。
[0190]源电极1015和漏电极1016由与第三氮化物半导体层1014欧姆接触的材料形成。例如，作为电极材料可使用T1、Al、Pd、Au、W或这些物质的组合。
[0191]然后，在第二沟槽1013b上形成凹槽栅电极1017a，在第一沟槽1013a上形成凹槽-漏极肖特基电极1018。
[0192]凹槽栅电极1017a和凹槽-漏极肖特基电极1018可通过如下方式形成:去除之前工序中所留下的光刻胶和第一凹槽图案层1030a及第二凹槽图案层1030b，在半导体基板上再次涂布光刻胶之后，通过光刻胶的光刻以及蚀刻工艺而在半导体基板上暴露出第一沟槽1013a及第二沟槽1013b等之后，沉积肖特基接合材料。
[0193]凹槽栅电极1017a和凹槽-漏极肖特基电极1018可由能够与第三氮化物半导体层1014肖特基接合的材料形成。作为用于肖特基接合的电极材料可使用N1、Au、Al、Ti等单一金属或由该金属组合的组合金属。作为组合金属可使用Ni/Au、Al/Ti等。并且，用于肖特基接合的材料还可以有Pt、Mo、Ir等金属材料。其中，Pt因较高的金属功函数而可起到具有高击穿电压以及低栅极漏电流的作用，Mo因较高的熔点而可起到在高温下能够稳定地工作的作用。
[0194]然后，形成覆盖第三氮化物半导体层1014且使源电极1015、漏电极1016、凹槽栅电极1017a暴露的钝化层1019。钝化层1019用于保护下部的半导体基板，其可由氧化铝、氮化铝、氧化硅、氮化硅等来形成。
[0195]前述的氮化物半导体层或电极层除了金属有机化学气相沉积(MOCVD)设备之夕卜，可通过分子束外延(MBE:Molecular Beam Epitaxy)、氢化物气相外延(HVPE:HydrideVapor Phase Epitaxy)等成膜设备来形成。
[0196]根据本实施例，能够批量生产常关型GaN电子元件。而且，可批量地制造具备具有高击穿电压、较低的导通(On)阻抗和较高的导通电流密度特性的双重常关结构的单向通电GaN电子兀件。
[0197]图15为本发明的另一实施例的氮化物半导体元件的剖面图。
[0198]参照图15，氮化物半导体元件1lOb具备第一氮化物半导体层1011、第二氮化物半导体层1012、第一沟槽1013a、第二沟槽1013b、第三氮化物半导体层1014、源电极1015、漏电极1016、凹槽栅电极1017a、凹槽-漏极肖特基电极1018、钝化层1019以及绝缘屏蔽层1020。
[0199]本实施例的半导体元件1lOb除了绝缘屏蔽层1020之外，实质上与前述的参照图12说明的半导体元件1lOa相同，因此为了避免重复说明，省略对于相同或类似的构成要素的详细说明。
[0200]绝缘屏蔽层1020形成为覆盖暴露于源电极1015与凹槽-漏极肖特基电极1018之间的第三氮化物半导体1014、第二沟槽1013b、通过第二沟槽1013b暴露的第二氮化物半导体层1012。绝缘屏蔽层1020阻断凹槽栅电极1017a的泄漏，从而防止元件的可靠性降低。[0201]绝缘遮蔽层1020可根据半导体元件1lOb的预设阈值电压和绝缘屏蔽层的材料的种类而以适宜的厚度形成。例如，绝缘屏蔽层1020可通过如下工序形成:形成源电极1015和漏电极1016，并在第一沟槽1013a和漏电极1016上形成凹槽-漏极肖特基电极1018之后，在设置有光刻胶等掩膜的半导体基板上涂布或沉积绝缘材料。
[0202]绝缘遮蔽层1020可由包含氧化硅(S12等)的氧化膜或者包含氮化硅(SiNx等)的氮化膜或者具有比氧化硅更大的介电常数(high-k)的物质或者Si3N4、Hf02等来形成。
[0203]根据本实施例，在欧姆接触漏电极1016的下部侧附近通过从第二氮化物半导体层1012再生长出被图案化的第三氮化物半导体层1014而形成第一沟槽1013a及第二沟槽1013b，并在第一沟槽1013a的内部空间布置凹槽-漏极肖特基电极1018的同时，在较薄地形成有绝缘屏蔽层1020的第二沟槽1013b的内部空间形成凹槽栅电极1017a，从而在第一沟槽1013a的下部的二维电子气2DEG通道形成不连续区域，由此可实现常关型半导体元件的批量生产，而且在正向偏压条件下，能够将半导体元件(1010b或10A、10)的阈值电压降低至远比以往的使用肖特基结漏电极的异质结晶体管的阈值电压(约1.2V至1.4V)低的OV左右(约0.4V以下)。并且，可防止常关型氮化物半导体元件的栅极泄露，且可阻断从源电极1015至漏电极1016的漏电流而提高元件性能。在此，漏电流是指在以往的异质结晶体管中源极-漏极之间被施加逆电压时通过欧姆接触于势垒层(第三氮化物半导体层)的漏电极流动的电流。
[0204]图16为本发明的另一实施例的氮化物半导体元件的剖面图。
[0205]参照图16，氮化物半导体元件1lOc具备第一氮化物半导体层1011、第二氮化物半导体层1012、第一沟槽1013a、第二沟槽1013b、第三氮化物半导体层1014、源电极1015、漏电极1016、凹槽栅电极1017、凹槽-漏极肖特基电极1018、钝化层1019、绝缘屏蔽层1020以及P型半导体栅极1021。
[0206]本实施例的半导体元件1lOc除了形成于栅电极1017的下部的P型半导体栅极1021之外，实质上与前述的参照图15说明的半导体元件1lOb相同，因此为了避免重复说明，省略对于相同或类似的构成要素的详细说明。
[0207]P型半导体栅极1021布置于源电极1015和漏电极1014之间的栅极区。P型半导体栅极1021起到使由第一氮化物半导体层1011和第二氮化物半导体层1012的异质接合形成的费米能级(Fermi level)重新排列(realignment)的作用。
[0208]根据P型半导体栅极1021的作用，原来存在于起到通道层作用的第一氮化物半导体层1011和起到势垒层作用的第二氮化物半导体层1012的界面附近的价带的势阱将移动而位于费米能级之上，据此可生成在2DEG通道中不形成二维电子气的不连续区域。
[0209]P型半导体栅极1021在第二氮化物半导体层1012上外延生长，其可由涂布有B、As、P、Mg或这些物质的组合等的掺杂物的氮化物半导体层形成。
[0210]前述的P型半导体栅极1021可由通过杂质注入而具有5X 1016/cm3至5X 1018/cm3的空穴浓度的GaN或AlGaN半导体、或1-AlGaN半导体构成。并且，根据具体实现方式，P型半导体栅极1021可由无掺杂GaN、InN等的二元系；AlGaN、InGaN等的三元系；AlInGaN等的四元系氮化物半导体形成。
[0211]在形成P型半导体栅极1021时，以高浓度掺杂镁(Mg)时，P型半导体栅极1021的最大厚度可达到约lOOnm。另外，P型半导体栅极1021可由Ala25Gaa75N形成，此时，其厚度优选为小于约10nm。如果P型半导体栅极1021的组成超出前述范围，则氮化物半导体元件1lOc将表现出常开(Normally On)特性来代替常关特性。
[0212]本实施例的半导体元件1lOc在不使用蚀刻工艺的情况下形成凹槽栅电极和凹槽-漏极肖特基电极，因而能够解决利用蚀刻工艺的以往的栅极凹槽结构中存在的问题，而且可以通过凹槽-漏极肖特基电极和P型半导体栅极来稳定地控制在二维电子气2DEG通道中几乎不形成二维电子气的不连续区域，据此可表现出高可靠性且批量生产性优异的常关特性。
[0213]图17为本发明的另一实施例的氮化物半导体元件的剖面图。
[0214]参照图17，氮化物半导体元件1lOd为金属绝缘体半导体(MIS =MetalInsulator Semiconductor)-异质结场效应晶体管(HFET:Heterojunct1n Field EffectTransistor)结构的氮化物电子元件,其具备第一氮化物半导体层1011、第二氮化物半导体层1012、第一沟槽1013a、第二沟槽1013b、第三氮化物半导体层1014、源电极1015、漏电极1016、凹槽栅电极1017、凹槽-漏极肖特基电极1018、钝化层1019、绝缘屏蔽层1020以及P型GaN栅极1021。
[0215]氮化物半导体元件1lOd形成为，在第二氮化物半导体层1012上将栅电极1017下部的P型半导体栅极1021和第一凹槽图案层使用为掩膜而再生长出第三氮化物半导体层1014，从而在不进行蚀刻工艺的情况下，在栅极控制区域形成P型半导体栅极1021，在漏极区形成凹槽-漏极肖特基电极1018。
[0216]本实施例的氮化物半导体元件1lOd除了具有栅极绝缘膜1020a的绝缘屏蔽层1020之外，实质上与前述的 参照图16说明的半导体元件1010c相同，因此为了避免重复说明，省略对于相同或类似的构成要素的详细说明。
[0217]绝缘屏蔽层1020可通过如下方式形成:在通过图14a至图14d的制造方法制造的氮化物半导体元件中，在形成源电极1015和漏电极1016之后，不去除位于P型半导体栅极1021和第三氮化物半导体层1014上部的绝缘膜。
[0218]与图12或图16的氮化物半导体层不同地，根据图17的实施例具有如下优点--位于栅电极1017和第一氮化物半导体1011之间，且由于栅极绝缘膜1020a而表现出较高的阈值电压特性和较低的栅极泄露特性，并且能够省略绝缘屏蔽层去除工序，从而使得制造工艺变得简单。
[0219]并且，根据本实施例，使与作为通道层的第一氮化物半导体层1011异质接合的第二氮化物半导体层1012生长为较薄，将在第二氮化物半导体层1012上形成为具有预定图案的P型半导体栅极1021或凹槽图案层使用为掩膜而在第二氮化物半导体层1012上再生长出第三氮化物半导体层1014，从而可提供能够防止蚀刻工艺中产生的问题且能够实现优异的常关特性，同时具有优异的批量生产性的氮化物半导体元件。
[0220]另外，在前述的实施例中，以半导体元件为场效应晶体管的情形为中性进行了说明，然而本发明并不局限于这样的构成，可具体实现为利用本实施例的半导体元件的电子兀件(Electronic device)、光学电子(Optoelectronic)、机电(Electromechanical)兀件
坐寸ο
[0221]本发明如在上面说明的那样举出优选实施例进行了图示和说明，但并不局限于前述的实施例，本发明所属的【技术领域】中具有通常的指示的技术人员在不脱离本发明的思想的范围的情况下可进行多种变更、置换、修改，而这种变更、置换、修改等应看作是属于本发明的权利要求书记载的范围。
【权利要求】
1.一种氮化物半导体元件，其特征在于包括: 通道层，由具有第一能带隙的第一氮化物类半导体形成； 势垒层，由具有与第一能带隙不同的第二能带隙的第二氮化物类半导体形成； 凹槽，形成于所述势垒层； 漏电极，在所述势垒层的一侧布置于所述势垒层上；以及 凹槽-漏极肖特基电极，布置于所述凹槽，且与所述漏电极相接。
2.如权利要求1所述的氮化物半导体元件，其特征在于还包括: 源电极，在所述势垒层的另一侧布置于所述势垒层上； 栅电极，布置于所述源电极与所述凹槽-漏极肖特基电极之间。
3.如权利要求2所述的氮化物半导体元件，其特征在于，所述凹槽-漏极肖特基电极阻断形成于所述通道层与所述势垒层的界面的二维电子气从所述源电极朝所述漏电极流动。
4.如权利要求2所述的氮化物半导体元件，其特征在于，所述凹槽-漏极肖特基电极允许从所述漏电极朝所述源电极的单向电流的流动，且在所述源电极与所述漏电极之间形成肖特基势垒而阻断从所述源电极流向所述漏电极的电流。
5.如权利要求1所述的氮化物半导体元件，其特征在于，所述凹槽-漏极肖特基电极具备插入于沿着所述漏电极的延伸方向延伸的沟槽形状的凹槽区域的一端部。
6.如权利要求5所述的氮化物半导体元件，其特征在于，所述一端部在所述漏电极的延伸方向上分割为多个而形成。
7.如权利要求1所述的氮化物半导体元件，其特征在于，所述势垒层由能够在与所述通道层的界面形成二维电子气的诱导通道的材料构成。
8.一种氮化物半导体元件的制造方法，其特征在于包括: 第一步骤，形成具有第一能带隙的第一氮化物类半导体的通道层以及具有与所述第一能带隙不同的第二能带隙的第二氮化物类半导体的势垒层； 第二步骤，在所述势垒层上形成源电极和漏电极； 第三步骤，临近于所述漏电极而在所述势垒层形成凹槽区域； 第四步骤，在所述凹槽区域形成凹槽-漏极肖特基电极。
9.如权利要求8所述的氮化物半导体元件的制造方法，其特征在于还包括在所述势垒层上形成栅电极的第五步骤。
10.如权利要求8所述的氮化物半导体元件的制造方法，其特征在于，在所述第一步骤中，利用能够在与所述通道层的界面形成二维电子气的诱导通道的材料形成所述势垒层。
11.一种氮化物半导体元件的制造方法，其特征在于包括: 第一步骤，形成具有第一能带隙的第一氮化物半导体层； 第二步骤，在所述第一氮化物半导体层上形成具有第二能带隙的第二氮化物半导体层； 第三步骤，在所述第二氮化物半导体层上形成具有用于形成第一沟槽的第一凹槽图案层的预设图案的绝缘膜； 第四步骤，以高度小于或等于所述绝缘膜的高度的方式，在所述第二氮化物半导体层上形成再生长的第三氮化物半导体层； 第五步骤，在所述第三氮化物半导体层上形成源电极和漏电极；第六步骤，去除所述绝缘膜； 第七步骤，在所述第二氮化物半导体层上的栅极区形成栅电极，并且形成所述凹槽-漏极肖特基电极，该凹槽-漏极肖特基电极形成为与所述漏电极相接且与暴露于所述第一沟槽的底面的第二氮化物半导体层相接。
12.如权利要求11所述的氮化物半导体元件的制造方法，其特征在于， 在所述第二步骤中，以在所述栅电极没有被偏压的状态下不会因所述第一氮化物半导体层和所述第二氮化物半导体层的接合而形成二维电子气通道的高度形成所述第二氮化物半导体层， 在所述第四步骤中，以在所述栅电极没有被偏压的状态下会因所述第一氮化物半导体层、所述第二氮化物半导体层以及所述第三氮化物半导体层的接合而形成所述二维电子气通道的高度形成所述第三氮化物半导体层。
13.如权利要求12所述的氮化物半导体元件的制造方法，其特征在于， 在所述第二步骤中，形成具有大于所述第一能带隙的所述第二能带隙的所述第二氮化物半导体层， 在所述第四步骤中，形成具有大于所述第一能带隙的所述第三能带隙的所述第三氮化物半导体层。
14.如权利要求13所述的氮化物半导体元件的制造方法，其特征在于， 在所述第四步骤中，使所述第三氮化物半导体层的厚度形成为相比所述第二氮化物半导体层的厚度厚， 所述第三氮化物半导体层具有与所述第二能带隙相同的所述第三能带隙。
15.如权利要求13所述的氮化物半导体元件的制造方法，其特征在于，在所述第四步骤中，形成具有大于所述第二能带隙的所述第三能带隙的所述第三氮化物半导体层。
16.如权利要求11所述的氮化物半导体元件的制造方法，其特征在于，在所述第三步骤中，形成具有所述第一凹槽图案层和用于形成第二沟槽的第二凹槽图案层的所述绝缘膜。
17.如权利要求16所述的氮化物半导体元件的制造方法，其特征在于， 还包括在所述第四步骤之前，在所述第二沟槽通过所述第二氮化物半导体层的外延生长而形成P型半导体栅极的步骤， 在所述第七步骤中，将所述绝缘膜用作为掩膜而形成所述凹槽-漏极肖特基电极的同时，在所述第二沟槽区域形成所述凹槽栅电极。
18.一种氮化物半导体元件，其特征在于包括: 第一氮化物半导体层，具有第一能带隙； 第二氮化物半导体层，布置于所述第一氮化物半导体层上，且具有与所述第一能带隙不同的第二能带隙； 第三氮化物半导体层，布置于所述第二氮化物半导体层上，且具备第一沟槽； 源电极和漏电极，形成于所述第三氮化物半导体层上； 栅电极，形成于所述第二氮化物半导体层上，且布置于所述源电极与所述漏电极之间； 凹槽-漏极肖特基电极，以与暴露于所述第一沟槽的底面的所述第二氮化物半导体层相接且与所述漏电极相接的方式形成于所述第二氮化物半导体层和所述第三氮化物半导体层上。
19.如权利要求18所述的氮化物半导体元件，其特征在于， 所述第二氮化物半导体层以在所述栅电极没有被偏压的状态下不会因所述第一氮化物半导体层和所述第二氮化物半导体层的接合而形成二维电子气通道的高度形成， 所述第三氮化物半导体层以在所述栅电极没有被偏压的状态下会因所述第一氮化物半导体层、所述第二氮化物半导体层以及所述第三氮化物半导体层的接合而形成所述二维电子气通道的高度形成。
20.如权利要求19所述的氮化物半导体元件，其特征在于， 所述第二氮化物半导体层具有大于所述第一能带隙的所述第二能带隙， 所述第三氮化物半导体层具有大于所述第一能带隙的所述第三能带隙。
21.如权利要求20所述的氮化物半导体元件，其特征在于，所述第三氮化物半导体层具有与所述第二能带隙相同的所述第三能带隙，所述第三氮化物半导体层的厚度厚于所述第二氮化物半导体层的厚度。
22.如权利要求20所述的氮化物半导体元件，其特征在于，所述第三氮化物半导体层具有大于所述第二能带隙的所述第三能带隙。
23.如权利要求18 所述的氮化物半导体元件，其特征在于，所述栅电极是通过所述第三氮化物半导体层上所具有的第二沟槽而朝所述第二氮化物半导体层内部延伸预定长度的凹槽栅电极。
24.如权利要求23所述的氮化物半导体元件，其特征在于，所述凹槽栅电极具备:P型半导体栅极，其插入于所述第二沟槽且与所述第二氮化物半导体层相接；栅电极，布置于所述P型半导体栅极上。
【文档编号】H01L21/335GK104037212SQ201410079081
【公开日】2014年9月10日 申请日期:2014年3月5日 优先权日:2013年3月5日
【发明者】郭俊植, 郑暎都, 车昊映, 朴奉烈, 李在吉, 李宽铉 申请人:首尔半导体株式会社