Cmos图像传感器及其制作方法
【专利摘要】本发明提供一种CMOS图像传感器及其形成方法，其中所述图像传感器，包括：半导体衬底，所述半导体衬底包括像素区域和外围电路区域；介质层，覆盖所述像素区域和外围电路区域；感光单元互连结构，位于所述像素区域上方的介质层内，所述感光单元互连结构至少包括2层金属互连线，所述感光单元互连结构用于感光单元之间电连接；外围电路互连结构，位于所述外围电路区域上方的介质层内，所述外围电路互连结构至少包括3层金属互连线；射线反射层，位于所述感光单元互连线上方的介质层内，所述射线反射层用于反射来自外部的射线。本发明减少由于射线和高能粒子造成的暗电流，提高CMOS图像传感器的成像质量。
【专利说明】CMOS图像传感器及其制作方法
【技术领域】
[0001]本发明涉及图像传感器领域，特别涉及一种CMOS图像传感器及其制作方法。
【背景技术】
[0002]目前，图像传感器已被广泛应用于照相机、医疗器械、便携式电话、汽车及其他场合。图像传感器的制造工艺，特别是CMOS图像传感器(CMOS Image Sensor)，已获得很大进步，并不断促使图像传感器向高集成度和小型化的方向发展。图像传感器的每个像素一般包含一个感光元件例如光电二极管以及一个或多个用于从感光元件中读出信号的晶体管。CMOS图像传感器采用金属导线将各个感光单元与其他感光单元及输出端连接；这些金属导线一般分布在不同层中，以便与晶体管的不同部分连接并形成有效通路。
[0003]申请号为200710148796.5的中国专利申请中公开了一种如图1所示图像传感器，参阅图1，现有技术的图像传感器包括:包括:衬底100，所述衬底100包括像素区域113和外围电路区域115，所述像素区域113用于形成感光单元以及与感光单元之间的电连接的感光单元互连结构，所述外围电路区域115用于形成感光单元与外部互连的外围电路互连结构；多个感光单元101，位于衬底100的像素区域113内，所述多个感光单元101形成感光单元阵列；第一介质层102，位于所述像素区域113和外围电路区域115的表面；多个第一导电插塞103,形成于所述第一介质层102内；第二介质层106,位于第一介质层102上方；第一层金属互连线104，位于第二介质层106内，所述第一层金属互连线104与所述第一导电插塞103电连接；多个第二导电插塞105,位于第一层金属互连线104上方的第二介质层106内，所述第二导电插塞105与所述第一层金属互连线104电连接；第三介质层108,位于所述第二介质层106上方；第二层金属互连线107，位于所述第三介质层108，所述第二层金属互连线107与所述第二导电插塞105电连接；第三导电插塞109，位于外围电路区域115上方的第三介质层108内，所述第三导电插塞109与所述第二层金属互连线107电连接；第四介质层111，位于所述第三介质层108上方；第四金属互连线110，位于外围电路区域115上方的第四介质层111内，所述第四金属互连线110与所述第三导电插塞109电连接；保护介质层113，覆盖所述第四介质层111上。所述位于像素区域113第一导电插塞103、
[0004]现有图像传感器包括背面照光图像传感器(BSI image sensor)和正面照光图像传感器(FSI image sensor).背面照光和正面照光图像传感器通常都存在一个重要问题:暗电流。尤其是对于应用于太空环境等存在高能粒子和各种射线的场合，高能粒子和射线会通过位于像素区域上方的介质层中进入感光单元，进而形成暗电流，影响图像传感器的性能和成像效果。
【发明内容】
[0005]本发明解决的问题是提供一种CMOS图像传感器，减少由于射线和高能粒子造成的暗电流，提高CMOS图像传感器的成像质量。
[0006]为解决上述问题，本发明提供一种CMOS图像传感器，包括:半导体衬底，所述半导体衬底包括像素区域和外围电路区域，所述像素区域内形成有多个感光单元，外围电路区域内形成有外围电路；介质层，覆盖所述像素区域和外围电路区域；感光单元互连结构，位于所述相邻感光单元之间区域上方的介质层内，所述感光单元互连结构至少包括2层金属互连线，所述感光单元互连结构用于与感光单元之间的电连接；外围电路互连结构，位于所述外围电路区域上方的介质层内，所述外围电路互连结构至少包括3层金属互连线，所述外围电路互连结构与外围电路和感光单元互连结构相连接；射线反射层，位于所述感光单元互连结构上方的介质层内，所述射线反射层用于反射来自外部的射线。
[0007]可选的，所述介质层包括依次堆叠于所述半导体衬底上的第一介质层、第二介质层、第三介质层和第四介质层；其中，第一介质层覆盖像素区域和外围电路区域；所述第二介质层内形成有第一层金属互连线，所述第一层金属互连线包括位于像素区域的部分和位于外围电路区域的部分；所述第三介质层内形成有第二层金属互连线，所述第二层金属互连线包括位于像素区域的部分和位于外围电路区域的部分；所述第四介质层内形成有位于外围电路区域上方的第三层金属互连线和位于像素区域上方的射线反射层。
[0008]可选的，所述第一介质层的厚度范围为6000?7000埃，第二介质层的厚度范围为3000?4000埃，第三介质层的厚度范围为3000?4000埃，第四介质层的厚度范围为5000?7000埃；所述第一层金属互连线的厚度范围为1000-2000埃；所述第二层金属互连线的厚度范围为1000-2000埃；所述第三层金属互连线的厚度范围为4500-5500埃。
[0009]可选的，所述第三层金属互连线和所述射线反射层的厚度相同，且所述第三层金属互连线的上表面、下表面分别与所述射线反射层的上表面和下表面齐平。
[0010]可选的，所述射线反射层位于像素区域上的第二层金属互连线的正上方，射线反射层的宽度小于或等于第二层金属互连线的宽度。
[0011]可选的，射线反射层的材料为金属，所述射线反射层的材质为铜、铝、银、金或钛中的一种或几种。
[0012]可选的，所述射线反射层的剖面形状为梯形。
[0013]本发明还提供了一种CMOS图像传感器的制造方法，包括:提供半导体衬底，所述半导体衬底包括像素区域和外围电路区域；在所述像素区域内形成感光单元，在所述外围电路区域内形成外围电路；在所述半导体衬底上形成介质层；在所述介质层内形成感光单元互连结构和外围电路互连结构，所述感光单元互连结构位于相邻感光单元之间区域的上方，所述外围电路互连结构位于所述外围电路区域上方，所述感光单元互连结构至少包括2层金属互连线，所述外围电路互连结构至少包括3层金属互连线；在所述感光单元互连结构的金属互连线上方的介质层内形成射线反射层。
[0014]可选的，所述介质层、感光单元互连结构和外围电路互连结构形成方法，包括:在所述半导体衬底上形成第一介质层；在第一介质层上形成第一层金属互连线，所述第一层金属互连线包括位于像素区域的部分和位于外围电路区域的部分；形成覆盖所述第一介质层和第一层金属互连线的第二介质层；在第二介质层上形成第二层金属互连线，所述第二层金属互连线包括位于像素区域的部分和位于外围电路区域的部分；形成覆盖所述第二介质层和第二层金属互连线的第三介质层；在外围电路区域上方的第三介质层上形成第三层金属互连线，在像素区域上方的第三介质层上形成射线反射层；形成覆盖所述第三介质层、第三层金属互连线和射线反射层的第四介质层。[0015]可选的，所述射线反射层与所述第三层金属互连线利用同一工艺步骤制作。
[0016]与现有技术相比，本发明的技术方案具有以下优点:
[0017]本发明提供的CMOS图像传感器的像素单元，在感光单元互连线上方的介质层内形成射线反射层，所述射线反射层用于反射来自外部的射线，能够减少由于射线和高能粒子造成的暗电流，提高CMOS图像传感器的成像质量。
[0018]进一步，所述射线反射层的材料为金属，所述射线反射层的材质可以为金、银、铜、铝、钛中的一种或者其中的结合，以达到更好的反射外部的射线和高能粒子的效果。
[0019]进一步，所述射线反射层位于像素区域的第二层金属互连线正上方，射线反射层的宽度小于或等于第二层金属互联线的宽度，以较少的反射入射光线的同时，较大程度的反射外部的高能粒子和射线。
[0020]进一步，所述射线反射层的剖面形状为梯形，所述梯形包括上表面、下表面、位于上表面和下表面之间的斜面，上表面的宽度小于下表面的宽度，梯形的下表面靠近半导体衬底的表面，因而在外部的射线垂直于或倾斜于半导体衬底的表面入射时，由于斜面的存在，使得射线反射层能更多和更有效的向外反射外部的射线。
[0021]所述射线反射层可以和介质层中的第三层金属互连线利用同一工艺步骤制作，简化了制作工艺。
【专利附图】
【附图说明】
[0022]图1为现有技术的图像传感器的结构示意图；
[0023]图2为本发明实施例CMOS图像传感器的结构示意图；
[0024]图3?图5为本发明实施例CMOS图像传感器的形成过程的结构示意图。
【具体实施方式】
[0025]现有技术的CMOS图像传感器存在暗电流的问题，上述问题对于应用于太空环境等存在高能粒子和各种射线的场合的CMOS图像传感器更为严重，高能粒子和射线会通过位于像素区域上方的顶部的金属互连线的位置进入感光单元，进而形成暗电流，影响图像传感器的性能和成像效果。
[0026]为解决上述问题，本发明提供一种CMOS图像传感器，包括:
[0027]半导体衬底，所述半导体衬底包括像素区域和外围电路区域，所述像素区域内形成有多个感光单元，外围电路区域内形成有外围电路；介质层，覆盖所述像素区域和外围电路区域；感光单元互连结构，位于所述相邻感光单元之间区域上方的介质层内，所述感光单元互连结构至少包括2层金属互连线，所述感光单元互连结构用于与感光单元之间的电连接；外围电路互连结构，位于所述外围电路区域上方的介质层内，所述外围电路互连结构至少包括3层金属互连线，所述外围电路互连结构与外围电路相连接；射线反射层，位于所述感光单元互连结构上方的介质层内，所述射线反射层用于反射来自外部的射线。
[0028]本发明CMOS图像传感器通过在感光单元互连线上方的介质层内形成射线反射层，所述射线反射层能够用于反射来自外部的射线，能够减少由于射线和高能粒子造成的暗电流，因此也提高了 CMOS图像传感器的成像质量。
[0029]下面结合具体的实施例对本发明的技术方案进行详细的说明。为了更好的说明本发明的技术方案，请参考图2所示的本发明实施例CMOS图像传感器的结构示意图。所述CMOS图像传感器包括:
[0030]半导体衬底200，所述半导体衬底200包括像素区域213和外围电路区域215，所述像素区域213内形成有多个感光单元201，外围电路区域215内形成有外围电路(图中未示出)；
[0031]介质层，覆盖所述像素区域213和外围电路区域215 ；
[0032]感光单元互连结构，位于所述像素区域上方的介质层内，所述感光单元互连结构至少包括2层金属互连线，所述感光单元互连结构用于感光单元之间电连接；
[0033]外围电路互连结构，位于所述外围电路区域上方的介质层内，所述外围电路互连结构至少包括3层金属互连线，所述外围电路互连结构与外围电路和感光单元互连结构相连接；
[0034]射线反射层214，位于所述感光单元互连线上方的介质层内，所述射线反射层214用于反射来自外部的射线。
[0035]本实施例中，所述半导体衬底200可以为绝缘体上硅衬底(SOI衬底)、石英衬底、陶瓷衬底、玻璃衬底，而且半导体衬底中还有用于图像传感器的其他器件(图中未示出)。所述像素区域213中形成有多个感光单元201，所述感光单元201用于感应光线产生电信号，所述感光单元201可以为感光二极管或色彩光传感器。所述相邻感光单元201之间由浅沟槽绝缘结构(图中未示出)隔开。
[0036]每个感光单元201包括一个感光区(光电二极管)和3个或4个MOS晶体管，称为3T型或4T型。比如4T型图像传感器包括:4个MOS晶体管和I个光电二极管H)，所述4个MOS晶体管分别为复位晶体管Ml、放大晶体管M2、选择晶体管M3的和传输晶体管M4，4T型图像传感器的具体的电路连接请参考现有技术，在此不再赘述。感光区通过离子注入工艺形成，MOS晶体管通过现有的CMOS工艺形成。
[0037]外围电路区域215中形成有外围电路(图中未示出)，所述外围电路用于对感光单元201感应产生的电信号进行处理，通过感光单元互连结构和外围电路互连结构可以将感光单元201感应产生的电信号传输至外围电路。
[0038]本实施例中，所述介质层包括:
[0039]位于半导体衬底200上的第一介质层202 ；
[0040]位于所述第一介质层202上的第二介质层206 ；
[0041]位于所述第二介质层206上的第三介质层208 ；
[0042]位于所述第三介质层208上的第四介质层211 ；
[0043]本实施例中，所述第一介质层202的材质为氧化硅，其度范围为6000?7000埃。所述第一介质层202内形成有多个第一导电插塞203，所述第一导电插塞203的一部分位于相邻感光单兀301之间区域的上方,所述第一导电插塞203的另一部分位于外围电路区域215上方。所述第一导电插塞203的材质为金属，比如鹤。像素区域的第一导电插塞203与感光单元中的晶体管相连接，比如晶体管栅极或源极或漏极，通过第一导电插塞203向晶体管的栅极施加电压，控制晶体管的导通和关闭，或者通过第一导电插塞203将感应产生的电流引出。
[0044]所述第二介质层206的材质为氧化硅，其厚度范围为3000?4000埃。所述第二介质层206中形成有第一层金属互连线204，所述第一层金属互连线204位于所述第一介质层202的表面。所述第一层金属互连线204的一部分位于所述像素区域213上方，所述第一层金属互连线204的另一部分位于外围电路区域215上方。所述第一层金属互连线204与所述第一导电插塞203电连接。所述第一层金属互连线204的材质为金属，比如所述第一层金属互连线204的材质可以为铜。所述第一层金属互连线204的厚度范围为1000-2000埃。所述第二介质层206内还形成有第二导电插塞205,所述第二导电插塞205位于所述第一层金属互连线204上，该第二导电插塞205与第一层金属互连线204电连接。
[0045]所述第三介质层208的材质为氧化硅，其厚度范围为3000?4000埃。所述第三介质层208内形成有第二层金属互连线207，所述第二层金属互连线207的一部分位于所述像素区域213的上方，所述第二层金属互连线207的另外一部分位于外围电路区域215上方。所述第二层金属互连线207的厚度范围为1000-2000埃。外围电路区域215上方的第三介质层208内还形成有第三导电插塞209，而像素区域213的第三介质层208内不形成导电插塞，以减少导电插塞对入射光线的阻挡。所述第三导电插塞209与外围电路区域215的部分第二金属互联互连线207的电连接。
[0046]本实施例中，所述感光单元互连结构包括:位于像素区域213上方的第一导电插塞203、第一层金属互连线204、第二导电插塞205和第二层金属互连线207。所述外围电路互连结构包括:位于外围电路区域215上方的第一导电插塞203、第一层金属互连线204、第二导电插塞205、第二层金属互连线207、第三导电插塞209和第三层金属互连线210。
[0047]所述第四介质层211为单层或多层堆叠结构，其厚度范围为5000?7000埃，本实施例中，所述第四介质层为双层堆叠结构，包括位于第三介质层上的氧化硅层、和位于氧化娃层表面的氮化娃层，氧化娃层的厚度为3500?4500埃,氮化娃层的厚度为1500?2500埃。外围电路区域215上方的第四介质层211内形成有第三层金属互连线210。所述第三层金属互连线210位于所述第三介质层208和第三导电插塞209上方，且与所述第三导电插塞209电连接。所述第三层金属互连线210的厚度范围为4500-5500埃。
[0048]本实施例中，所述像素区域213上方的第四介质层211内还形成有射线反射层214，射线反射层214位于第三介质层208上方。设置所述射线反射层214的目的，是为了将外部的射线等进行反射，减少由于所述射线引起的暗电流现象，改善成像质量。较为优选地，所述射线反射层214位于像素区域213的第二层金属互连线207正上方，射线反射层214的宽度小于或等于第二层金属互连线207的宽度，以较少的反射入射光线的同时，较大程度的反射外部的高能粒子和射线。为了更好的反射外部的射线，所述射线反射层214的材质可以为金属材质，比如所述射线反射层214的材质可以为金、银、铜、铝、钛中的一种或者其中的结合。所述射线反射层214和所述第三层金属互连线210的厚度相同，且所述第三层金属互连线210的上表面、下表面分别与所述射线反射层的上表面和下表面齐平。本实施例中，所述射线反射层214的材质与所述第三层金属互连线210的材质相同，这样两者可以利用相同的工艺步骤制作，简化图像传感器的制作工艺。本实施中，所述射线反射层214的材质为铜。
[0049]本实施例中，所述射线反射层214的形状为长方形。为了防止射线反射层214将正常工作的光线反射出去而影响图像传感器的正常工作，所述射线反射层214的宽度不超过其下方的第二层金属互连线207的宽度。[0050]在本发明的又一实施例中，所述射线反射层214的剖面形状为梯形，所述梯形包括上表面、下表面、位于上表面和下表面之间的斜面，上表面的宽度小于下表面的宽度，梯形的下表面靠近半导体衬底的表面，因而在外部的射线垂直于或倾斜于半导体衬底的表面入射时，由于斜面的存在，使得射线反射层214能更多和更有效的向外反射外部的射线。所述斜面可以为平面或凹面，所述斜面与下表面的夹角为20度?60度，以达到更加的反射效果，特别是斜面为凹面时，斜面对各个方向入射的射线均有较好的向外反射的效果。
[0051]相应地，本发明还提供一种CMOS图像传感器的制造方法，请结合图3-图5所示的本发明实施例的CMOS图像传感器的制造方法剖面结构示意图。
[0052]首先，请参考图3，提供半导体衬底200，所述半导体衬底200包括像素区域213和外围电路区域215。
[0053]所述半导体衬底200可以为绝缘体上硅衬底(SOI衬底)、石英衬底、陶瓷衬底、玻璃衬底，而且半导体衬底中还有用于图像传感器的其他器件(图中未示)。
[0054]然后，继续参考图3，在所述像素区域213内形成感光单元201，在外围电路区域215内形成外围电路(图中未示出)。
[0055]所述感光单元201可以为感光二极管或色彩光传感器。所述感光单元201之间还形成有浅沟槽隔离结构(图中未示出)，所述浅沟槽隔离结构用于感光单元201之间的相互隔离。
[0056]接着，请参考图3，在所述半导体衬底200上形成第一介质层202，本实施例中，所述第一介质层202的材质为氧化娃。所述第一介质层202的厚度范围为6000?7000埃。所述第一介质层202可以用氧化工艺或沉积工艺制作。
[0057]然后，继续参考图3，在所述第一介质层202内形成多个第一导电插塞203，所述第一导电插塞203的一部分位于像素区域213上方,所述第一导电插塞203的另一部分位于外围电路区域215上方。
[0058]所述第一导电插塞203的材质为金属，比如鹤。所述第一导电插塞203利用刻蚀、沉积工艺制作。
[0059]像素区域213的第一导电插塞213与感光单元201中的晶体管电连接，外围电路区域215上的第一导电插塞213与外围电路电连接。
[0060]接着，继续参考图3，在所述第一介质层202上第一层金属互连线204 ;形成覆盖所述第一介质层202和第一层金属互连线204的第二介质层206。
[0061]所述第二介质层206的材质为氧化硅，其厚度范围为3000?4000埃。所述第二介质层206的制作方法与第一介质层202的制作方法相同。
[0062]所述第一层金属互连线204位于所述第一介质层202的表面。所述第一层金属互连线204的一部分位于所述像素区域213上方，所述第一层金属互连线204的另一部分位于外围电路区域215上方。所述第一层金属互连线204与所述第一导电插塞203电连接。所述第一层金属互连线204的材质为金属，比如所述第一层金属互连线204的材质可以为铜、铝或钨。所述第一层金属互连线204的厚度范围为1000-2000埃。
[0063]接着，在第二介质层206中形成第二导电插塞205,所述第二导电插塞205位于所述第一层金属互连线204上，该第二导电插塞205与第一层金属互连线204电连接。所述第二导电插塞205的制作方法与第一导电插塞203的制作方法相同。[0064]然后，请参考图4，在第二介质层206上形成第二层金属互连线207，所述第二层金属互连线207的一部分位于所述像素区域213的上方，所述第二层金属互连线207的另外一部分位于外围电路区域215上方,部分第二层金属互连线207与第二插塞205相连接；形成覆盖所述第二层金属互连线207和第二介质层206的第三介质层208。
[0065]所述第三介质层208的材质为氧化硅，其厚度范围为3000?4000埃。所述第三介质层208制作方法与所述第一介质层202的制作方法相同，在此不作赘述。
[0066]所述第二层金属互连线207的厚度范围为1000-2000埃。
[0067]需要说明的时所述第二层金属互连线207和第二导电插塞205还可以通过大马士革工艺形成。
[0068]接着，在外围电路区域215上方的第三介质层208内形成第三导电插塞209，所述第三导电插塞209与外围电路区域215上的部分第二层金属互连线207电连接。
[0069]在外围电路区域215上方的第三介质层208内形成第三导电插塞209时，像素区域213的上方第三介质层208内不形成导电插塞。
[0070]由于外围电路的电路结构较为复杂，因此外围电路区域215上用于互连的金属线的层数会多于像素区域213的上的用于互连的金属线的层数，本实施例中，外围电路区域215上用于互连的金属线的层数为三层，像素区域213的上的用于互连的金属线的层数为两层。
[0071]然后，请参考图5，在外围电路区域上方的第三介质层208上形成第三层金属互连线210，第三金属互连线210与第三导电插塞209相连接，在像素区域213上方的第三介质层208上形成射线反射层214 ;形成覆盖所述第三介质层208、第三层金属互连线210和射线反射层214的第四介质层211。
[0072]所述第四介质层211的材质为氧化硅，其厚度范围为3000?4000埃。所述第四介质层211的制作方法与第一介质层202的制作方法相同，在此不作赘述。
[0073]所述第三层金属互连线210的厚度范围为1000-2000埃。
[0074]所述射线反射层214位于所述像素区域213上方的第四介质层内。设置所述射线反射层214的目的，是为了将外部的射线等进行反射，减少由于所述射线引起的暗电流现象，改善成像质量。较为优选地，所述射线反射层214位于像素区域213的第二层金属互连线207上方。所述射线反射层214的材质应为能够反射外部射线的材质。所述射线反射层214的材质可以为金属材质，比如所述射线反射层214的材质可以为金、银、铜、铝、钛中的一种或者其中的结合。本实施中，所述射线反射层214的材质为铜。
[0075]所述射线反射层214和所述第三层金属互连线210的厚度相同，且所述第三层金属互连线210的上表面、下表面分别与所述射线反射层的上表面和下表面齐平。本实施例中，所述射线反射层214的材质与所述第三层金属互连线210的材质相同，这样两者可以利用同一工艺步骤制作，简化图像传感器的制作工艺。所述射线反射层214和所述第三层金属互连线210可以通过溅射和刻蚀工艺形成，所述射线反射层214和所述第三层金属互连线210也可以通过电镀工艺形成。
[0076]实施例中，所述射线反射层214的形状为长方形。
[0077]在本发明的其他实施例中，所述射线反射层214和所述第三层金属互连线210可以通过不同的工艺步骤形成，比如可以先形成射线反射层214，后形成第三层金属互连线210 ;或者先形成第三层金属互连线210，后形成射线反射层214。
[0078]所述射线反射层214的剖面形状为梯形，所述梯形包括上表面、下表面、位于上表面和下表面之间的斜面，上表面的宽度小于下表面的宽度，梯形的下表面靠近半导体衬底的表面，因而在外部的射线垂直于或倾斜于半导体衬底的表面入射时，由于斜面的存在，使得射线反射层214能更多和更高向外反射外部的射线。所述斜面可以为平面或凹面，所述斜面与下表面的夹角为20度?60度，以达到更加的反射效果，特别是斜面为凹面时，斜面对各个方向入射的射线均有较好的向外反射的效果。
[0079]射线反射层214的剖面形状为梯形时，可以通过干法刻蚀形成，在刻蚀的过程中逐渐减小刻蚀时的偏置功率形成梯形的斜面，刻蚀采用的气体可以为ci2、SF6, HBr, BC13、NH3中一种或几种。
[0080]综上，本发明实施例的CMOS图像传感器及其形成方法，在感光单元互连线上方的介质层内形成射线反射层，所述射线反射层用于反射来自外部的射线，能够减少由于射线和高能粒子造成的暗电流，提高CMOS图像传感器的成像质量；
[0081]所述射线反射层可以和介质层中的第三层金属互连线利用同一工艺步骤制作，简化了制作工艺。
[0082]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【权利要求】
1.一种CMOS图像传感器，其特征在于，包括: 半导体衬底，所述半导体衬底包括像素区域和外围电路区域，所述像素区域内形成有多个感光单元，外围电路区域内形成有外围电路； 介质层，覆盖所述像素区域和外围电路区域； 感光单元互连结构，位于所述相邻感光单元之间区域上方的介质层内，所述感光单元互连结构至少包括2层金属互连线，所述感光单元互连结构用于与感光单元之间的电连接； 外围电路互连结构，位于所述外围电路区域上方的介质层内，所述外围电路互连结构至少包括3层金属互连线，所述外围电路互连结构与外围电路和感光单元互连结构相连接; 射线反射层，位于所述感光单元互连结构上方的介质层内，所述射线反射层用于反射来自外部的射线。
2.如权利要求1所述的CMOS图像传感器，其特征在于，所述介质层包括依次堆叠于所述半导体衬底上的第一介质层、第二介质层、第三介质层和第四介质层；其中，第一介质层覆盖像素区域和外围电路区域； 所述第二介质层内形成有第一层金属互连线，所述第一层金属互连线包括位于像素区域的部分和位于外围电路区域的部分； 所述第三介质层内形成有第二层金属互连线，所述第二层金属互连线包括位于像素区域的部分和位于外围电路区域的部分；` 所述第四介质层内形成有位于外围电路区域上方的第三层金属互连线和位于像素区域上方的射线反射层。
3.如权利要求2所述的CMOS图像传感器，其特征在于，所述第一介质层的厚度范围为6000~7000埃，第二介质层的厚度范围为3000~4000埃，第三介质层的厚度范围为3000~4000埃，第四介质层的厚度范围为5000~7000埃；所述第一层金属互连线的厚度范围为1000-2000埃；所述第二层金属互连线的厚度范围为1000-2000埃；所述第三层金属互连线的厚度范围为4500-5500埃。
4.如权利要求2所述的CMOS图像传感器，其特征在于，所述第三层金属互连线和所述射线反射层的厚度相同，且所述第三层金属互连线的上表面、下表面分别与所述射线反射层的上表面和下表面齐平。
5.如权利要求2所述的CMOS图像传感器，其特征在于，所述射线反射层位于像素区域上的第二层金属互连线的正上方，射线反射层的宽度小于或等于第二层金属互连线的宽度。
6.如权利要求1所述的CMOS图像传感器，其特征在于，射线反射层的材料为金属，所述射线反射层的材质为铜、铝、银、金或钛中的一种或几种。
7.如权利要求1所述的CMOS图像传感器，其特征在于，所述射线反射层的剖面形状为梯形。
8.—种CMOS图像传感器的制造方法，其特征在于，包括: 提供半导体衬底，所述半导体衬底包括像素区域和外围电路区域； 在所述像素区域内形成感光单元，在所述外围电路区域内形成外围电路；在所述半导体衬底上形成介质层； 在所述介质层内形成感光单元互连结构和外围电路互连结构，所述感光单元互连结构位于相邻感光单元之间区域的上方，所述外围电路互连结构位于所述外围电路区域上方，所述感光单元互连结构至少包括2层金属互连线，所述外围电路互连结构至少包括3层金属互连线； 在所述感光单元互连结构的金属互连线上方的介质层内形成射线反射层。
9.如权利要求8所述的CMOS图像传感器的制造方法，其特征在于，所述介质层、感光单元互连结构和外围电路互连结构形成方法,包括: 在所述半导体衬底上形成第一介质层； 在第一介质层上形成第一层金属互连线，所述第一层金属互连线包括位于像素区域的部分和位于外围电路区域的部分； 形成覆盖所述第一介质层和第一层金属互连线的第二介质层； 在第二介质层上形成第二层金属互连线，所述第二层金属互连线包括位于像素区域的部分和位于外围电路区域的部分； 形成覆盖所述第二介质层和第二层金属互连线的第三介质层； 在外围电路区域上方的第三介质层上形成第三层金属互连线，在像素区域上方的第三介质层上形成射线反射层；` 形成覆盖所述第三介质层、第三层金属互连线和射线反射层的第四介质层。
10.如权利要求9所述的CMOS图像传感器的制造方法，其特征在于，所述射线反射层与所述第三层金属互连线利用同一工艺步骤制作。
【文档编号】H01L27/146GK103824868SQ201410080830
【公开日】2014年5月28日 申请日期:2014年3月6日 优先权日:2014年3月6日
【发明者】令海阳, 张克云 申请人:上海华虹宏力半导体制造有限公司