PoP封装结构及制造工艺的制作方法
【专利摘要】本发明涉及一种PoP封装结构及制造工艺，其特征是，在扇出型封装单元制作时，采用芯片正面朝上的工艺流程，通过在载片上制作金属层，然后按芯片的排列位置开槽并且按设计需要制作与其它封装单元互连的电极，从而改变扇出型晶圆级封装的内部结构，增强其刚性和热胀系数，使得整个晶圆的翘曲以及因塑封料涨缩引起的滑移、错位得到控制。塑封以后在背面开孔，填充金属，与之前金属层形成的电极形成互连，并且金属层在去掉载片和粘胶层后在塑封材料背面露出，可制作金属焊垫。这样的封装单元可以通过封装单元背面的金属焊垫和其它封装单元连接，形成多层PoP封装结构成。
【专利说明】PoP封装结构及制造工艺
【技术领域】
[0001]本发明涉及一种PoP封装结构及制造工艺，属于半导体封装【技术领域】。
【背景技术】
[0002]作为目前封装高密集成的主要方式，PoP (package on package,层叠封装)得到越来越多的重视。芯片的堆叠是提高电子封装高密化的主要途径之间，PoP设计已经在业界得到比较广泛的开发和应用。目前，采用塑封(molding)工艺的扇出型封装的PoP解决方案在翘曲(warpage)控制方面非常困难，现有技术的解决方案都是从材料特性、塑封最终形方面来减小翘曲；另外因塑封料(EMC)涨缩引起的滑移、错位(shift)也很难得到控制。
【发明内容】
[0003]本发明的目的是克服现有技术中存在的不足，提供一种PoP封装结构及制造工艺，可以更有效地改善翘曲，并且简单易行。
[0004]按照本发明提供的技术方案，所述PoP封装结构，包括上下两层扇出型封装单元，其特征是:所述扇出型封装单元包括带有第一金属电极和第二金属电极的芯片和金属层，芯片和金属层通过塑封材料塑封成一个整体；所述芯片的正面与塑封材料的正面位于同一平面，芯片的背面与塑封材料的背面位于同一平面；在所述金属层所在区域的塑封材料上制作垂直通孔，在垂直通孔内填充形成金属柱，金属柱的第一表面与塑封材料的正面位于同一平面，金属柱的第二表面与金属层的第一表面连接，金属层的第二表面与塑封材料的背面位于同一平面；在所述塑封材料的正面设置第一介电层，第一介电层中布置再布线金属走线层和凸点下金属层，在凸点下金属层上置焊球，再布线金属走线层连接第一金属电极、第二金属电极以及凸点下金属层；在所述塑封材料的背面设置第二介电层，第二介电层中布置背面再布线金属走线层和背面凸点下金属层，背面再布线金属走线层与金属层连接；所述上层扇出型封装单元的焊球与下层扇出型封装单元的背面凸点下金属层连接。
[0005]所述凸点下金属层的外表面与第一介电层的外表面平齐，或者突出于第一介电层的外表面。
[0006]所述背面凸点下金属层的外表面与第二介电层的外表面平齐，或者突出于第二介电层的外表面。
[0007]所述PoP封装结构的制造工艺，其特征是，采用以下工艺步骤:
(1)准备载体圆片，在载体圆片上表面涂覆第一粘胶层，并制作金属层，在金属层上制作通孔，裸露出载体圆片的上表面；在金属层的通孔底部涂覆第二粘胶层，将芯片的正面朝上粘贴于载体圆片上；
(2)将金属层、芯片塑封于塑封材料中，并且保证芯片的正面与塑封材料的正面位于同一平面，芯片的背面与塑封材料的背面位于同一平面；
(3)在步骤(2)得到的塑封材料上制作垂直通孔，裸露出金属层的第一表面，在通孔内填充导电材料，形成金属柱； (4)在步骤(3)得到的塑封材料的正面涂覆第一介电层，在第一介电层上制作再布线金属走线层，再布线金属走线层连接第一金属电极和第二金属电极；
(5)去除载体圆片和粘胶层，裸露出芯片的背面；在再布线金属走线层的上表面涂覆介电层，并在介电层中制作凸点下金属层，凸点下金属层嵌入介电层中，与再布线金属走线层连接；
(6)在凸点下金属层上植球回流，形成焊球凸点阵列；
(7)在步骤(6)得到的塑封材料的背面涂覆第二介电层，在第二介电层上制作背面再布线金属走线层和背面凸点下金属层，得到扇出型封装单元；
(8)将两个扇出型封装单元进行堆叠、回流，得到三维堆叠PoP封装结构。
[0008]所述芯片由具有多个芯片的IC圆片减薄并切割而成。
[0009]所述金属层采用溅射、沉积或电镀的方法制作得到，或者采用直接粘贴金属箔/片或金属网板的方式制成。
[0010]所述步骤(I)的操作采用以下操作代替:在载体圆片上表面涂覆第一粘胶层，粘贴预加工具有通孔的金属层，再将芯片的正面朝上粘贴于载体圆片上。
[0011]本发明所述的PoP封装结构及制造工艺将扇出型封装应用于PoP封装结构，作为PoP封装结构中的封装单元，有效改善翘曲和塑封材料涨缩引起的滑移错位，并且简单易行；同时在PoP上下封装互连的部分，金属通孔的填充也更为容易。
【专利附图】
【附图说明】
[0012]图1a为所述IC圆片的示意图。
[0013]图1b为所述IC圆片的切割示意图。
[0014]图1c为所述IC圆片切割后的不意图。
[0015]图2为所述载体圆片上制作金属层的示意图。
[0016]图3为在所述金属层上制作通孔的示意图。
[0017]图4为在所述金属层的通孔底部粘贴芯片的示意图。
[0018]图5为将金属层、芯片塑封于塑封材料中的示意图。
[0019]图6为在塑封材料上制造通孔的示意图。
[0020]图7为得到金属柱的示意图。
[0021]图8为得到第一介电层和图形开口的示意图。
[0022]图9为得到再布线金属走线层的示意图。
[0023]图10为得到凸点下金属层的示意图。
[0024]图1la为得到焊球的第一种实施例的示意图。
[0025]图1lb为得到焊球的第二种实施例的示意图。
[0026]图12a为得到扇出型封装单元的第一种实施例的示意图。
[0027]图12b为得到扇出型封装单元的第二种实施例的示意图。
[0028]图13a为得到PoP封装结构的第一种实施例的示意图。
[0029]图13b为得到PoP封装结构的第二种实施例的示意图。
[0030]图中序号为:芯片100、IC圆片101、第一金属电极102a、第二金属电极102b、载片圆片201、第一粘胶层202、第二粘胶层202a、金属层203、塑封材料501、金属柱701、第一介电层901、第二介电层902、图形开口 1001、再布线金属走线层1101、背面再布线金属走线层1102、凸点下金属层1201、背面凸点下金属层1202、焊球1301。
【具体实施方式】
[0031]下面结合具体附图对本发明作进一步说明。
[0032]如图13a、图13b所示:所述PoP封装结构包括上下两层扇出型封装单元；所述扇出型封装单元包括带有第一金属电极102a和第二金属电极102b的芯片100和金属层203，芯片100和金属层203通过塑封材料501塑封成一个整体；所述芯片100的正面IOOa与塑封材料501的正面501a位于同一平面，芯片100的背面IOOb与塑封材料501的背面501b位于同一平面；在所述金属层203所在区域的塑封材料501上制作垂直通孔，在垂直通孔内填充形成金属柱701,金属柱701的第一表面701a与塑封材料501的正面501a位于同一平面，金属柱701的第二表面701b与金属层203的第一表面203a连接,金属层203的第二表面203b与塑封材料501的背面501b位于同一平面；在所述塑封材料501的正面501a设置第一介电层901,第一介电层901中布置再布线金属走线层1101和凸点下金属层1201,在凸点下金属层1201上置焊球1301，再布线金属走线层1101连接第一金属电极102a、第二金属电极102b以及凸点下金属层1201 ;在所述塑封材料501的背面501b设置第二介电层902，第二介电层902中布置背面再布线金属走线层1102和背面凸点下金属层1202，背面再布线金属走线层1102与金属层203连接；所述上层扇出型封装单元的焊球1301与下层扇出型封装单元的背面凸点下金属层1202连接，实现上下层扇出型封装单元的电互连；
所述凸点下金属层1201的外表面1201a与第一介电层901的外表面901a平齐，或者突出于第一介电层901的外表面901a ;所述背面凸点下金属层1202的外表面1202a与第二介电层902的外表面902a平齐，或者突出于第二介电层902的外表面902a。
[0033]所述PoP封装结构的制造工艺，采用以下工艺步骤:
(I)如图la、图lb、图1c所示，提供IC圆片101，IC圆片101包括多个芯片100，将上述IC圆片101减薄并切割成单颗的芯片100 ；
(2 )如图2所示，准备载体圆片201，载体圆片201可以为金属、晶圆、玻璃、有机材料等，在载体圆片201的上表面涂覆第一粘胶层202，并制作金属层203 ;所述金属层203可以采用溅射、沉积或电镀等方法制作得到，或者采用直接粘贴金属箔/片或金属网板的方式制成；金属层203的选择在高度上要比芯片100的高度低；
(3)如图3所示，在步骤(2)得到的金属层203上制作通孔，通孔形状为方形或圆形，尺寸大小与芯片100的尺寸相关，裸露出载体圆片201的上表面；
(4)如图4所示，在步骤(3)得到的金属层203的通孔底部涂覆第二粘胶层202a，将芯片100的正面IOOa朝上粘贴于载体圆片201上；(当采用整板制作的金属层203时需要进行步骤(3)的刻蚀通孔操作，并涂覆第二粘胶层202a，用以粘贴芯片100 ;当采用预加工空的金属板/片作为金属层203时，不需要进行步骤(3)的刻蚀通孔操作，涂覆第一粘胶层202后，依次粘贴金属层203和芯片100即可)；
(5)如图5所示，将步骤(4)中的金属层203、芯片100通过塑封材料501塑封为一个整体，并且保证芯片100的正面IOOa与塑封材料501的正面501a位于同一平面，芯片100的背面IOOb和塑封材料501的背面501b位于同一平面；由于金属层203的高度比芯片100的高度小，从而金属层203的第一表面203a与芯片100的正面IOOa在不同平面上,金属层203的第二表面203b与芯片的背面IOOb在同一平面上；
(6)如图6所示，在步骤(5)得到的塑封材料501上制作垂直通孔，裸露出金属层203的第一表面203a ;垂直通孔的制作工艺可采用机械钻孔、激光打孔或采用模具直接在注塑工艺中形成垂直通孔；垂直通孔的形状可以为圆孔或方孔；
(7)如图7所示，采用电镀、化学镀或溅射的方式在步骤(6)得到的通孔内填充导电材料，形成金属柱701 ；
(8)如图8所示，在步骤(7)得到的塑封材料501的正面501a涂覆第一介电层901，第一介电层901的材料可以从阻焊剂、聚酰亚胺、聚苯并恶唑、模塑料等中选择；在第一介电层901上开设图形开口 1001 ；
(9)如图9所示，在步骤(8)得到的塑封材料501正面的第一介电层901上制作单层或多层再布线金属走线层1101，再布线金属走线层1101通过图形开口 1001连接第一金属电极102a和第二金属电极102b ；
(10)如图10所示，将步骤(9)得到的塑封材料501通过减薄、刻蚀等方法去除载体圆片201，清洗去除粘胶层，裸露出芯片100的背面IOOb ;在再布线金属走线层1101的上表面涂覆介电层，并在介电层中用光学掩膜、刻蚀等方法得到凸点下金属层(UBM) 1201 ;凸点下金属层1201嵌入介电层901中，与再布线金属走线层1101连接；凸点下金属层1201的外表面1201a与第一介电层901的外表面901a平齐,或者突出于第一介电层901的外表面901a ；
(11)如图11a、图1lb所示，在步骤(8)得到的凸点下金属层1201上植球回流，形成焊球1301凸点阵列；
其中，步骤(3)在金属层203上制作通孔时，在金属层203上制作不同的通孔以形成图1la和图1lb不同的金属层203结构；
或者，当步骤(3)采用预加工空的金属板/片作为金属层203时，根据不同的预加工的金属板/片的形状，得到图11a、图1lb不同的金属层203结构；
(12)如图12a、图12b所示，在步骤(11)得到的塑封材料501的背面501b涂覆第二介电层902，在第二介电层902上制作背面再布线金属走线层1102和背面凸点下金属层1202，得到如图12a、图12b所示的扇出型封装单元；所述背面再布线金属走线层1102与金属层203连接，背面凸点下金属层1202的外表面1202a与第二介电层902的外表面902a平齐，或者突出于第二介电层902的外表面902a ；
(13)将两个步骤(12)得到的扇出型封装单元进行堆叠、回流，得到三维堆叠PoP封装结构。如图13a所示，是将两个图12a的扇出型封装单元进行堆叠；如图13b所示，是将两个图12b的扇出型封装单元进行堆叠。
[0034]本发明在扇出型封装单元制作时，采用芯片正面朝上的工艺流程，通过在载片(carrier wafer)上制作金属层，然后按芯片的排列位置开槽并且按设计需要制作与其它封装单元互连的电极，从而改变扇出型晶圆级封装(fan out WLP)的内部结构,增强其刚性和热胀系数，使得整个晶圆(wafer)的翘曲(warpage)以及因塑封料(EMC)涨缩引起的滑移、错位(shift)得到控制。塑封(Molding)以后在背面开孔，填充金属，与之前金属层形成的电极形成互连，并且金属层在去掉载片和粘胶层后在塑封材料背面露出，可制作金属焊垫。这样的封装单元可以通过封装单元背面的金属焊垫和其它封装单元连接，形成多层PoP封装结构成。
【权利要求】
1.一种PoP封装结构，包括上下两层扇出型封装单元，其特征是:所述扇出型封装单元包括带有第一金属电极(102a)和第二金属电极(102b)的芯片(100)和金属层(203)，芯片(100)和金属层(203)通过塑封材料(501)塑封成一个整体；所述芯片(100)的正面(100a)与塑封材料(501)的正面(501a)位于同一平面，芯片(100)的背面(IOOb)与塑封材料(501)的背面(501b)位于同一平面；在所述金属层(203)所在区域的塑封材料(501)上制作垂直通孔，在垂直通孔内填充形成金属柱(701)，金属柱(701)的第一表面(701a)与塑封材料(501)的正面(501a)位于同一平面，金属柱(701)的第二表面(701b)与金属层(203)的第一表面(203a)连接,金属层(203)的第二表面(203b)与塑封材料(501)的背面(50Ib)位于同一平面；在所述塑封材料(501)的正面(501a)设置第一介电层(901)，第一介电层(901)中布置再布线金属走线层(1101)和凸点下金属层(1201)，在凸点下金属层(1201)上置焊球(1301),再布线金属走线层(1101)连接第一金属电极(102a)、第二金属电极(102b)以及凸点下金属层(1201);在所述塑封材料(501)的背面(501b)设置第二介电层(902)，第二介电层(902)中布置背面再布线金属走线层(1102)和背面凸点下金属层(1202)，背面再布线金属走线层(1102)与金属层(203)连接；所述上层扇出型封装单元的焊球(1301)与下层扇出型封装单元的背面凸点下金属层(1202)连接。
2.如权利要求所述的PoP封装结构，其特征是:所述凸点下金属层(1201)的外表面(1201a)与第一介电层(901)的外表面(901a)平齐，或者突出于第一介电层(901)的外表面(901a)。
3.如权利要求所述的PoP封装结构，其特征是:所述背面凸点下金属层(1202)的外表面(1202a)与第二介电层(902)的外表面(902a)平齐，或者突出于第二介电层(902)的外表面(902a)。
4.一种PoP封装结构的制造工艺，其特征是，采用以下工艺步骤: (1)准备载体圆片(201)，在载体圆片(201)上表面涂覆第一粘胶层(202)，并制作金属层(203)，在金属层(203)上制作通孔，裸露出载体圆片(201)的上表面；在金属层(203)的通孔底部涂覆第二粘胶层(202a)，将芯片(100)的正面(100a)朝上粘贴于载体圆片(201)上； (2)将金属层(203)、芯片(100)塑封于塑封材料(501)中，并且保证芯片(100)的正面(100a)与塑封材料(501)的正面(501a)位于同一平面，芯片(100)的背面(100b)与塑封材料(501)的背面(50Ib)位于同一平面； (3)在步骤(2)得到的塑封材料(501)上制作垂直通孔，裸露出金属层(203)的第一表面(203a)，在通孔内填充导电材料，形成金属柱(701)； (4)在步骤(3)得到的塑封材料(501)的正面(501a)涂覆第一介电层(901)，在第一介电层(901)上制作再布线金属走线层(1101)，再布线金属走线层(1101)连接第一金属电极(102a)和第二金属电极(102b)；
(5)去除载体圆片(201)和粘胶层，裸露出芯片(100)的背面(100b);在再布线金属走线层(1101)的上表面涂覆介电层，并在介电层中制作凸点下金属层(1201)，凸点下金属层(1201)嵌入介电层(901)中，与再布线金属走线层(1101)连接； (6)在凸点下金属层(1201)上植球回流，形成焊球(1301)凸点阵列； (7)在步骤(6)得到的塑封材料(501)的背面(501b)涂覆第二介电层(902)，在第二介电层(902)上制作背面再布线金属走线层(1102)和背面凸点下金属层(1202)，得到扇出型封装单元； (8 )将两个扇出型封装单元进行堆叠、回流，得到三维堆叠PoP封装结构。
5.如权利要求4所述的PoP封装结构的制造工艺，其特征是:所述芯片(100)由具有多个芯片(100)的IC圆片(101)减薄并切割而成。
6.如权利要求4所述的PoP封装结构的制造工艺，其特征是:所述金属层(203)采用溅射、沉积或电镀的方法制作得到，或者采用直接粘贴金属箔/片或金属网板的方式制成。
7.如权利要求4所述的PoP封装结构的制造工艺，其特征是:所述步骤(1)的操作采用以下操作代替:在载体圆片(201)上表面涂覆第一粘胶层(202)，粘贴预加工具有通孔的金属层(203)，再将芯片( 100)的正面(IOOa)朝上粘贴于载体圆片(201)上。
【文档编号】H01L23/31GK103904057SQ201410129744
【公开日】2014年7月2日 申请日期:2014年4月2日 优先权日:2014年4月2日
【发明者】王宏杰, 陈南南 申请人:华进半导体封装先导技术研发中心有限公司