集成电路中rdl和tsv金属层一次成型方法
【专利摘要】本发明公开了一种集成电路中RDL和TSV金属层一次成型方法，包括：TSV的光刻和蚀刻；TSV光刻胶的去除和清洗；TSV绝缘层氧化物沉积；TSVBARC填充及刻蚀；RDL光刻和蚀刻；RDL光刻胶的去除和清洗；扩散阻挡层和种子层的沉积；金属导电物的填充以及表面平坦化处理的步骤。本发明能够同时实现TSV和第一层线转移层RDL制作过程中扩散阻挡层、种子层、金属填充物的同步完成以及一次性平坦化处理，不仅提高了材料的利用率，降低了生产成本，还提高了生产效率。
【专利说明】集成电路中RDL和TSV金属层一次成型方法
【技术领域】
[0001]本发明涉及微电子【技术领域】，特别是一种集成电路中RDL和TSV金属层一次成型的工艺方法。
【背景技术】
[0002]随着集成电路工艺的发展，除了对器件本身提出的高速、低功耗、高可靠性的性能要求之外，互连技术的发展也在越来越大的程度上影响了器件的总体性能，减少RC延迟时间(其中R是互连金属的电阻，C是和介质相关的电容)、达到和器件延迟相当的水平是一个很大的挑战。而硅通孔技术(简称TSV技术)则可有效的降低RC延时，TSV技术是通过芯片与芯片、晶圆与晶圆的之间的垂直导通来实现芯片的互连，因而它成为先进的三维系统级封装(3D SIP)集成技术乃至三维集成电路(3D IC)集成技术的核心。
[0003]当前，TSV的填充过程一般包括氧化物、阻挡层、种子层的沉积和导电物质的填充，氧化物一般用二氧化硅、氮化硅或者TE0S，阻挡层一般用T1、TiN、Ta或TaN，导电填充物以铜为主。
[0004]在TSV制作工艺中，氧化物的沉积可在种子层形成绝缘膜，用于防止后形成的导电材料(如铜)扩散入衬底造成互连材料铜和硅基底之间形成导电通道现象的发生。
[0005]但是，由于铜在硅或其他介质中都有较好的电子迁移率，一旦铜原子进入硅器件，便会成为深能级受主杂质，从而产生复合中心使载流子寿命降低，质的介电性能严重退化，最终导致器件性能退化甚至失效。另外铜和介质的粘附性能较弱，也较易受到腐蚀。为了避免铜互连电路中的合金化，阻止填充金属(如铜)向绝缘层扩散，在种子层和绝缘膜之间必须加入一扩散阻挡层，从而提高芯片的电学可靠性和稳定性。
[0006]大多数情况下绝缘膜采用Si02层，Si02的形成一般采用PECVD技术。扩散阻挡层一般选择T1、Ta及他们的氮化物等材料，可以采用溅射、PVD、ALD等方法生长。
[0007]通常，TSV及RDL正面的工艺制作方法一般有两种方法:一种是大马士革工艺，另一种RDL的制作方法是sem1-additive工艺。这两种传统的TSV和RDL制作工艺，TSV和RDL需要独自的阻挡层沉积，金属导电物填充，降低了材料的利用率，增加了制造成本；工艺步骤繁琐，容易产生问题，也不利于问题的查找。
【发明内容】
[0008]本发明解决的技术问题是提供一种工艺简单的集成电路中RDL和TSV金属层能够一次成型方法。
[0009]为解决上述技术问题，本发明所采取的技术方案如下。
[0010]集成电路中RDL和TSV金属层一次成型方法，主要包括以下步骤:
步骤一:TSV的光刻和蚀刻；
步骤二:TSV光刻胶的去除和清洗；
步骤三:TSV绝缘层氧化物沉积； 步骤四:TSV BARC填充及刻蚀；
步骤五:RDL光刻和蚀刻；
步骤六:RDL光刻胶的去除和清洗；
步骤七:扩散阻挡层和种子层的沉积；
步骤八:金属导电物的填充；
步骤九:表面平坦化处理。
[0011]由于采用了以上技术方案，本发明所取得技术进步如下。
[0012]本发明引入了 BARC物质，与氧化层比较，由于BARC的存在，RDL刻蚀时，TSV不会被刻蚀影响，很好了保护了 TSV的性能，因此对等离子体来说具有较高的选择比。采用本发明所述的工艺与传统的TSV和RDL制作工艺方法相比，工艺步骤减少近30%，同时实现了 TSV和第一层线转移层RDL制作过程中扩散阻挡层、种子层、金属填充物的同步完成，实现了 TSV和第一层RDL —次性平坦化处理，不仅提高了材料的利用率，降低了生产成本，还提闻了生广效率。
【专利附图】
【附图说明】
[0013]图1为本发明步骤三完成后形成的产品结构示意图。
[0014]图2为本发明步骤四完成后形成的产品结构示意图。
[0015]图3为本发明步骤五完成后形成的产品结构示意图。
[0016]图4为本发明步骤五完成后形成的产品结构示意图。
[0017]图5为本发明步骤八完成后形成的产品结构示意图。
[0018]图6为本发明步骤九完成后形成的广品结构不意图。
【具体实施方式】
[0019]下面将结合附图和具体实施例对本发明进行进一步详细说明。
[0020]集成电路中RDL和TSV金属层一次成型方法，主要包括以下步骤:
步骤一:TSV的光刻和蚀刻:在硅衬底100上通过光刻和干蚀刻工艺，形成TSV硅通孔
201。
[0021]步骤二:TSV光刻胶的去除和清洗:去除硅衬底上硅通孔TSV中的光刻胶，并进行清洗。
[0022]步骤三:TSV绝缘层氧化物沉积:在TSV硅通孔内采用PECVD方法沉积一层绝缘氧化层TE0S。此步骤完成后产品的结构如图1所示，图1中的301为TSV硅通孔内的绝缘氧化层，302为表面绝缘氧化层。
[0023]步骤四:TSV BARC填充及刻蚀:在TSV硅通孔内以及硅衬底上端面填充物质BRAC,在TSV硅通孔内的物质BRAC如图2中的401所示，在硅衬底上端面的物质BRAC如图2中的402所示。然后再对物质BRAC进行刻蚀，此步骤完成后的产品结构如图3所示。
[0024]此步骤中物质BRAC可以完全填充TSV硅通孔，也可以不完全填充，但是在填充过程中应保证物质BRAC在刻蚀之后，TSV硅通孔底部的绝缘氧化层不被刻蚀，即刻蚀完成后，TSV硅通孔底部应留有足够的物质BRAC。图3中的403即为表面BARC物质刻蚀之后TSV硅通孔内剩余的BARC。[0025]本发明中的物质BARC是bottom ant1-reflection coating的缩写，多为有机物，一般采用旋涂方式。
[0026]步骤五:RDL光刻和蚀刻:在步骤四所形成的产品上进行RDL光刻、干蚀刻形成正面第一层线转移层RDL。此步骤完成后形成的产品如图4所示，其中501为第一层线转移层RDL, 502为与TSV硅通孔接触的第一层线转移层RDL。
[0027]步骤六:RDL光刻胶的去除和清洗:去除第一层线转移层RDL上的光刻胶，并进行清洗。清洗时，连同TSV硅通孔内剩余的物质BRAC —起清洗干净。
[0028]步骤七:扩散阻挡层和种子层的沉积:在第一层线转移层RDL上以及TSV硅通孔内进行扩散阻挡层以及种子层的沉积。扩散阻挡层的沉积方法有CVD、PVD、溅射、原子层沉积技术(ALD)等；扩散阻挡层沉积完成后，再在扩散阻挡层上沉积一层种子层，种子层的沉积方法有PVD，ALD等。
[0029]步骤八:金属导电物的填充:通过电镀等方法在种子层上填充导电金属，导电填充金属一般为铜，也可以是钨、多晶硅等其他材料。此步骤完成后的产品结构如图5所示，图5中601为第一层线转移层RDL内的扩散阻挡层，602为TSV硅通孔内的扩散阻挡层，603为表面扩散阻挡层；701为第一层线转移层RDL内的导电物质，702为TSV硅通孔内的导电物质，703为表面导电物质。
[0030]步骤九:最后采用CMP技术进行表面平坦化处理，即完成了 TSV和RDL的一次成型制作。
[0031]采用上述步骤完成后的产品如图6所示。
【权利要求】
1.集成电路中RDL和TSV金属层一次成型方法，其特征在于主要包括以下步骤:步骤一:TSV的光刻和蚀刻；步骤二:TSV光刻胶的去除和清洗；步骤三:TSV绝缘层氧化物沉积；步骤四:TSV BARC填充及刻蚀；步骤五:RDL光刻和蚀刻；步骤六:RDL光刻胶的去除和清洗；步骤七:扩散阻挡层和种子层的沉积；步骤八:金属导电物的填充；步骤九:表面平坦化处理。
【文档编号】H01L21/768GK103956334SQ201410191832
【公开日】2014年7月30日 申请日期:2014年5月7日 优先权日:2014年5月7日
【发明者】李恒甫, 张文奇 申请人:华进半导体封装先导技术研发中心有限公司