一种窄沟槽制作方法
【专利摘要】本发明提供了一种窄沟槽制作方法，包括：第一步骤，用于在半导体衬底上依次布置氮化硅层和硬掩模；第二步骤，用于在硬掩模上布置光刻胶；第三步骤，用于使得光刻胶曝光显影以形成具有第一尺寸的光刻胶图案；第四步骤，用于在形成光刻胶图案之后对晶圆进行离子注入以便对被光刻胶图案暴露的区域进行非晶化处理；第五步骤，用于在离子注入之后利用形成有光刻胶图案的光刻胶执行干法刻蚀工艺以在衬底中具有第二尺寸的沟槽。
【专利说明】一种窄沟槽制作方法
【技术领域】
[0001]本发明涉及半导体制造领域，具体涉及离子注入工艺和干法刻蚀工艺；而且更具体地，本发明涉及一种窄沟槽制作方法。
【背景技术】
[0002]目前一般的沟槽制作流程如图1至图4所示，首先在半导体衬底I上布置一个氮化硅层2，此后在氮化硅层2上布置硬掩模3，随后在硬掩模3上布置光刻胶4，并随后使得光刻胶4曝光显影以形成具有第一尺寸LI的光刻胶图案；此后利用形成有光刻胶图案的光刻胶4执行干法刻蚀工艺以在衬底I中具有第二尺寸L2的沟槽图案。
[0003]但是，干法刻蚀的时候虽然有一定的选择性(主要是纵向刻蚀)，但是实际上横向也不可避免的存在刻蚀。所以图4中所示的第二尺寸L2的宽度会大于第一尺寸LI的宽度。也就是说相比光刻定义的图形，沟槽的宽度在刻蚀的过程中存在放大效应。
【发明内容】
[0004]本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种用于窄沟槽制作的工艺方法，其中在刻蚀前先用离子注入的方法对刻蚀区域进行非晶化处理，使得相应区域具有更高的刻蚀速率，然后再进行干法刻蚀。使用本法明提出的工艺方法，能够降低沟槽里面的横向过刻蚀宽度，有利于沟槽特征尺寸的控制。
[0005]为了实现上述技术目的，根据本发明，提供了一种窄沟槽制作方法，其包括:第一步骤，用于在半导体衬底上依次布置氮化硅层和硬掩模；第二步骤，用于在硬掩模上布置光刻胶；第三步骤，用于使得光刻胶曝光显影以形成具有第一尺寸的光刻胶图案；
[0006]第四步骤，用于在形成光刻胶图案之后对晶圆进行离子注入以便对被光刻胶图案暴露的区域进行非晶化处理；第五步骤，用于在离子注入之后利用形成有光刻胶图案的光刻胶执行干法刻蚀工艺以在衬底中具有第二尺寸的沟槽。
[0007]优选地，离子注入的注入角度为垂直注入。
[0008]优选地，所述沟槽的沟槽宽度小于40nm，并且所述沟槽的纵横尺寸比大于10。
[0009]优选地，离子注入所注入的离子是Ar离子。
[0010]优选地，离子注入所注入的离子的能量被选择为使得注入的离子将穿透硬掩膜层进入将形成沟槽的衬底区域。
[0011]在本发明的沟槽制作方法中，在光刻之后刻蚀之前，先用离子注入的方法对晶圆进行非晶化处理。晶圆上裸露的的区域将有离子注入，成为非晶态。相比晶态结构，非晶态将有更高的刻蚀速率。也就是说，在随后刻蚀的过程中，沟槽区域将有更快的刻蚀速率，意味着得到相同的沟槽深度，只要更少的时间，那么水平方向的过刻蚀也会更少；从而减小了沟槽的宽度在刻蚀的过程中存在的放大效应。
【专利附图】
【附图说明】[0012]结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中:
[0013]图1至图4示意性地示出了根据现有技术的沟槽制作方法的各个步骤。
[0014]图5至图9示意性地示出了根据本发明优选实施例的窄沟槽制作方法的各个步骤。
[0015]需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
【具体实施方式】
[0016]为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
[0017]图5至图9示意性地示出了根据本发明优选实施例的窄沟槽制作方法的各个步骤。
[0018]具体地，如图5至图9所示，根据本发明优选实施例的窄沟槽制作方法包括:
[0019]第一步骤，用于在半导体衬底I上依次布置氮化硅层2和硬掩模3 ；
[0020]第二步骤，用于在硬掩模3上布置光刻胶4 ；
[0021]第三步骤，用于使得光刻胶4曝光显影以形成具有第一尺寸LI的光刻胶图案；
[0022]第四步骤，用于在形成光刻胶图案之后对晶圆进行离子注入(如图8的箭头所示)以便对被光刻胶图案暴露的区域进行非晶化处理；其中，离子注入的注入角度优选地选择为垂直注入；
[0023]第五步骤，用于在离子注入之后利用形成有光刻胶图案的光刻胶4执行干法刻蚀工艺以在衬底I中具有第二尺寸L2的沟槽图案。
[0024]在本发明的沟槽制作方法中，在光刻之后刻蚀之前，先用离子注入的方法对晶圆进行非晶化处理。晶圆上裸露的的区域(没有光刻胶的区域)将有离子注入(注入离子的种类和深度可以根据需要进行选择，角度选择垂直注入)，成为非晶态。相比晶态结构，非晶态将有更高的刻蚀速率。也就是说，在随后刻蚀的过程中，沟槽区域将有更快的刻蚀速率，意味着得到相同的沟槽深度，只要更少的时间，那么水平方向的过刻蚀也会更少。即L2-L1的值会更小，减小了沟槽的宽度在刻蚀的过程中存在的放大效应。对于窄沟槽(沟槽宽度小于40nm，沟槽纵横尺寸比大于10)而言，L2-L1的减小对特征尺寸的控制有重要的意义。本发明提出来的技术方法，不仅适用于沟槽的制作，也适用于接触孔和通孔的制作。
[0025]例如，如果期望通过干法刻蚀制作宽度为约40nm，深度约为400nm的沟槽。首先例如可通过光刻的方式将图案转移到晶圆上。然后对晶圆进行离子注入，注入的角度优选地选择为垂直注入，深度为400nm。注入的离子例如可以选择Ar离子。注入离子的能量被选择为使得注入的离子将穿透硬掩膜层进入将形成沟槽的衬底区域，对其进行非晶化。在这个过程中，掩膜层的相应区域也就被注入离子轰击，结构会变得更疏散，也就是说会具有更高的刻蚀速率。然后再进行干法刻蚀工艺，沟槽区域由于已经进行非晶化处理，只需较短的时间就能达到预定的深度。所以横向的过刻蚀宽度也会减少。
[0026]通过本发明提出的沟槽制作方法，能够减小沟槽的宽度在刻蚀的过程中存在的放大效应。对于窄沟槽(沟槽宽度小于40nm，沟槽纵横尺寸比大于10)而言，L2-L1的减小对特征尺寸的控制有重要的意义。
[0027]此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
[0028]可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【权利要求】
1.一种窄沟槽制作方法，其特征在于包括: 第一步骤，用于在半导体衬底上依次布置氮化硅层和硬掩模； 第二步骤，用于在硬掩模上布置光刻胶； 第三步骤，用于使得光刻胶曝光显影以形成具有第一尺寸的光刻胶图案； 第四步骤，用于在形成光刻胶图案之后对晶圆进行离子注入以便对被光刻胶图案暴露的区域进行非晶化处理； 第五步骤，用于在离子注入之后利用形成有光刻胶图案的光刻胶执行干法刻蚀工艺以在衬底中具有第二尺寸的沟槽。
2.根据权利要求1所述的窄沟槽制作方法，其特征在于，离子注入的注入角度为垂直注入。
3.根据权利要求1或2所述的窄沟槽制作方法，其特征在于，所述沟槽的沟槽宽度小于40nm，并且所述沟槽的纵横尺寸比大于10。
4.根据权利要求1或2所述的窄沟槽制作方法，其特征在于，离子注入所注入的离子是Ar离子。
5.根据权利要求1或2所述的窄沟槽制作方法，其特征在于，离子注入所注入的离子的能量被选择为使得注入的离子将穿透硬掩膜层进入将形成沟槽的衬底区域。
【文档编号】H01L21/266GK103972147SQ201410193168
【公开日】2014年8月6日 申请日期:2014年5月8日 优先权日:2014年5月8日
【发明者】雷通, 桑宁波 申请人:上海华力微电子有限公司